Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0546997B2 - - Google Patents
[go: Go Back, main page]

JPH0546997B2 - - Google Patents

Info

Publication number
JPH0546997B2
JPH0546997B2 JP15305086A JP15305086A JPH0546997B2 JP H0546997 B2 JPH0546997 B2 JP H0546997B2 JP 15305086 A JP15305086 A JP 15305086A JP 15305086 A JP15305086 A JP 15305086A JP H0546997 B2 JPH0546997 B2 JP H0546997B2
Authority
JP
Japan
Prior art keywords
wiring layer
film
manufacturing
wiring board
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15305086A
Other languages
Japanese (ja)
Other versions
JPS639195A (en
Inventor
Kenichi Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP15305086A priority Critical patent/JPS639195A/en
Publication of JPS639195A publication Critical patent/JPS639195A/en
Publication of JPH0546997B2 publication Critical patent/JPH0546997B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、多層配線基板の製造方法に係り、特
に、層間絶縁膜としてポリイミド等の有機絶縁膜
を用いた場合における開孔(スルーホール)のコ
ンタクト性を向上させるための方法に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for manufacturing a multilayer wiring board, and particularly relates to a method for manufacturing a multilayer wiring board, and particularly relates to a method for manufacturing a multilayer wiring board, and particularly relates to a method for manufacturing a multilayer wiring board, and particularly relates to a method for manufacturing a multilayer wiring board. The present invention relates to a method for improving contactability.

[従来技術およびその問題点] 半導体技術の進歩と共に、半導体装置の高集積
化は進む一方であり、これに伴い、配線面積の縮
小化への要求が強まり、配線パターンの多層化は
必要不可欠となつてきている。
[Prior art and its problems] As semiconductor technology progresses, semiconductor devices continue to become more highly integrated.As a result, there is a growing demand for smaller wiring areas, and multilayer wiring patterns are becoming essential. I'm getting used to it.

このように、配線パターンの多層化が進むにつ
れて、上層にいくほど、表面の段差が増大せしめ
られ、十分なパターン精度を得るのが困難となつ
てくる。そこで、表面の平坦化のためにいろいろ
な研究が進められている。
As described above, as wiring patterns become more multilayered, the higher the layer, the more the surface level difference increases, making it difficult to obtain sufficient pattern accuracy. Therefore, various studies are being carried out to flatten the surface.

なかでも、層間絶縁膜として、CVD法による
酸化シリコン膜等の無機絶縁膜に代えて、ポリイ
ミド等の有機絶縁膜を用いる方法が注目されてい
る。
Among these, a method of using an organic insulating film such as polyimide as an interlayer insulating film instead of an inorganic insulating film such as a silicon oxide film formed by CVD is attracting attention.

このポリイミド膜は、スピンコート等の塗布法
によつて極めて容易に基板表面に形成され、塗布
時には流動性を有しているため、塗布後の表面が
平坦となり易い。また、高温工程を経ることなく
形成できるため、下層にアルミニウム等の低融点
金属を含むような場合にも使用可能であることか
ら、広く利用されるようになつてきている。
This polyimide film is very easily formed on the substrate surface by a coating method such as spin coating, and since it has fluidity during coating, the surface after coating tends to be flat. In addition, since it can be formed without going through a high-temperature process, it can be used even in cases where the lower layer contains a low melting point metal such as aluminum, so it is becoming widely used.

従来、層間絶縁膜としてのこのポリイミド膜を
用いる場合、スルーホールの形成は、次のように
して行なわれていた。
Conventionally, when using this polyimide film as an interlayer insulating film, through holes were formed as follows.

まず、第5図aに示す如く、第1の配線層2の
形成された基板1にポリイミド膜3を塗布する。
更に第5図bに示す如く表面にフオトレジスト4
を塗布し、フオトマスク5を介して選択的に露光
する。
First, as shown in FIG. 5a, a polyimide film 3 is applied to the substrate 1 on which the first wiring layer 2 is formed.
Furthermore, as shown in FIG. 5b, a photoresist 4 is applied to the surface.
is applied and selectively exposed through a photomask 5.

そして第5図cに示す如く、ケイ酸ソーダ等の
エツチング液に浸漬し、レジストの現像と共にポ
リイミド膜を選択的に除去しスルーホールhを穿
孔する。
Then, as shown in FIG. 5c, it is immersed in an etching solution such as sodium silicate, the resist is developed, and the polyimide film is selectively removed to form a through hole h.

そして第5図dに示す如く、レジストパターン
を除去した後この上層に、第2の配線層6を形成
し、スルーホールhを介して第1の配線層6を第
2の配線層に接続せしめるわけであるが、このよ
うなウエツトエツチング処理のみによるスルーホ
ールの形成法では、スルーホール内のポリイミド
を完全に除去し得ず、極く薄い有機膜O等が残つ
てしまう結果、両配線層間のオーミツクなコンタ
クトがとれないという問題があつた。この問題は
ポリイミド膜だけでなく、他の有機膜にも同様の
問題が生じていた。
Then, as shown in FIG. 5d, after removing the resist pattern, a second wiring layer 6 is formed on this upper layer, and the first wiring layer 6 is connected to the second wiring layer via a through hole h. However, with this method of forming through holes using only wet etching, the polyimide inside the through holes cannot be completely removed, leaving a very thin organic film O, etc. There was a problem that it was not possible to make regular contact with other people. This problem occurs not only in polyimide films but also in other organic films.

一方、ドライエツチング法によつてポリイミド
膜をパターニングしようとする場合、レジストと
のエツチング選択比が小さいためにパターン精度
が低下する上、ドライエツチングの終了後のレジ
ストパターンの除去が困難であり、実用化には多
くの問題を有している。
On the other hand, when attempting to pattern a polyimide film by dry etching, the etching selectivity with the resist is small, resulting in a decrease in pattern accuracy, and it is difficult to remove the resist pattern after dry etching, making it practical. There are many problems with this.

そこでウエツトエツチングによるスルーホール
の形成後、酸素プラズマを用いたプラズマクリー
ニングによりスルーホール内の表面に残留する有
機膜O等を除去するという方法がとられている。
Therefore, a method has been adopted in which after forming a through hole by wet etching, the organic film O and the like remaining on the surface of the through hole are removed by plasma cleaning using oxygen plasma.

しかしながらこの方法は真空装置を必要とする
ため、大面積基板への適用が困難である上製造時
間の増大を招きプロセスの簡略化、製造コストの
低減への大きな障害となつている。
However, since this method requires a vacuum device, it is difficult to apply to large-area substrates and also increases manufacturing time, which is a major obstacle to simplifying the process and reducing manufacturing costs.

また、微細パターンを形成する場合には、プラ
ズマクリーニング工程におけるプラズマによるダ
メージによる信頼性の低下も問題となつてくる。
Furthermore, when forming a fine pattern, a reduction in reliability due to damage caused by plasma during a plasma cleaning process also becomes a problem.

本発明は前記実情に鑑みてなされたもので、製
造が容易でかつ信頼性の高い多層配線基板を提供
することを目的とする。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a multilayer wiring board that is easy to manufacture and has high reliability.

[問題点を解決するための手段] そこで本発明では、ポリイミド等の有機絶縁膜
を成膜し、ウエツトエツチング法によりスルーホ
ールを穿孔した後、配線層の形成に先立ち、基板
表面に紫外線を照射するようにしている。
[Means for Solving the Problems] Accordingly, in the present invention, after forming an organic insulating film such as polyimide and drilling through holes using a wet etching method, the surface of the substrate is exposed to ultraviolet rays before forming a wiring layer. I'm trying to irradiate it.

[作用] 基板表面に紫外線を照射することにより、スル
ーホール内に残留する有機膜が除去され、清浄な
表面を露呈せしめることができるため、この上層
に配線層を形成した場合、良好なコンタクト性を
得ることができる。
[Function] By irradiating the substrate surface with ultraviolet rays, the organic film remaining in the through-holes can be removed and a clean surface can be exposed. Therefore, when a wiring layer is formed on top of this, good contact properties can be achieved. can be obtained.

すなわち、紫外線照射によるC,H,O,Nな
どの残留物の分解には2つのメカニズムがある。
1つは紫外線による残留物分子の活性化と分解、
もう1つはO3の生成と分解の過程における強力
な酸化作用による残留物の分解である。
That is, there are two mechanisms for the decomposition of residues such as C, H, O, and N by ultraviolet irradiation.
One is the activation and decomposition of residual molecules by ultraviolet rays,
The other is the decomposition of residues due to strong oxidation in the process of O 3 production and decomposition.

まず、紫外線が空気中の酸素O2に照射される
とO3が発生する。
First, when oxygen O 2 in the air is irradiated with ultraviolet rays, O 3 is generated.

hν O2→O+O,O2+O→O3 但しhνは紫外線 また、このO3に紫外線があたると、 O3→O2+O となつて活性酸素が発生する。このO3の分解生
成の繰り返しによる、この活性酸素Oが残留物分
子に対し強力な酸化作用をおこす。これによりス
ルーホール内の配線層にダメージを与えることな
く、活性酸素Oと反応する残留物分子C,H,
O,NなどがこのOと反応してH2O,CO2,N2
などの揮発性の物質に変化し表面より除去され
る。
hν O 2 →O+O, O 2 +O→O 3 where hν is ultraviolet rays Also, when this O 3 is exposed to ultraviolet rays, O 3 →O 2 +O and active oxygen is generated. This active oxygen O caused by repeated decomposition and production of O 3 causes a strong oxidizing effect on the residual molecules. As a result, residual molecules C, H, which react with active oxygen O, can be removed without damaging the wiring layer inside the through hole.
O, N, etc. react with this O to form H 2 O, CO 2 , N 2
It changes into volatile substances such as and is removed from the surface.

なお、ここで用いられる有機膜としてはポリイ
ミド膜に限定されることなく、活性酸素Oと反応
するC,H,O,Nなどを含有する有機膜であれ
ば適用可能である。
Note that the organic film used here is not limited to a polyimide film, and any organic film containing C, H, O, N, etc. that reacts with active oxygen O can be used.

さらにクリーニング後の配線層の形成方法とし
てはスパツタリング法や蒸着法などを用いて薄膜
を堆積した後フオトリソグラフイによつてパター
ニングするという通常の方法を用いれば良い。
Further, as a method for forming the wiring layer after cleaning, a conventional method may be used in which a thin film is deposited using a sputtering method, a vapor deposition method, or the like, and then patterned by photolithography.

[実施例] 以下、本発明の実施例について図面を参照しつ
つ詳細に説明する。
[Example] Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第1図a乃至fは本発明実施例の配線基板の形
成工程を示す図である。
FIGS. 1A to 1F are diagrams showing the process of forming a wiring board according to an embodiment of the present invention.

まず、第1図aに示す如く、ガラス基板1上に
第1の配線層2としてクロム層を形成し通常のフ
オトリソエツチング法によりこれをパターニング
した後、ポリイミド膜3を1.5μmの厚さに塗布
し、135℃で30分間ベークする。
First, as shown in FIG. 1a, a chromium layer is formed as a first wiring layer 2 on a glass substrate 1, and after patterning it by the usual photolithography method, a polyimide film 3 is formed to a thickness of 1.5 μm. Apply and bake at 135℃ for 30 minutes.

続いて、第1図bに示す如く、膜厚1μmのフオ
トレジスト4を塗布し、所定のパターンのフオト
マスク5を用いて露光し、パターン潜像Gを形成
する。
Subsequently, as shown in FIG. 1B, a photoresist 4 having a thickness of 1 μm is applied and exposed using a photomask 5 having a predetermined pattern to form a pattern latent image G.

この後、第1図cに示す如く、ケイ酸ソーダ溶
液を用いてフオトレジスト4とポリイミド膜3と
を同時に現像およびエツチングし、スルーホール
hを形成する。このときのエツチング時間は60秒
であつた。
Thereafter, as shown in FIG. 1c, the photoresist 4 and the polyimide film 3 are simultaneously developed and etched using a sodium silicate solution to form through holes h. The etching time at this time was 60 seconds.

そして、前記レジストを剥離した後、350℃1
時間の加熱処理を経て、ポリイミド膜を完全に硬
化させる。このとき、スルーホール内には残留物
Oが薄く残つている。
Then, after peeling off the resist, 350°C 1
After several hours of heat treatment, the polyimide film is completely cured. At this time, a thin amount of residue O remains inside the through hole.

この後、第1図dに示す如く基板表面に、紫外
線UVを120秒間照射し、スルーホールのクリー
ニングを行う。ここで紫外線照射には25Wの低圧
水銀ランプを6本用いた。
Thereafter, as shown in FIG. 1d, the surface of the substrate is irradiated with ultraviolet rays for 120 seconds to clean the through holes. Here, six 25W low-pressure mercury lamps were used for ultraviolet irradiation.

このようにして、スルーホールh内の残留物を
除去した後、第1図eおよびfに示す如く第2の
配線層6としてアルミニウムパターンを形成す
る。ここで第1図fは第1図eのA−A断面図で
ある。また第1の配線層のパターン幅W1、第2
の配線層のパターン幅W2は夫々90μm、100μm
とし、スルーホールは1辺W3=70μmの方形とす
る。
After removing the residue in the through hole h in this manner, an aluminum pattern is formed as the second wiring layer 6 as shown in FIGS. 1e and 1f. Here, FIG. 1f is a sectional view taken along the line AA in FIG. 1e. Also, the pattern width W1 of the first wiring layer, the pattern width W1 of the first wiring layer,
The pattern width W2 of the wiring layer is 90μm and 100μm, respectively.
The through hole is rectangular with one side W3 = 70 μm.

このようにして形成された配線基板の第1の配
線層と第2の配線層を端子に接続し電圧を印加し
て電流−電圧(I−V)特性と測定した結果を第
2図に示す。ここでたて軸は電流、横軸は電圧と
した。
The first wiring layer and the second wiring layer of the wiring board thus formed are connected to terminals, a voltage is applied, and the current-voltage (I-V) characteristics are measured and the results are shown in Figure 2. . Here, the vertical axis is current and the horizontal axis is voltage.

比較のために、スルーホールのクリーニングを
行なわなかつた場合および、酸素プラズマによる
プラズマクリーニングを行なつた場合のI−V特
性を夫々第3図および第4図に示す。
For comparison, FIGS. 3 and 4 show the IV characteristics when the through-holes were not cleaned and when plasma cleaning was performed using oxygen plasma, respectively.

第2図と第3図および第4図の比較からも明ら
かなように、本発明の方法によつて形成した配線
基板はスルーホールにおける第1の配線層と第2
の配線層とのコンタクト性が大幅に向上している
ことがわかる。
As is clear from the comparison between FIG. 2, FIG. 3, and FIG. 4, the wiring board formed by the method of the present invention has the first wiring layer and the second
It can be seen that the contact properties with the wiring layer are significantly improved.

また、本発明の方法によれば、紫外線を照射す
るのみでよいため、特別な装置も不要であり、短
時間で容易にクリーニングすることができる。
Further, according to the method of the present invention, since it is only necessary to irradiate ultraviolet rays, no special equipment is required, and cleaning can be easily performed in a short time.

なお、実施例では、層間絶縁膜について説明し
たが、基板表面に形成される絶縁膜における素子
領域へのコンタクトホールの形成等にも適用可能
であることはいうまでもない。
In the embodiments, an interlayer insulating film has been described, but it goes without saying that the present invention can also be applied to forming a contact hole in an element region in an insulating film formed on the surface of a substrate.

また、実施例では絶縁膜としてポリイミド膜を
用いたが、他の有機絶縁膜にも適用可能である。
Furthermore, although a polyimide film was used as the insulating film in the embodiment, other organic insulating films are also applicable.

[効果] 以上説明してきたように、本発明によれば、有
機絶縁膜に対しスルーホールを形成するに際しウ
エツトエツチング工程で、スルーホールを穿孔し
た後、紫外線を照射するようにしているため、極
めて簡単に、オーミツク接触性が良好で信頼性の
高い多層配線を得ることができる。
[Effects] As explained above, according to the present invention, when forming through holes in an organic insulating film, ultraviolet rays are irradiated after the through holes are drilled in the wet etching process. Multilayer wiring with good ohmic contact and high reliability can be obtained very easily.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図a乃至fは、本発明実施例の多層配線基
板の製造工程を示す図、第2図は、本発明実施例
の方法によつて形成した多層配線の電流−電圧特
性を示す図、第3図および第4図は従来例の方法
によつて形成した多層配線基板の電流−電圧特性
を示す図、第5図a乃至dは従来例の多層配線基
板の製造工程図である。 1……ガラス基板、2……第1の配線層、3…
…ポリイミド膜、4……フオトレジスト、5……
フオトマスク、G……パターン潜像、h……スル
ーホール。
1a to 1f are diagrams showing the manufacturing process of a multilayer wiring board according to an embodiment of the present invention, and FIG. 2 is a diagram showing current-voltage characteristics of a multilayer wiring formed by the method according to an embodiment of the present invention. 3 and 4 are diagrams showing current-voltage characteristics of a multilayer wiring board formed by a conventional method, and FIGS. 5a to 5d are manufacturing process diagrams of a conventional multilayer wiring board. 1... Glass substrate, 2... First wiring layer, 3...
...Polyimide film, 4...Photoresist, 5...
Photomask, G... pattern latent image, h... through hole.

Claims (1)

【特許請求の範囲】 1 有機絶縁膜からなる層間絶縁膜の開孔を介し
て上部配線層と下部配線層とを接続するようにし
た多層配線基板の製造方法において、 下部配線層上に有機絶縁膜を成膜しこれに対し
てウエツトエツチングにより開孔(スルーホー
ル)を穿孔した後、上部配線層の形成に先立ち、
基板表面に紫外線を照射することにより開孔内の
残留物を除去するクリーニング工程を含むことを
特徴とする多層配線基板の製造方法。 2 前記有機絶縁膜はポリイミド膜であることを
特徴とする特許請求の範囲第1項記載の多層配線
基板の製造方法。
[Claims] 1. A method for manufacturing a multilayer wiring board in which an upper wiring layer and a lower wiring layer are connected through an opening in an interlayer insulation film made of an organic insulation film, comprising the steps of: forming an organic insulation film on the lower wiring layer; After forming a film and drilling holes (through holes) in it by wet etching, prior to forming the upper wiring layer,
A method for manufacturing a multilayer wiring board, comprising a cleaning step of removing residue within the openings by irradiating the surface of the board with ultraviolet rays. 2. The method of manufacturing a multilayer wiring board according to claim 1, wherein the organic insulating film is a polyimide film.
JP15305086A 1986-06-30 1986-06-30 Manufacture of multilayer interconnection board Granted JPS639195A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15305086A JPS639195A (en) 1986-06-30 1986-06-30 Manufacture of multilayer interconnection board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15305086A JPS639195A (en) 1986-06-30 1986-06-30 Manufacture of multilayer interconnection board

Publications (2)

Publication Number Publication Date
JPS639195A JPS639195A (en) 1988-01-14
JPH0546997B2 true JPH0546997B2 (en) 1993-07-15

Family

ID=15553883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15305086A Granted JPS639195A (en) 1986-06-30 1986-06-30 Manufacture of multilayer interconnection board

Country Status (1)

Country Link
JP (1) JPS639195A (en)

Also Published As

Publication number Publication date
JPS639195A (en) 1988-01-14

Similar Documents

Publication Publication Date Title
US5017513A (en) Method for manufacturing a semiconductor device
KR20010029859A (en) Method of manufacturing a semiconductor device
KR19990075991A (en) Metal wiring formation method of semiconductor device
US5407529A (en) Method for manufacturing semiconductor device
JPH0345895B2 (en)
US6376155B2 (en) Patterning method in semiconductor device fabricating process
JPH08316121A (en) Resist pattern formation method
JPH0546997B2 (en)
JPH0355833A (en) Manufacture of semiconductor device
JPS59167021A (en) Manufacture of semiconductor device
JPH0653134A (en) Method for manufacturing semiconductor device
JP4178227B2 (en) Substrate processing method and semiconductor device manufacturing method
JP2743409B2 (en) Multilayer wiring formation method
JPS5840338B2 (en) Manufacturing method for semiconductor devices
JP2678049B2 (en) Semiconductor device cleaning method
KR100269519B1 (en) Method of forming photoresist pattern on metal layer and method of fabricating liquid crystal display
JPS6011458B2 (en) Manufacturing method of semiconductor device
JPS6056295B2 (en) Manufacturing method of semiconductor device
JPS6193629A (en) Manufacture of semiconductor device
JPH06295888A (en) Method for manufacturing semiconductor device
JPS6336547A (en) Manufacture of semiconductor device
JPH038212A (en) Film wiring and manufacture thereof
JPH0367351B2 (en)
JPH0290616A (en) Through-hole forming method for interlayer insulating film
JPS60154623A (en) Manufacture of semiconductor device