JPH0548645B2 - - Google Patents
Info
- Publication number
- JPH0548645B2 JPH0548645B2 JP59113436A JP11343684A JPH0548645B2 JP H0548645 B2 JPH0548645 B2 JP H0548645B2 JP 59113436 A JP59113436 A JP 59113436A JP 11343684 A JP11343684 A JP 11343684A JP H0548645 B2 JPH0548645 B2 JP H0548645B2
- Authority
- JP
- Japan
- Prior art keywords
- bias voltage
- circuit
- reverse bias
- base
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はトランジスタを利用した回路に係り、
とくに高速スイツチング動作を可能とするバイポ
ーラトランジスタのベース駆動回路に関する。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a circuit using a transistor,
In particular, the present invention relates to a bipolar transistor base drive circuit that enables high-speed switching operations.
トランジスタは各種電子回路に利用されている
が、とくに高速動作を要求される場合も多く、い
ろいろ検討されている。たとえば、バイポーラト
ランジスタを用いたトランジスタスイツチ回路に
おいて、そのパルス応答特性を改善するために、
通常、ベース抵抗に並列にコンデンサを入れると
いうことが行なわれている。また、トランジスタ
を素早くオフさせるために、トランジスタ内部に
蓄積された電荷を外部から力を加えて吸い出さな
くてはならない。すなわち、ベース・エミツタ間
に逆電流を流すわけであるが、この逆電流が大き
いほど電荷を吸い出すのに必要な時間つまり蓄積
時間が短くなる。このようにして、トランジスタ
のターンオフ時間を短くすることで、トランジス
タの高速動作を可能とするのである。ただし、こ
のベース・エミツタ間に流す逆電流つまりベース
逆電流は、大きすぎるとトラジスタの二次降状破
壊を引き起こし易くなるので、注意する必要があ
る。さて、従来のベース駆動回路は、ベース・エ
ミツタ間に一定の逆電圧を印加してベース逆電流
を流すようにしていた。しかし、このように一定
の逆電流を用いると、トランジスタのターンオフ
時のトランジスタ内部の電荷の蓄積による内部抵
抗の増加によつてベース逆電流が制限されるの
で、余り大きなベース逆電流を流すことはでき
ず、したがつて、高速スイツチング動作を制限さ
れることになつている。
Transistors are used in various electronic circuits, but there are many cases where high-speed operation is required, and various studies are being conducted on them. For example, in order to improve the pulse response characteristics of a transistor switch circuit using bipolar transistors,
Usually, a capacitor is placed in parallel with the base resistor. In addition, in order to quickly turn off the transistor, it is necessary to apply external force to suck out the charge accumulated inside the transistor. That is, a reverse current is passed between the base and emitter, and the larger the reverse current, the shorter the time required to suck out the charge, that is, the storage time. In this way, by shortening the turn-off time of the transistor, high-speed operation of the transistor is enabled. However, care must be taken when the reverse current flowing between the base and the emitter, that is, the base reverse current, is too large, as it tends to cause secondary precipitation breakdown of the transistor. Now, in conventional base drive circuits, a constant reverse voltage is applied between the base and emitter to cause a base reverse current to flow. However, when a constant reverse current is used in this way, the base reverse current is limited by the increase in internal resistance due to the accumulation of charge inside the transistor when the transistor is turned off, so it is difficult to allow an excessively large base reverse current to flow. Therefore, high-speed switching operations are limited.
本発明は、トリガ信号発生回路と、順、逆バイ
アス電圧回路と、オフ時電圧回路と、前記順、逆
バイアス電圧回路およびオフ時電圧回路に接続さ
れたベース制御回路からなり、トランジスタの内
部抵抗が増加した時点でベース・エミツタ間の逆
電圧を上げて一定のベース逆電流を流すようにし
たものである。
The present invention comprises a trigger signal generation circuit, a forward and reverse bias voltage circuit, an off-time voltage circuit, and a base control circuit connected to the forward and reverse bias voltage circuits and the off-time voltage circuit, and includes an internal resistance of a transistor. When the voltage increases, the reverse voltage between the base and emitter is increased to allow a constant base reverse current to flow.
さて、本発明の実施例につき図面を参照して説
明する。なお、各図面に共通な事項には同一の符
号を付す。
Now, embodiments of the present invention will be described with reference to the drawings. In addition, the same reference numerals are given to items common to each drawing.
第1図は、本発明の一実施例を示す概略構成図
である。1はトリガ信号発生回路、2は順バイア
ス電圧回路、3は第1段目の逆バイアス電圧回
路、4は第2段目の逆バイアス電圧回路、5はオ
フ時電圧回路であり、トリガ信号発生回路1には
順バイアス電圧回路2が接続され、順バイアス電
圧回路2には第1段目の逆バイアス電圧回路3が
ベース制御回路6と並列に接続され、第1段目の
逆バイアス電圧回路3には第2段目の逆バイアス
回路4とオフ時電圧回路5がベース制御回路6と
並列に接続され、さらに第2段目の逆バイアス電
圧回路4とオフ時電圧回路5にはベース制御回路
6が接続される。 FIG. 1 is a schematic configuration diagram showing an embodiment of the present invention. 1 is a trigger signal generation circuit, 2 is a forward bias voltage circuit, 3 is a first stage reverse bias voltage circuit, 4 is a second stage reverse bias voltage circuit, and 5 is an OFF voltage circuit, which generates a trigger signal. A forward bias voltage circuit 2 is connected to the circuit 1, a first stage reverse bias voltage circuit 3 is connected to the forward bias voltage circuit 2 in parallel with a base control circuit 6, and a first stage reverse bias voltage circuit 3 is connected in parallel to the base control circuit 6. 3, a second-stage reverse bias circuit 4 and an off-state voltage circuit 5 are connected in parallel with a base control circuit 6, and a second-stage reverse bias voltage circuit 4 and an off-state voltage circuit 5 are connected in parallel with a base control circuit 6. Circuit 6 is connected.
第2図はこの概略構成図について、さらに具体
的に示した回路図である。11はシーケンスを構
成し、ベース駆動信号源となるタイマ回路、12
はタイマ回路11の出力信号を一定レベルまで引
き上げるコンパレータであり、前記トリガ信号発
生回路1を構成する。13は順バイアス電圧信号
を発生する単安定マルチバイブレータ、14はこ
のマルチバイブレータ13の出力信号を一定の電
圧レベルまて引き上げるコンパレータであり、前
記順バイアス電圧回路2を構成する。15は第1
段目の逆バイアス電圧信号を発生する単安定マル
チバイブレータ、16はこのマルチバイブレータ
の出力信号を一定の電圧まで増幅するコンパレー
タであり、前記第1段目の逆バイアス電圧回路3
を構成する。17は第2段目の逆バイアス電圧信
号を発生する単安定マルチバイブレータ、18は
このマルチバイブレータ17の出力信号を一定の
電圧まで増幅するコンパレータであり、第2段目
の逆バイアス電圧回路4を構成する。19はオフ
時の逆バイアス電圧信号を発生する単安定マルチ
バイブレータ、20はこのマルチバイブレータ1
9の出力信号を一定電圧まで増幅するコンパレー
タであり、前記オフ時電圧回路5を構成する。な
お、21は順バイアス電圧回路2、第1、第2段
目の逆バイアス電圧回路3,4およびオフ時電圧
回路5の4種類の信号を1つの信号とする加算増
幅器である。 FIG. 2 is a circuit diagram showing more specifically this schematic configuration diagram. 11 is a timer circuit that constitutes a sequence and serves as a base drive signal source; 12;
is a comparator that raises the output signal of the timer circuit 11 to a certain level, and constitutes the trigger signal generation circuit 1. 13 is a monostable multivibrator that generates a forward bias voltage signal, and 14 is a comparator that raises the output signal of this multivibrator 13 to a certain voltage level, forming the forward bias voltage circuit 2. 15 is the first
A monostable multivibrator that generates a reverse bias voltage signal in the first stage, 16 is a comparator that amplifies the output signal of this multivibrator to a constant voltage, and the first stage reverse bias voltage circuit 3
Configure. 17 is a monostable multivibrator that generates the second stage reverse bias voltage signal; 18 is a comparator that amplifies the output signal of this multivibrator 17 to a constant voltage; Configure. 19 is a monostable multivibrator that generates a reverse bias voltage signal when it is off, and 20 is this multivibrator 1.
This is a comparator that amplifies the output signal of 9 to a constant voltage, and constitutes the off-state voltage circuit 5. Note that 21 is a summing amplifier that converts four types of signals, ie, the forward bias voltage circuit 2, the first and second stage reverse bias voltage circuits 3 and 4, and the off-time voltage circuit 5, into one signal.
第3図はこの回路図の各部の信号波形を示すタ
イムチヤートであり、1はタイマ11の出力信号
A、2はコンパレータ12の出力信号B、3はマ
ルチバイブレータ13の出力信号C、4はコンパ
レータ14の出力信号D、5はマルチバイブレー
タ15の出力信号E、6はコンパレータ16の出
力信号F、7はマルチバイブレータ17の出力信
号G、8はコンパレータ18の出力信号H、9は
マルチバイブレータ19の出力信号I、10はコ
ンパレータ20の出力信号J、そして11は加算
増幅器21の出力信号Kを示している。 FIG. 3 is a time chart showing the signal waveforms of each part of this circuit diagram. 1 is the output signal A of the timer 11, 2 is the output signal B of the comparator 12, 3 is the output signal C of the multivibrator 13, and 4 is the comparator 14 is the output signal D, 5 is the output signal E of the multivibrator 15, 6 is the output signal F of the comparator 16, 7 is the output signal G of the multivibrator 17, 8 is the output signal H of the comparator 18, and 9 is the output signal of the multivibrator 19. Output signal I, 10 indicates output signal J of comparator 20, and 11 indicates output signal K of summing amplifier 21.
このように構成された一実施例につき、各図を
参照してその動作を説明する。トランジスタのベ
ース駆動用の基本信号は、出力信号Aとしてタイ
マ11で発生され、さらにコンパレータ12で増
幅され出力信号Bとなる。出力信号Bはマルチバ
イブレータ13、コンパレータ14によりそれぞ
れ出力信号C,Dとなる。出力信号Dはマルチバ
イブレータ15、コンパレータ16によりそれぞ
れ出力信号E,Fとなる。出力信号Fはマルチバ
イブレータ17,19およびコンパレータ18,
20によりそれぞれ出力信号G,HおよびI,J
となる。なお、出力信号D,F,H,Jは加算増
幅器21に入力されて出力信号Kとなる。したが
つて、この出力信号Kがトランジスタのベース駆
動用信号となる。 The operation of one embodiment configured in this way will be explained with reference to each figure. A basic signal for driving the base of the transistor is generated as an output signal A by a timer 11, and further amplified by a comparator 12 to become an output signal B. Output signal B becomes output signals C and D by multivibrator 13 and comparator 14, respectively. Output signal D becomes output signals E and F by multivibrator 15 and comparator 16, respectively. The output signal F is multivibrator 17, 19 and comparator 18,
20 respectively output signals G, H and I, J.
becomes. Note that the output signals D, F, H, and J are input to the summing amplifier 21 and become the output signal K. Therefore, this output signal K becomes a signal for driving the base of the transistor.
すなわち、第3図11にて示されているよう
に、逆バイアス電圧は2段階で絶対値が大となる
信号波形を有するものである。 That is, as shown in FIG. 3, the reverse bias voltage has a signal waveform in which the absolute value increases in two stages.
本発明は、タイマなどを含むトリガ信号発生回
路の出力信号を単安定マルチバイブレータとコン
パレータとの組合せなどからなる順、逆バイアス
電圧回路ならびにオフ時電圧回路で処理し、さら
に加算回路に導いてベース駆動用信号としたもの
であり、従来の一定の逆電圧の代わりに、後方部
分で絶対値が大きくなる2段階波形の逆バイアス
電圧をベースに印加するこにより、トランジスタ
の内部抵抗が増加した時点でベース・エミツタ間
の逆電圧を上げて一定のベース逆電流を流すこと
ができ、トランジスタを早くオフできるので、確
実に高速スイツチング動作を期待することができ
るなどの効果がある。
The present invention processes the output signal of a trigger signal generation circuit including a timer etc. in a sequence consisting of a combination of a monostable multivibrator and a comparator, a reverse bias voltage circuit and an off-state voltage circuit, and then leads it to an adder circuit to create a base. It is used as a drive signal, and instead of the conventional constant reverse voltage, a two-step waveform reverse bias voltage whose absolute value increases in the rear part is applied to the base, and the point at which the internal resistance of the transistor increases. By increasing the reverse voltage between the base and emitter, a constant base reverse current can flow, and the transistor can be turned off quickly, which has the effect of ensuring high-speed switching operation.
第1図は本発明の一実施例を示す概略構成図、
第2図はこの一実施例を具体的に示す回路図、第
3図はこの回路図の各部の信号波形を示すタイム
チヤートである。
1……トリガ信号発生回路、2……順バイアス
電圧回路、3,4……逆バイアス電圧回路、5…
…オフ時電圧回路、11……タイマ、12,1
4,16,18,20……コンパレータ、13,
15,17,19……単安定マルチバイブレー
タ、21……加算増幅器。
FIG. 1 is a schematic configuration diagram showing an embodiment of the present invention;
FIG. 2 is a circuit diagram specifically showing this embodiment, and FIG. 3 is a time chart showing signal waveforms at various parts of this circuit diagram. 1...Trigger signal generation circuit, 2...Forward bias voltage circuit, 3, 4...Reverse bias voltage circuit, 5...
...Off voltage circuit, 11...Timer, 12, 1
4, 16, 18, 20... comparator, 13,
15, 17, 19...monostable multivibrator, 21...summing amplifier.
Claims (1)
信号となるトリガ信号を発生するトリガ信号発生
回路と、 このトリガ信号に基づいて前記ベースの順バイ
アス電圧を発生する順バイアス電圧回路と、 この順バイアス電圧の終了時に前記ベースの第
1の逆バイアス電圧を発生する第1段目の逆バイ
アス電圧回路と、 この第1の逆バイアス電圧の後方部分で発生し
その終了時まで接続するとともに、この第1の逆
バイアス電圧と加算されたときに第1の逆バイア
ス電圧より絶対値が大きい2段階波形を形成する
ための第2の逆バイアス電圧を発生する第2段目
の逆バイアス電圧回路と、 前記第1の逆バイアス電圧の終了時に前記ベー
スのオフ時電圧を発生するオフ時電圧回路と、 前記順バイアス電圧と第1の逆バイアス電圧と
第2の逆バイアス電圧とオフ時電圧とを加算する
ベース制御回路と、 からなり、第1の逆バイアス電圧と第2の逆バイ
アス電圧の加算により、2段階波形の逆バイアス
電圧を形成するようにしたトランジスタのベース
駆動回路。 2 トリガ信号発生回路は、タイマとこのタイマ
に接続されたコンパレータを備え、順バイアス電
圧回路、第1段目、第2段目の逆バイアス電圧回
路およびオフ時電圧回路は、それぞれ単安定マル
チバイブレータとこのバイブレータに接続された
コンパレータを備え、ベース制御回路は、加算器
を備えた特許請求の範囲第1項記載のトランジス
タのベース駆動回路。[Scope of Claims] 1. A trigger signal generation circuit that generates a trigger signal that is a basic signal for driving the base of a transistor, and a forward bias voltage circuit that generates a forward bias voltage of the base based on this trigger signal. , a first stage reverse bias voltage circuit that generates a first reverse bias voltage of the base at the end of this forward bias voltage, and a first stage reverse bias voltage circuit that is generated at the rear part of this first reverse bias voltage and is connected until its end. At the same time, a second stage reverse bias generates a second reverse bias voltage for forming a two-stage waveform whose absolute value is larger than the first reverse bias voltage when added to the first reverse bias voltage. a voltage circuit; an OFF voltage circuit that generates an OFF voltage of the base at the end of the first reverse bias voltage; and a voltage circuit that generates an OFF voltage of the base at the end of the first reverse bias voltage; A base drive circuit for a transistor, comprising: a base control circuit for adding voltages; 2 The trigger signal generation circuit includes a timer and a comparator connected to the timer, and the forward bias voltage circuit, first stage and second stage reverse bias voltage circuits, and off-state voltage circuit are each monostable multivibrators. 2. The transistor base drive circuit according to claim 1, further comprising a comparator connected to the vibrator, and the base control circuit comprising an adder.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59113436A JPS60256222A (en) | 1984-05-31 | 1984-05-31 | Base drive circuit of transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59113436A JPS60256222A (en) | 1984-05-31 | 1984-05-31 | Base drive circuit of transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60256222A JPS60256222A (en) | 1985-12-17 |
| JPH0548645B2 true JPH0548645B2 (en) | 1993-07-22 |
Family
ID=14612170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59113436A Granted JPS60256222A (en) | 1984-05-31 | 1984-05-31 | Base drive circuit of transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60256222A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2560701B2 (en) * | 1986-10-30 | 1996-12-04 | 富士通株式会社 | Switch element drive circuit |
| JPH0282713A (en) * | 1988-09-19 | 1990-03-23 | Fujitsu Ltd | Switching auxiliary circuit |
-
1984
- 1984-05-31 JP JP59113436A patent/JPS60256222A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60256222A (en) | 1985-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4065678A (en) | Clamped push-pull driver circuit with output feedback | |
| JPS63199511A (en) | Comparator | |
| EP0921624B1 (en) | Device for driving self arc-extinguishing type power element | |
| JPH0548645B2 (en) | ||
| JP2569438Y2 (en) | Amplifier power supply voltage switching circuit | |
| US4115831A (en) | Velocity detecting apparatus insensitive to noise | |
| JPH10327021A (en) | Voltage supply circuit for amplifier | |
| JP2000139071A (en) | Gate drive circuit of power converter | |
| JP2522386B2 (en) | Transistor base drive circuit | |
| JPH043130B2 (en) | ||
| JPS6017965Y2 (en) | Vertical deflection output device | |
| KR890000225Y1 (en) | Power supply control circuit with mutting function | |
| JPS6236141Y2 (en) | ||
| JPS584253Y2 (en) | buffer amplifier | |
| JPH04128435U (en) | Isolated drive circuit for power MOS FET | |
| JPH073828Y2 (en) | On-gate circuit | |
| JPH0677340U (en) | Load drive circuit | |
| JPH03129507A (en) | Current control circuit | |
| JPS62147952A (en) | Drive circuit for thyristor | |
| JPH0691447B2 (en) | Integrated circuit | |
| JPH0722933A (en) | Analog switch | |
| JP2000031803A (en) | Switching control circuit | |
| JPS60237878A (en) | Speed servo motor | |
| JPH0391317A (en) | Comparator circuit | |
| JPS5847891B2 (en) | DC regeneration circuit |