JPH0548995B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は負帰還増幅器を備えた線転送式撮像装
置に関する。

従来の技術 線転送式撮像装置は先行技術でよく知られてお
り、米国特許第4506299号を参照することができ
る。

かかる装置は一般には、読出されるべきイメー
ジを投影させてこれを信号電荷と呼ばれる電荷に
変換するＭ×Ｎ個の感光点からなる感光領域と、
導電性コラムを介して異なる行の感光点に接続さ
れたＭ個の点をもち、好ましい動作モードでは、
各行に蓄積された信号電荷の到着に先立つてコラ
ム上の寄生又は妨害電荷を連続的に受け取る、行
メモリと呼ばれるインターフエース部材と、行メ
モリからの信号電荷を受け取つて像検出電気信号
を直列に出力する電荷転送シフトレジスタと、行
メモリから寄生電荷を除去し又は放出するドレー
ンとを有する。

線転送式撮像装置については負帰還増幅器を備
えたものも知られている。これら負帰還増幅器の
入力は、導電性コラムと、行メモリの入力ダイオ
ードと呼ばれるダイオードとに接続され、出力は
入力ダイオードのうちの１つに隣接した行メモリ
の転送ゲートに接続されている。

負帰還増幅器は導電性コラムの見かけのキヤパ
シタンスを１／（Ｇ＋１）にするという利点を持
つており、ここでＧは増幅器の利得であつて一般
に約50である。

したがつて、メモリへのコラムの電荷の転送は
急速に起こるので一定の転送時間に対する転送効
率は高い。増幅器に接続されたメモリの各ゲート
の下に位置するチヤンネルによる走査ノイズは軽
減される。これは走査ノイズが√に比例するか
らである。

発明が解決しようとする問題点 本出願人が以下の実施例の項で示す負帰還増幅
器の主な欠点は、満足のゆく動作が必要である場
合、これら増幅器を、埋込みチヤンネルをもつて
電荷転送を内部で行なうメモリのゲートに接続す
ることが不可能であるということである。したが
つて、電荷転送を表面で行なうゲートすなわちメ
モリを使用することが必要である。

電荷転送を内部で行なうメモリの場合に得られ
る利点は全て既に知られているので、次にかかる
メモリの欠点を簡単に説明する。最大転送効率を
得るためには、一般的に埋込みチヤンネル読出し
レジスタを使用する。電荷転送を内部で行なうメ
モリの使用により、電荷をメモリと読出しレジス
タとの間で両側で通過させることができ、これは
二重駆動電荷での動作の場合に特に有利である。
メモリへの転送が表面で起こるような場合、ゲー
トに印加される電圧が同一であれば、電荷をレジ
スタからメモリへ転送することはできない。とい
うのは、表面ポテンシヤルは、表面転送の場合よ
りも内部転送の場合のほうが高いレベルになるか
らである。電荷転送を内部で行なうメモリの使用
により、垂直転送効率を高めることもできる。こ
の効率はコラムの容量と反比例し、そのコラムの
容量は内部転送の結果、低下する。

かくして、コラムは本質的に、逆バイアスされ
た読出しダイオードを相互に接続することによつ
て構成される。内部転送の結果、これらのダイオ
ードは行メモリの要素に印加される電圧が同一で
あるとすれば、高いバイアス電圧を受け、前記ダ
イオードの容量は減る。さらに、コラムと行メモ
リとの間の転送中のノイズは、２つの源、すなわ
ちコラム容量の平方根に比例したノイズと、コラ
ムと行メモリとの間の転送ゲートの下の表面およ
び内部のトラツプに比例したノイズとがある。内
部転送路は、前述したようにコラムの容量を減少
させることにより、かつインターフエーストラツ
プをなくすることにより前記２つのノイズ成分を
減らす。

負帰還増幅器のもう１つの欠点は、該負帰還増
幅器がノイズ特に低周波ノイズを注入することで
ある。或る特定の場合、このノイズは、コラムと
メモリとの間の転送ゲートチヤンネルが注入する
読出しノイズと同じくらい高いことがある。

そこで、本発明は、上記の問題を解決せんとす
るものである。特に本発明は、コラムとメモリと
の間に転送ゲートを使用し、かつ電荷転送を内部
で行なうメモリを使用することができるようにせ
んとするものである。特定の実施例においては、
本発明は、負帰還増幅器に起因する低周波ノイズ
を減少せんとするものである。

問題点を解決するための手段 すなわち、本発明によれば、Ｍ×Ｎ個からなる
感光点の感光領域を備え、少なくとも読出しレジ
スタへの同一の行の信号電荷の転送を保証する行
メモリに属するダイオードに、異なる行の感光点
が導電性コラムを介して並列に接続されているよ
うな線転送式撮像装置が提供される。本発明の線
転送式撮像装置は、入力がコラムと行メモリのダ
イオードとに接続され、出力がダイオードのうち
の１つに隣接したメモリの転送ゲートに接続され
ている負帰還増幅器を備える。行メモリ及び読出
しレジスタは、電荷転送が内部で起こるように構
成されており、各増幅器及びダイオード並びに該
ダイオードを接続した行メモリのゲートによつて
構成された装置の動作点が、増幅器の転送特性曲
線の高利得領域に位置するように各増幅器の閾値
電圧を調節することのできる手段が設けてある。

以下の「実施例」の項において、各増幅器の閾
値電圧の調節を可能にする手段の幾つかの実施例
を説明する。

また、増幅器による低周波ノイズを軽減するた
めに、本発明は導電性コラムの寄生電荷及び信号
電荷の連続二重読出しを２つの駆動電荷だけで行
なうことを提案する。以下に示すように、この二
重読出しにより増幅器による低周波ノイズを除去
することができる。

本発明の非限定的な実施例について添付の図面
を参照して以下に詳細に説明する。

実施例 それぞれの図面では、同一符号は同一エレメン
トを示しているが、明瞭にするために種々のエレ
メントの大きさ及び比率には注意を払わなかつ
た。

第１図は負帰還増幅器を備えた公知の線転送式
撮像装置の線図である。

第１図は、各行Ｎ個の感光点からなるＭ行の感
光点を持つ、すなわちＭ×Ｎ個の感光点をもつ感
光領域１を概略的に示している。シフトレジスタ
３により各行を連続的にアドレス指定することが
できる。導電性コラムC₁〜C_Nが同一コラムの感
光点と行メモリ４とを並列に接続している。更
に、コラムに接続された行メモリの入力ダイオー
ド５及び該ダイオードに隣接した転送ゲートＰが
図示されている。

負帰還増幅器６は、導電性コラムと行メモリの
入力ダイオード５とに接続された入力と、コラム
と行メモリとの間の転送ゲートＰに接続された出
力とをもつている。

行メモリからの信号電荷は、読出しレジスタと
呼ばれる電荷転送シフトレジスタ７に転送され、
このシフトレジスタ７は像検出電気信号Ｓを直列
に出力する。

負帰還増幅器６は、２つのインバータ接続
MOSトランジスタによつて標準的に構成されて
いる。

第２図は、デプレシヨン形MOSトランジスタ
T₂と直列に接続され、かつ行メモリに接続され
たエンハンスメント形トランジスタT₁によつて
構成された増幅器の線図を示している。トランジ
スタT₁のゲートは増幅器入力を構成し、この入
力は、行メモリの入力ダイオード５及び導電性コ
ラムC_iに接続されている。トランジスタT₁の他
の電極のうちの一方は、定バイアス電圧V_SSに接
続され、トランジスタT₁の残りの電極は増幅器
出力を構成し、この出力はトランジスタT₂の電
極及び、電荷をコラムから行メモリに転送させる
ためのゲートＰに接続されている。トランジスタ
T₂のゲートは増幅器出力に接続され、トランジ
スタT₂の残りの電極は定バイアス電圧V_DDに接続
されている。エンハンスメント形トランジスタ
T₂を使用する場合、このトランジスタT₂のゲー
トを定バイアス電圧V_DDに接続する。

この先行技術では、行メモリすなわち電荷をコ
ラムと行メモリとの間で転送するためのゲートＰ
が、表面電荷転送を行なうのか、内部電荷転送を
行なうのかをはつきりとは示してはおらず、ソー
ス及びドレインの電圧を、インバータが高利得領
域で動作するように選択しなければならないこと
を述べている。

本出願人は以下に、行メモリ、すなわち電荷を
コラムから行メモリへ転送するためのゲートＰが
表面電荷転送の場合のみ、問題なく動作しうるこ
とを示す。

第２図の構成の平衡点は、増幅器転送特性V_P，
V_C（ここでV_Pは増幅器の出力電圧であり、V_Cは
増幅器の入力電圧である）と、ゲートＰの下のチ
ヤンネルのポテンシヤルφ_Sを表す曲線との交点に
より得られる。なお、ポテンシヤルφ_Sは、前記ゲ
ートに印加された電圧V_Pの関数である。

第３図は、連続線の形で増幅器の特性曲線を示
し、破線の形で、表面転送の場合のゲートＰにつ
いての曲線８（φ_S，V_P）及び内部転送の場合の
ゲートＰについての曲線９（φ_S，V_P）を示して
いる。

ゲートＰの２本の曲線８，９は、勾配K_S，K_V
をもつほぼ直線であり、勾配K_S，K_Vは、正であ
り、標準的な技術の場合、１に近い。増幅器の転
送特性曲線との線８，９の交点をP_OS，P_OVする。
線８，９はそれぞれ縦座標の点V_TPS，−V_TPVで軸
線V_Pと交わり、横座標の点−K_S・V_TPS，K_V・
V_TPVで軸線V_C，φ_Sと交わる。

増幅器転送特性曲線には点Ｈ，Ｂがあり、これ
らの点Ｈ，Ｂは増幅器転送特性の高利得領域を定
め、この高利得領域は、２つのトランジスタT₁，
T₂が飽和バイアスされる領域である。点Ｈはト
ランジスタT₂が飽和に戻る基点となる点であり、
トランジスタT₂は、縦座標V_DD−｜V_T2｜にこの
点Ｈをもつている。ここで、V_T2はトランジスタ
T₂の閾値電圧である。点ＢはトランジスタT₁が
非飽和モードで動作する起点となる点であり、ト
ランジスタT₁は、縦座標V_C−V_T1に点Ｂをもつて
いる。ここでV_T1はMOSトランジスタT₁の閾値
電圧である。

第３図は等式V_P＝V_C−V_T1の線１０を示し、こ
の線１０は横座標V_T1で軸線V_C，φ_Sと交わり、縦
座標−V_T1で軸線V_Pと交わつている。

点P_OSは依然として点Ｂの上にある。これは等
式V_T1＞−K_S＝V_TPSが依然として成り立つている
からであり、K_S及びV_TPSは正であり、線８，１
０はほぼ平行である。満足のゆく動作について
は、点P_OSを点Ｈにあまり近づけすぎないように
することも必要である。というのは、電荷が転送
のためにコラムに到達したとき、横座標V_COの動
作点P_OSが横座標V_C＝V_CO−ΔV_Cの点Ｐに進むか
らであり、この点Ｐは点Ｈに近い。電圧V_DD，
V_SSを調節することにより点P_OSを点Ｈから遠去け
ることができる。第３図は、増幅器特性曲線と縦
軸V_Pとは、縦座標の点V_DDで交叉していることを
示し、かつ増幅器特性曲線は、V_SSに近い縦座標
の水平慚近線に近づく傾向があることを示してい
る。

電圧V_SSを調節し、次に電圧V_DDを調節するこ
とができ、したがつて、条件式 V_DD−V_T2＞V_PO＋Ｇ・ΔV_C が成り立つ。ここでV_POは点P_OSの縦座標上の位置
である。

表面ゲートＰについての結論として、増幅器は
高利得領域で動作する。点P_OVは依然として点Ｂ
の下に位置している。これは、依然として不等式
V_T1＞K_V・V_TPVが成り立つているからであり、線
９，１０はほぼ平行である。かくして、標準的な
技術ではV_T1は0.5〜1.5V間で変化し、V_TPVは３〜
10V間で変化し、勾配K_Vは１に近い。

第３図は、線９が完全に線１０の下に位置して
いるときには、バイアス電圧V_DD，V_SSを調整す
ることによつては点P_OVを点Ｈと点Ｂとの間に移
すことはできないことを明示している。

かくして、先行技術ではインバータが高利得領
域で機能するようにバイアス電圧V_DD，V_SSを調
整することが必要であることが述べられているの
で、これが意味するのはたとえ欠点があつても電
荷転送が表面で起こるゲートＰ及びメモリを使用
することが必要であるということである。

動作点を調節するためにバイアス電圧V_DD，
V_SSしか持たないとき、電荷転送が内部でおこる
ようなゲートＰ及び行メモリでは満足すべき動作
は得られない。

本発明によれば、満足すべき動作は、等式V_P
＝V_C−V_T1の線１０より上に線９が位置するよう
に線１０をずらすことにより、電荷転送が内部で
起こるようなゲートＰ及び埋込みチヤンネル行メ
モリを使用することによつて得られる。

かくして、動作点P_OVは、点Ｈと点Ｂとの間に
位置する。第５図は、線９，１０及び点P_OV，Ｂ
の新規な配置を示している。本発明によれば、不
等式V_T1＞K_V・K_TPVが成り立つように各増幅器の
閾値電圧の調節を可能にする手段を使用する。こ
の増幅器の閾値電圧は、導通を開始する電圧であ
る。第２図に示すものに似た増幅器の実施例の場
合、増幅器の閾値電圧はMOSトランジスタT₁の
閾値電圧である。

第４図は、電圧V_T1の調節を可能にする手段の
実施例を示している。電圧V_T1を、トランジスタ
T₁のゲートの下の基板１２の領域の不純物濃度
を高めたエンハンスメント部分１１を働かせるこ
とにより大きくし、それによつて、不等式V_T1＞
K_V・V_TPVを得る。

第４図で分かるように、ゲートＰ及びトランジ
スタT₂はTVで示した内部チヤンネルに実現され
ている。たとえV_T1を調節するための手段を使用
したとしても、ゲートＰの下の埋込みチヤンネル
TVと反対の型の不純物型の領域１３をゲートＰ
の下に得ることが可能である。かくして、V_TPV
の値は小さくなり、それにより、不等式V_T1＞
K_V・V_TPVを一層容易に満たすことができる。か
かるドーピング作用は、一般的に、内部すなわち
バルク動作する読出しレジスタの転送ゲートの下
に対して行う。

第６図は各増幅器の閾値電圧の調節を可能にす
る手段の別の実施例を示している。この場合、増
幅器は２つのトランジスタT₁，T₂によつて第１
図に示すもののように構成されているが、直列に
接続された第３及び第４のMOSトランジスタ
T₃，T₄が各メモリ入力ダイオード５とトランジ
スタT₁のゲートとの間に接続されている。第６
図の装置の閾値電圧はV_T3＋V_T1に等しく、ここ
でV_T3はMOSトランジスタT₃の閾値電圧であり、
このトランジスタT₃のゲートは行メモリのダイ
オード５に接続されている。

第６図の実施例では、エンハンスメント形
MOSトランジスタT₃及びデプレシヨン形MOSト
ランジスタT₄を使用している。トランジスタT₃
のゲートは行メモリの入力ダイオード及び導電性
コラムに接続され、トランジスタT₃の他の２つ
の電極は電圧V_DD及びトランジスタT₁のゲートに
接続されている。トランジスタT₄のゲート及び
電極はバイアス電圧V_SSに接続され、もう一つの
電極はトランジスタT₁のゲートに接続されてい
る。

変形例として、ゲートをMOSトランジスタT₁
のゲートに接続したエンハンスメント形MOSト
ランジスタT₄を使用することができる。

各増幅器の閾値電圧を調節する別の解決策を第
７図に示す。この解決策は第２図に示すような２
つのインバータ接続トランジスタをもつ増幅器を
使用することであるが、この場合チヤンネルＮを
もつデプレシヨン形MOSトランジスタT₂及びＰ
チヤンネルをもつデプレシヨン形MOSトランジ
スタT₁を使用し、それにより増幅器の閾値電圧
V_T1を十分大きくすることができる。デプレシヨ
ン形MOSトランジスタT₁の使用によりノイズを
軽減することができる。

この場合、増幅器の閾値電圧を、トランジスタ
T₁のゲートの下のＰ形注入層により調節する。
増幅器の閾値電圧を調節するための既述の種々の
手段を同時に用いることができる。

また、バイアス電圧V_DD，V_SSを調節すること
によつて動作点を調節することもできるが、これ
はそれ自体では、動作点P_OVが増幅器特性曲線の
高利得領域に位置するようにするには十分ではな
い。

本明細書の初めに、負帰還増幅器の欠点は注入
されたノイズが本質的に低周波ノイズであるとい
うことを述べた。

このノイズはMOSトランジスタによるもので
ある。低周波では、これらのMOSトランジスタ
は１／ｆのスペクトル応答をもち、そのカツトオ
フ周波数は20〜100KHzの間である。高周波では、
これらのMOSトランジスタはノイズレベルがか
なり低く、そのスペクトルはホワイトノイズのス
ペクトルと似ている。

第８図では、点線の曲線１４は増幅器ノイズの
スペクトル分布を示している。

本出願人は増幅器による低周波ノイズの軽減を
可能にする解決策を提供し、この解決策は二重読
出しを行なうことである。この解決策を第１０ａ
図乃至第１０ｆ図を参照して次に説明する。

内部電荷転送及び線転送式撮像装置の分析法に
関する前述した公知の技術ではコラムにある寄生
電荷を取除いてから信号電荷を読みだす。これは
増幅器による低周波ノイズを除去するために利用
される二重読出しであり、その目的は寄生電荷の
放出であつた。

第１０ａ図は転送ゲートＰを備えたメモリ入力
ダイオード５を示し、増幅器６はこのダイオード
５とメモリとの間に接続され、２つの主要な時間
ノイズ源は増幅器のノイズ電圧e_o及びゲートＰの
下のチヤンネルのノイズ電流i_oである。

ノイズ電流i_oは√に比例したノイズを生
ぜしめる。ここでＫはボルツマン定数、Ｔは温
度、Ｃはコラムの容量であり、この容量は負帰還
増幅器により１／（Ｇ＋１）にされる。

増幅器のノイズ電圧はゲートＧの下のポテンシ
ヤルバリヤに揺らぎをもたらす。ポテンシヤルバ
リヤがメモリへの電荷転送の条件を決定してい
る。

ノイズのスペクトル分布の関数として、前記ポ
テンシヤルバリヤのレベルは、高周波成分の場
合、信号電荷の転送中に変化し、低周波成分の場
合、次の信号電荷の読出し中に変化する。二重の
読出しにより以下に説明するように低周波成分を
除去することができる。

第１０ｂ図及び第１０ｅ図は連続線の形で、ノ
イズがない場合のゲートＰの下のポテンシヤルバ
リヤを示し、破線の形でノイズがある場合のゲー
トＰの下のポテンシヤルバリヤを示している。ノ
イズは第１０ｂ図及び第１０ｅ図にそれぞれ示す
ようにバリヤレベルを上・下させることがある。
コラムの寄生電荷Q_Bの読出しは第１０ｃ図及び
第１０ｆ図に示すようにダイオード５の下に存在
するポテンシヤルと一時的なポテンシヤルバリヤ
レベルとを一致させる。

その結果、信号電荷Q_Sがコラムに到達すると、
これら信号電荷Q_Sは第１０ｄ図及び第１０ｇ図
に示すように全て送られる。

信号電荷の読出しが寄生電荷の読出しに続いて
すぐに行なわれるために、もしゲートＰの下のポ
テンシヤルバリヤのレベルが２つの読出しの間で
変化しなければノイズの低周波成分を除去するこ
とができる。

かかる除去の転送関数はノイズの周波数の関
数として関係式Ａ＝１−cos2πτで表わされ、上
式中τは２つの読出し間の時間である。

第９図では曲線１５は二重読出し操作の転送関
数を示している。

第８図では連続曲線１６は増幅器ノイズのスペ
クトル分布を示し、二重読出しは低周波除去が行
なわれたことを示している。二重読出しによる低
周波ノイズの除去は、ノイズを人工的にコラムに
注入することにより経験的に確められた。

前述した公知の技術では、電荷の二重読出しに
は３つの駆動電荷が必要であり、電荷をコラムか
らメモリに転送するために最大信号電荷の約４倍
乃至５倍の駆動電荷Q₀をもつことが必要である。
この非常に高い電荷Q₀はメモリのコンデンサC₁
の下に蓄積されたままなので信号電荷Q_S、寄生
電荷Q_Bをメモリからそれぞれ読出しレジスタ、
ドレーンに転送するための２つの小さな駆動電荷
Q₁，Q₂をもつことが必要である。

負帰還増幅器を備えた感光性転送装置の場合で
は、２つの駆動電荷Q₁，Q₂は十分である。かく
して、コラムの見かけの容量は（Ｇ＋１）で割ら
れた値となるので、コラムからメモリへの電荷の
有効転送に必要な駆動電荷を減らすことができ、
最大信号電荷の約1/10の駆動電荷で十分である。

かかる駆動電荷を問題なく電荷転送シフトレジ
スタで供給することができ、このシフトレジスタ
の記憶容量及び形状寸法をこの目的のために大き
くすることはない。かくして本発明の装置では、
コラムからメモリへの電荷の転送及びメモリから
読出しレジスタ又は放出ドレーンへの電荷の転送
の両方に使用される従来の電荷Q₁，Q₂と同じ大
きさの２つの駆動電荷Q₁，Q₂を使用する。

これらの駆動電荷はメモリに蓄積されないで好
ましくは２つの電荷転送シフトレジスタによつて
注入され、これらのシフトレジスタは読出しレジ
スタ７及び補助レジスタ２４であり、補助レジス
タ１４は駆動電荷の注入に使用されるだけであ
る。

本発明による装置の新規な構造を第１１図に示
す。行メモリだけが中間ゲートC₁を備えた単一
ステージをもち、これらの中間ゲートC₁はもは
や駆動電荷Q₀の蓄積には使用されず、電荷Q_Sを
読出しレジスタに移し、寄生電荷Q_Bをドレーン
に移すのに使用される。この転送は転送ゲート
C₂，C₃を介して行なわれる。

第１１図は、駆動電荷Q₁が、この電荷量を読
出しレジスタ７に恒久的に注入することによつて
得られるということを特徴的に示している。この
駆動電荷は読出されるべき電荷の到達に先立つて
メモリに転送される。

この駆動電荷Q₁を別の方法で、たとえば、注
入ゲートに付属したダイオードからメモリのゲー
トC₁に注入することにより得ることが可能であ
る。

駆動電荷Q₂についてはこの駆動電荷Q₂を放出
ドレーンからメモリに注入することができる。

駆動電荷Q₂の発生については、前記電荷量Q₂
が連続的に注入される補助電荷転送シフトレジス
タ２４が図示されている。レジスタ２４は読出し
レジスタと平行に配置され、このレジスタ２４は
読出しレジスタへの駆動電荷Q₂の転送を可能に
するゲート２５をもつている。前記補助レジスタ
２４を入力ダイオード５の組と並列に配置して電
荷Q₂をレジスタからダイオード５に転送するこ
ともできる。

第１１図では、矢印は二重読出しを伴う種々の
転送を示している。本装置の２つの連続したステ
ージには、寄生電荷の放出を可能にする転送と、
信号電荷の読出しを可能にする転送とが示されて
いる。駆動電荷Q₁は読出しレジスタからメモリ
に転送され、次にメモリの入力ダイオード５の下
に転送される。これに続いて電荷Q₁＋Q_Bをメモ
リに転送し、次に放出ドレーンに転送する。ここ
でQ_Bはコラムの寄生電荷である。

駆動電荷Q₂は補助レジスタから読出しレジス
タ、そしてメモリ、次にメモリの入力ダイオード
の下に転送される。ダイオードへの信号電荷Q_S
の到着に先立つて、電荷Q₂＋Q_Sをメモリに転送
し、次に読出しレジスタに転送する。

これら転送は全て、行帰線時間中に起こる。行
帰線時間中、信号電荷を読出し、次の駆動電荷を
連続してレジスタに注入する。

本装置の最適動作のために、出来るだけ等しい
電荷Q₁，Q₂を使用し、それにより注入要素を完
全に対称にすることができる。

駆動電荷Q₂を読出しレジスタに転送する前に
駆動電荷Q₁を使用することが第１に必要である
ような第１１図の実施例の場合を除き、電荷Q₁，
Q₂を信号電荷及び寄生電荷の転送のために両方
とも使用することができる。その場合、電荷Q₁
を寄生電荷の転送のために使用し、電荷Q₂を信
号電荷の転送のために使用することが必要であ
る。

最後に、最適の転送効率を特に横方向において
達成するために、電荷の転送が内部で起こるよう
な補助レジスタ２４を使用する。

増幅器による低周波ノイズの軽減は別として二
重読出しにより寄生電荷を除去することもでき
る。

負帰還増幅器を備えた線転送式撮像装置を各感
光点のところでアンチブルーミング又はアンチグ
レア装置に使用することができる。この場合で
も、二重読出しの利用はノイズ軽減のために非常
に重要である。

【図面の簡単な説明】

第１図は、負帰還増幅器を備えた先行技術の線
転送式撮像装置の線図である。第２図は、行メモ
リに接続された先行技術の増幅器の例を示す図で
ある。第３図及び第５図は、それぞれ、先行技術
の装置の動作、本発明の装置の動作を示すグラフ
である。第４図、第６図及び第７図は、増幅器の
閾値電圧の増大を可能にする種々の手段を示す線
図である。第８図、第９図及び第１０ａ図乃至第
１０ｇ図は、低周波除去を示すグラフ及び線図で
ある。第１１図は、二重読出しを行なう、負帰還
増幅器を備えた線転送装置の実施例の線図であ
る。 主な参照番号、１……感光領域、２……感光
点、３……シフトレジスタ、４……行メモリ、５
……入力ダイオード、６……負帰還増幅器、７…
…電荷転送シフトレジスタ。

Claims (1)

1. 【特許請求の範囲】 １ Ｍ×Ｎ個の感光点からなる感光領域と、Ｎ個
   の転送ゲートにそれぞれ隣接したＮ個のダイオー
   ドを備え且つ読出しレジスタへ同じ行の信号電荷
   を転送するのための埋め込みチヤネルを少なくと
   も形成する行メモリとを有し、各行のＮ個の感光
   点はＮ個の導電性コラムにより前記Ｎ個のダイオ
   ードに並列に接続されており、さらに、各々、コ
   ラムと行メモリのダイオードとに接続された入力
   並びに隣接した転送ゲートに接続された出力をも
   つ負帰還増幅器と、各負帰還増幅器及びダイオー
   ド並びに隣接した転送ゲートによつて構成された
   装置の動作点が負帰還増幅器の転送特性曲線の高
   利得域に位置するように各負帰還増幅器の閾値電
   圧を調節する調節手段とを有することを特徴とす
   る線転送式撮像装置。 ２ 各負帰還増幅器は第１および第２のインバー
   タ接続MOSトランジスタによつて構成されてい
   ることを特徴とする特許請求の範囲第１項記載の
   感光性転送装置。 ３ 前記第１のMOSトランジスタは、負帰還増
   幅器の入力であるゲートと、定バイアス電圧に接
   続された第２の電極と、負帰還増幅器の出力であ
   つて第２のMOSトランジスタの電極に接続され
   た第３の電極とをもつエンハンスメント形MOS
   トランジスタであることを特徴とする特許請求の
   範囲第２項記載の線転送式撮像装置。 ４ 前記第２のMOSトランジスタは、負帰還増
   幅器の出力に接続されたゲートと、定バイアス電
   圧に接続された別の極とをもつデプレシヨン形
   MOSトランジスタであることを特徴とする特許
   請求の範囲第３項記載の線転送式撮像装置。 ５ 前記第２のMOSトランジスタは、該トラン
   ジスタの電極のうちの１つに接続され且つ定バイ
   アス電圧を受けるゲートをもつエンハンスメント
   形MOSトランジスタであることを特徴とする特
   許請求の範囲第３項記載の線転送式撮像装置。 ６ 前記調節手段は、第１のMOSトランジスタ
   のゲートの下に形成され且つ基板領域の不純物濃
   度を高めたエンハンスメント部分で構成されてい
   ることを特徴とする特許請求の範囲第２項記載の
   線転送式撮像装置。 ７ 前記調節手段は、行メモリの各ダイオード
   と、当該ダイオードに対応する負帰還増幅器の入
   力との間に配置された第３及び第４のMOSトラ
   ンジスタをもつフオロアーステージであり、各負
   帰還増幅器の閾値電圧は、ゲートが行メモリの隣
   接したダイオードに接続された第３のMOSトラ
   ンジスタの閾値電圧により調節されることを特徴
   とする特許請求の範囲第２項記載の線転送式撮像
   装置。 ８ 前記第１のトランジスタはＰチヤンネルデプ
   レシヨン形MOSトランジスタであり、前記第２
   のトランジスタはＮチヤンネルデプレシヨン形
   MOSトランジスタであることを特徴とする特許
   請求の範囲第２項記載の線転送式撮像装置。 ９ 各ダイオードに隣接した行メモリの各転送ゲ
   ートの下には、前記転送ゲートの下の埋込みチヤ
   ンネルの領域と反対の不純物型の領域があること
   を特徴とする特許請求の範囲第１項記載の線転送
   式撮像装置。 １０ 行メモリは、負帰還増幅器に接続されたメ
   モリの転送ゲートに隣接して一連の蓄積ゲートを
   さらに有し、各蓄積ゲートは２つの転送ゲートに
   電荷を送り、前記転送ゲートの一方は電荷の放出
   ドレーンに接続しており、他方の転送ゲートは読
   出しレジスタに接続していることを特徴とする特
   許請求の範囲第１項記載の線転送式撮像装置。 １１ 読出しレジスタは、行メモリと並列に位置
   決めされたステージをもち、かつ第１の駆動電荷
   を前記ステージの全てに注入するための手段をも
   つ電荷転送シフトレジスタであることを特徴とす
   る特許請求の範囲第１０項記載の線転送式撮像装
   置。 １２ 電荷の転送を内部で行なうステージを備え
   た補助電荷転送シフトレジスタを有し、該シフト
   レジスタは、読出しレジスタと並列に配置されて
   おり、第２の駆動電荷を前記ステージ全てに注入
   するための手段と、読出しレジスタへの第２の駆
   動電荷の転送を可能にするゲートとをもつている
   ことを特徴とする特許請求の範囲第１０項記載の
   線転送式撮像装置。 １３ 電荷の転送を内部で行なうステージを備え
   た補助電荷転送シフトレジスタを有し、該シフト
   レジスタは、第２の駆動電荷を上記ステージ全て
   に注入するための手段と、上記第２の駆動電荷を
   行メモリのダイオードに転送させる手段とをもつ
   ていることを特徴とする特許請求の範囲第１０項
   記載の線転送式撮像装置。 １４ 第１の駆動電荷と第２の駆動電荷は等しい
   ことを特徴とする特許請求の範囲第１２項又は第
   １３項記載の線転送式撮像装置。