Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0550175B2 - - Google Patents
[go: Go Back, main page]

JPH0550175B2 - - Google Patents

Info

Publication number
JPH0550175B2
JPH0550175B2 JP58054117A JP5411783A JPH0550175B2 JP H0550175 B2 JPH0550175 B2 JP H0550175B2 JP 58054117 A JP58054117 A JP 58054117A JP 5411783 A JP5411783 A JP 5411783A JP H0550175 B2 JPH0550175 B2 JP H0550175B2
Authority
JP
Japan
Prior art keywords
loop
signal
priority
transmission right
signal block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58054117A
Other languages
Japanese (ja)
Other versions
JPS59178843A (en
Inventor
Hiroshi Shimizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP58054117A priority Critical patent/JPS59178843A/en
Priority to DE8383112151T priority patent/DE3382313D1/en
Priority to EP83112151A priority patent/EP0111277B1/en
Priority to CA000442460A priority patent/CA1201784A/en
Publication of JPS59178843A publication Critical patent/JPS59178843A/en
Priority to US06/824,035 priority patent/US4627051A/en
Publication of JPH0550175B2 publication Critical patent/JPH0550175B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/427Loop networks with decentralised control
    • H04L12/433Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 本発明は一定周期で同期信号がループに供給さ
れるループネツトワークにおける優先権制御方式
に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a priority control system in a loop network in which a synchronization signal is supplied to a loop at regular intervals.

近年のLSI技術、デイジタル技術の進展に伴な
い交換機能等を各ノードステーシヨンに分散した
分散制御型ネツトワークが注目をあびている。更
に、音声などの同期通信とデータなどの非同期通
信とを統合したネツトワークアーキテクチヤの検
討が進められている。かかるネツトワークのうち
ループ状の形態を有し一定周期で同期信号がルー
プに供給されるネツトワークとして特許出願番号
昭57−212364記載の「ループ式通信システム」が
ある。本従来例においては、音声通信などのため
の予約通信及び非同期通信のための非予約通信の
2レベルの優先度を設け、統合通信を提供してお
り、予約通信はクロツクステーシヨンより供給さ
れる同期信号により、非予約通信は同じくクロツ
クステーシヨンより供給される予約権終了信号に
より起動される。しかしながら、このように、各
種通信がクロツクステーシヨンからの信号により
起動されることは、ネツトワーク制御の分散性の
観点からは不十分である。
With the recent advances in LSI technology and digital technology, distributed control networks, in which switching functions are distributed to each node station, are attracting attention. Furthermore, studies are underway on network architectures that integrate synchronous communications such as voice and asynchronous communications such as data. Among such networks, there is a ``loop type communication system'' described in Patent Application No. 1982-212364, which has a loop-like configuration and a synchronization signal is supplied to the loop at a constant cycle. In this conventional example, integrated communication is provided by providing two levels of priority: reserved communication for voice communication etc. and non-reserved communication for asynchronous communication, and reserved communication is supplied from the clock station. Due to the synchronization signal, non-reservation communications are activated by a reservation end signal also provided by the clock station. However, activating various communications by signals from the clock station is insufficient from the viewpoint of network control decentralization.

本発明の目的は、より制御の分散性が強く高い
信頼性が得られかつ多レベルの優先通信を提供す
ることにある。
An object of the present invention is to provide multi-level priority communication with stronger distributed control and higher reliability.

本発明によれば、クロツクステーシヨンと複数
のノードステーシヨンとがループにより接続され
前記ループの一方向に信号が伝送されるループネ
ツトワークにおける優先権制御方式において、 前記ループネツトワークの通信に複数の優先度
を与え、 前記クロツクステーシヨンは、ループ一巡の信
号伝搬時間より長い一定周期で同期信号をループ
に送出し、前記同期信号が前記ループを一巡して
受信されたとき前記同期信号を前記ループより除
去し、前記ループ上のアイドル状態を検出すると
送信権を獲得し、送信権を獲得する毎に前記優先
度を示す優先度情報を有する優先度信号を前記優
先度の高い順に送出し、前記優先度信号が前記ル
ープを一巡して受信されたとき前記優先度信号を
前記ループから除去し、 前記ノードステーシヨンは、前記優先度信号の
通過後、前記優先度情報または他のノードステー
シヨンから送信された信号ブロツクの優先度情報
と送信したい信号ブロツクの優先度とを比較し優
先度が同じかあるいは高い場合、送信権獲得制御
を開始し、送信権を獲得した場合は前記優先度情
報を自己の信号ブロツクに付加して送出すること
を特徴とするループネツトワークにおける優先権
制御方式が得られる。
According to the present invention, in a priority control method in a loop network in which a clock station and a plurality of node stations are connected by a loop and a signal is transmitted in one direction of the loop, a plurality of The clock station sends a synchronization signal to the loop at a constant period longer than the signal propagation time for one round of the loop, and when the synchronization signal is received after going around the loop, the clock station transmits the synchronization signal to the loop. When an idle state on the loop is detected, the transmission right is acquired, and each time the transmission right is acquired, a priority signal having priority information indicating the priority is sent in the order of the priority, and the removing the priority signal from the loop when the priority signal has been received around the loop; It compares the priority information of the signal block it has acquired with the priority of the signal block it wants to transmit, and if the priorities are the same or higher, it starts transmission right acquisition control, and if it acquires the transmission right, it uses the priority information as its own. A priority control system in a loop network is obtained, which is characterized in that signals are sent out in addition to signal blocks.

次に図面を参照しながら本発明を詳細に説明す
る。第1図にループネツトワークの構成を示し、
第2図に本発明の実施例に用いる信号ブロツクの
構成を第3図に本実施例におけるループ上の信号
を示す。第1図のループネツトワークは、ノード
ステーシヨン1,2,3,4,5,6及びクロツ
クステーシヨン7とから構成されループ8により
相互に接続されている。第2図aはクロツクステ
ーシヨン7の送出する同期信号及びトリガ信号を
示すもので、プリアンブルPR、開始フラグSF、
同期ビツトSY、プライオリテイビツトP0、P1
び終了フラグEFとから構成されている。同図b
はノードステーシヨン間通信のための信号ブロツ
クを示すもので、同図aの構成にあて先アドレス
DA、発信者アドレスSA及び情報フイールド
INFOが加わつている。第3図はノードステーシ
ヨン4の出力におけるループ8上の信号を示して
いる。クロツクステーシヨン7は一定周期T0
第2図aに示す同期信号Fを送出する。同期信号
Fにおいては、ビツトSY=1とすると共に、最
もプライオリテイの高いプライオリテイ0レベル
の通信を起動するため、ビツトP0=P1=0に設
定するこの通信としては例えば音声通信などのよ
うな同期通信がある。クロツクステーシヨン7は
この同期信号Fがループ8を一巡してくるとこれ
を除去し送信権獲得制御を開始し送信権を獲得す
ると、その次に高いプライオリテイレベル1の通
信、例えば呼設定用の通信を起動するために、ビ
ツトSY=0、ビツトP0=0、P1=1のトリガ信
号PR1を送出する。以下同様にして、周期T0
において送信権を獲得する毎にプライオリテイレ
ベルの高い順にトリガ信号PR2(SY=0、P0
1、P1=0)、PR3(SY=0、P0=P1=1)を送
出する。なお送信権の獲得制御については後で説
明する。
Next, the present invention will be explained in detail with reference to the drawings. Figure 1 shows the configuration of the loop network.
FIG. 2 shows the configuration of a signal block used in an embodiment of the present invention, and FIG. 3 shows signals on a loop in this embodiment. The loop network of FIG. 1 is comprised of node stations 1, 2, 3, 4, 5, 6 and a clock station 7, interconnected by a loop 8. FIG. 2a shows the synchronization signal and trigger signal sent by the clock station 7, including the preamble PR, start flag SF,
It consists of a synchronization bit SY, priority bits P 0 and P 1 and an end flag EF. Figure b
indicates a signal block for communication between node stations.
DA, caller address SA and information field
INFO has been added. FIG. 3 shows the signal on loop 8 at the output of node station 4. The clock station 7 sends out a synchronizing signal F shown in FIG. 2a at a constant period T0. In the synchronization signal F, bit SY is set to 1, and bits P 0 =P 1 are set to 0 in order to start communication with the highest priority level, 0. This communication includes, for example, voice communication. There is such a synchronous communication. When the synchronization signal F goes around the loop 8, the clock station 7 removes it, starts transmission right acquisition control, and once the transmission right is acquired, it starts communication with the next highest priority level 1, for example, for call setup. In order to start communication, a trigger signal PR1 with bit SY=0, bit P 0 =0, and P 1 =1 is sent out. Similarly, every time the transmission right is acquired within the period T 0 , the trigger signal PR2 (SY=0, P 0 =
1, P 1 =0), and PR3 (SY=0, P 0 =P 1 =1). The transmission right acquisition control will be explained later.

第3図を用いて具体的に本発明を説明する。同
図に示すように、同期信号Fにひきつづいて、プ
ライオリテイレベル0のノードステーシヨン2の
信号ブロツクB2が通過しその後トリガ信号PP1が
通過する。このとき信号ブロツクB2はビツトP0
=P1=0である。各ノードステーシヨンは通過
する信号ブロツクのプライオリテイレベルを常に
監視する。クロツクステーシヨン7はプライオリ
テイレベル0の通信の終了を検出するとトリガ信
号PR1を送出する。今、ノードステーシヨン4に
おいてトリガ信号PR1の通過後(第3図に矢印A
で示す)、プライオリテイレベル1の送信要求が
生じたとする。このときプライオリテイ1の信号
ブロツクB1が通過中であり、ノードステーシヨ
ン4は信号ブロツクB1の与えるプライオリテイ
レベルと自己の送信要求のプライオリテイレベル
とを比較し両レベルが同じなので送信権獲得制御
を開始する。信号ブロツクB1の終了フラグEFを
検出するとプリアンブルPRをループ8に送出す
る。同時に上流から供給される信号を監視する。
この場合、信号ブロツクB3のプリアブルPRが供
給されるので送信を停止し信号ブロツクB3を通
過させる。信号ブロツクB3もビツトP0=0、P1
=1でノードステーシヨン4の送信要求のプライ
オリテイレベルと同じなのでノードステーシヨン
4は信号ブロツクB3の終了フラグEFを検出する
と再び送信権獲得制御を開始する。この場合は、
プリアンブルPR送出中にループ8の上流よりプ
リアンブルは供給されないので、送信権を獲得し
第2図bにその構成を示す信号ブロツクB41を送
出する。信号ブロツクB41のプライオリテイレベ
ルは直前に通過した信号ブロツクB3と同じビツ
トP0=0、P1=1に設定する。このように、プ
ライオリテイレベルの設定機能が信号PR1に集中
せず、すべての信号ブロツクに分散しているの
で、より高い信頼性を得ることができる。例え
ば、トリガ信号PR1のビツトP0、P1がループ伝
搬中符号誤りを生じても信号ブロツクB3のそれ
が正しければループのプライオリテイレベルは正
しく保たれる。
The present invention will be specifically explained using FIG. As shown in the figure, following the synchronization signal F, the signal block B2 of the node station 2 with priority level 0 passes, and then the trigger signal PP1 passes. At this time, signal block B 2 is bit P 0
=P 1 =0. Each node station constantly monitors the priority level of the signal blocks passing through it. When the clock station 7 detects the end of the priority level 0 communication, it sends out a trigger signal PR1. Now, after the trigger signal PR1 passes through the node station 4 (arrow A in Fig. 3),
Assume that a priority level 1 transmission request occurs. At this time, signal block B1 with priority 1 is passing through, and node station 4 compares the priority level given by signal block B1 with the priority level of its own transmission request, and since both levels are the same, it performs transmission right acquisition control. Start. When the end flag EF of the signal block B1 is detected, the preamble PR is sent to the loop 8. At the same time, the signal supplied from upstream is monitored.
In this case, since the preable PR of signal block B3 is supplied, transmission is stopped and signal block B3 is passed. Signal block B3 also has bits P 0 = 0, P 1
=1, which is the same as the priority level of the transmission request of the node station 4, so when the node station 4 detects the end flag EF of the signal block B3, it starts transmission right acquisition control again. in this case,
Since no preamble is supplied from the upstream side of the loop 8 while the preamble PR is being transmitted, it acquires the transmission right and transmits a signal block B41 whose structure is shown in FIG. 2b. The priority level of signal block B41 is set to the same bits P 0 =0 and P 1 =1 as the signal block B3 that passed immediately before. In this way, the priority level setting function is not concentrated on the signal PR1 but is distributed over all signal blocks, so higher reliability can be obtained. For example, even if bits P 0 and P 1 of the trigger signal PR1 cause a code error during loop propagation, if the bits of the signal block B 3 are correct, the priority level of the loop is maintained correctly.

次に、ノードステーシヨン4においてプライオ
リテイレブル2の送信要求がノードステーシヨン
6からの信号ブロツクB6の通過中に生じたとす
る(第3図に矢印Bで示す)。このときループ8
のプライオリテイレベルは2であり、送信要求と
同じなので信号ブロツクB6の終了フラグEFの検
出後ノードステーシヨン4は送信権獲得制御を開
始する。しかし、上流よりひきつづきトリガ信号
PR3が供給されるので送信権獲得制御を停止す
る。トリガ信号PR3の与えるプライオリテイレベ
ル3(P0=P1=1)はこの送信要求のプライオリ
テイレベル2より低いのでトリガ信号PR3の通過
後送信権獲得制御を再開する。この場合は、上流
より信号ブロツクが供給されないのでノードステ
ーシヨン4は送信権を獲得し信号ブロツクB42を
送出する。ただし、この送信要求のプライオリテ
イレベルは2であるが、信号ブロツクB42は、ビ
ツトP0=1、P1=1とプライオリテイレベルを
3に設定して送出する。これは、ノードステーシ
ヨン4より下流のノードステーシヨンに対しては
プライオリテイレベル3を与えるためである。
Next, suppose that a request for transmission of priority level 2 occurs in node station 4 while signal block B6 from node station 6 is passing through (indicated by arrow B in FIG. 3). At this time, loop 8
The priority level is 2, which is the same as the transmission request, so after detecting the end flag EF of the signal block B6, the node station 4 starts transmission right acquisition control. However, the trigger signal continues from upstream.
Since PR3 is supplied, transmission right acquisition control is stopped. Since the priority level 3 (P 0 =P 1 =1) given by the trigger signal PR3 is lower than the priority level 2 of this transmission request, transmission right acquisition control is restarted after the trigger signal PR3 passes. In this case, since no signal block is supplied from upstream, the node station 4 acquires the transmission right and sends out the signal block B42. However, although the priority level of this transmission request is 2, the signal block B42 is transmitted with bits P 0 =1, P 1 =1, and the priority level set to 3. This is because node stations downstream from node station 4 are given priority level 3.

次に、各ノードステーシヨン及びクロツクステ
ーシヨン7のループインタフエイス部の構成を第
4図及び第5図に示しその動作を説明する。
Next, the configuration of the loop interface section of each node station and clock station 7 is shown in FIGS. 4 and 5, and its operation will be explained.

ノードステーシヨンはループ8に接続された入
力端子10、出力端子11を有し非送信時におい
ては、入力端子10より供給された上流からの信
号ブロツクはバツフア12、スイツチ30を経て
出力端子11に供給され、ループ8の下流のノー
ドステーシヨンに送出される。信号検出回路14
はバツフア12より供給される信号ブロツクのプ
リアンブルPR、開始フラグSF、ビツトSY、プ
ライオリテイビツトP0、P1、終了フラグEF、あ
て先アドレスDA、発信者アドレスSAを検出し、
ビツトSY=1を検出したときタイマ17をリセ
ツトすると共にその他の検出結果を制御回路13
に供給する。制御回路13は検出されたビツト
P0、P1にもとづきプライオリテイレベルPRIをプ
ライオリテイ比較回路16に供給する。ある送信
要求が発生すると、制御回路13は信号ブロツク
を送信バツフア18に格納する。プライオリテイ
比較回路16は送信バツフア18内の信号ブロツ
クのプライオリテイレベルと、制御回路13から
供給されるプライオリテイレベルPRIとを比較
し、この信号ブロツクのプライオリテイレベルの
方が高いあるいは両レベル同じ場合、その旨制御
回路13に通知する。プライオリテイ比較回路1
6はプライオリテイレベルPRIが更新される毎に
この制御を行なう。制御回路13はこの通知にも
とずきかつ信号検出回路14が終了フラグEFを
検出した時、制御信号131によりスイツチ30
を送信バツフア18側にオンにしプリアンブル
PRの送出を開始する。この送出途中に信号検出
回路14がプリアンブルPRを検出すると、制御
回路13はスイツチ30をループ8側にもどすと
共に送信を停止し、次に終了フラグEFが検出さ
れるのを待つて、上記の送信権獲得制御を再開す
る。自己のプリアンブルPRの送出中に信号検出
回路14がプリアンブルPRを検出しない場合は
送信権を獲得し、制御回路13は制御信号132
によりプライオリテイ比較回路16に対しプライ
オリテイレベルPRIを送信バツフア18内の信号
ブロツクのプライオリテイビツトに書きこむよう
制御する。従つて、プライオリテイレベルPRIを
有する信号フロツクが出力端子に供給される。制
御回路13はこの信号ブロツクの送出信号検出回
路14が終了フラグEFを検出するのを待つてス
イツチ30をループ8側にもどす。従つて、信号
ブロツクはすべて、発信ノードステーシヨンにお
いて一巡した後ループ8より除去される。タイマ
17が周期T0の経過あるいは、周期T0から一定
の余裕時間差しひいた時間の経過を通知してきた
場合、制御回路13は送信権獲得制御を停止し、
あるいは送信中ならば送信を終了し、タイマ17
がSY=1によりリセツトされるのを待つ。なお、
信号検出回路14が自己のアドレスと同じあて先
アドレスDAを検出した場合は受信バツフア15
を起動し、供給された信号ブロツクを受信する。
The node station has an input terminal 10 and an output terminal 11 connected to a loop 8, and when not transmitting, a signal block from upstream supplied from the input terminal 10 is supplied to the output terminal 11 via a buffer 12 and a switch 30. and sent to the downstream node station of loop 8. Signal detection circuit 14
detects the preamble PR, start flag SF, bit SY, priority bits P0 , P1 , end flag EF, destination address DA, and caller address SA of the signal block supplied from buffer 12,
When bit SY=1 is detected, the timer 17 is reset and other detection results are sent to the control circuit 13.
supply to. The control circuit 13
A priority level PRI is supplied to the priority comparison circuit 16 based on P 0 and P 1 . When a certain transmission request occurs, the control circuit 13 stores a signal block in the transmission buffer 18. The priority comparison circuit 16 compares the priority level of the signal block in the transmission buffer 18 with the priority level PRI supplied from the control circuit 13, and determines whether the priority level of this signal block is higher or both levels are the same. If so, the control circuit 13 is notified accordingly. Priority comparison circuit 1
6 performs this control every time the priority level PRI is updated. Based on this notification and when the signal detection circuit 14 detects the end flag EF, the control circuit 13 activates the switch 30 using a control signal 131.
Send the buffer to the 18 side and turn on the preamble
Start sending PR. When the signal detection circuit 14 detects the preamble PR during this transmission, the control circuit 13 returns the switch 30 to the loop 8 side and stops transmission, waits for the end flag EF to be detected, and then performs the above transmission. Resume rights acquisition control. If the signal detection circuit 14 does not detect a preamble PR while transmitting its own preamble PR, it acquires the transmission right, and the control circuit 13 transmits the control signal 132.
This controls the priority comparison circuit 16 to write the priority level PRI into the priority bit of the signal block in the transmission buffer 18. A signal block with priority level PRI is therefore applied to the output terminal. The control circuit 13 waits for the sending signal detection circuit 14 of this signal block to detect the end flag EF and returns the switch 30 to the loop 8 side. Therefore, all signal blocks are removed from the loop 8 after completing one round at the originating node station. When the timer 17 notifies the passage of the period T 0 or the passage of a period of time minus a certain margin time from the period T 0 , the control circuit 13 stops the transmission right acquisition control,
Or, if it is in progress, end the transmission and timer 17
Wait until SY is reset by SY=1. In addition,
When the signal detection circuit 14 detects the same destination address DA as its own address, the reception buffer 15
and receives the supplied signal block.

第5図のクロツクステーシヨンは、ループ8に
接続された入力端子20、出力端子21を有する
と共に、バツフア22、信号検出回路24、制御
回路23、プライオリテイ設定回路26、タイマ
27及び送信バツフア28とから構成される。
The clock station in FIG. 5 has an input terminal 20 and an output terminal 21 connected to a loop 8, as well as a buffer 22, a signal detection circuit 24, a control circuit 23, a priority setting circuit 26, a timer 27, and a transmission buffer 28. It consists of

タイマ27は周期T0毎に送信バツフア28内
の信号ブロツクのビツトSYを1にすると共にこ
の時間情報を制御回路24に供給する。制御回路
24はこの時間情報にもとずき、プライオリテイ
設定回路26に対し、プライオリテイレベル0
(P0=P1=0)を信号ブロツクに書きこむよう制
御し、制御信号231によりスイツチ31を送信
バツフア28側にオンにし送信バツフア28内の
信号ブロツク即ち同期信号Fを送出する。この同
期信号Fはループ8を一巡後第4図のノードステ
ーシヨンと同じ方法によりループ8より除去され
る。クロツクステーシヨン7は除去と同時に送信
権獲得制御を開始し、送信バツフア28内の信号
ブロツク即ちトリガ信号PR1のプリアンブルPR
を送出する。送出中に信号検出回路24がプリア
ンブルPRを検出しなければ送信権を獲得しトリ
ガ信号PR1を送出する。トリガ信号PR1のビツト
P0、P1は、この送出に先立つて制御回路23の
制御信号232にもとずきプライオリテイ設定回
路26によつて、P0=0、P1=1に設定される。
プリアンブルPRの送出中に信号検出回路24が
プリアンブルPRを検出した場合は制御回路23
はスイツチ31をループ8側にもどし、通過する
信号ブロツクの終了フラグEFの検出の後、送信
権獲得制御を再開する。なお、トリガ信号PR1の
ビツトSYはタイマ27によりセツトされないの
でSY=0である。トリガ信号PR1はループ8を
一巡後除去される。以下同様にしてトリガ信号
PR2、PR3を送出及び除去する。
The timer 27 sets bit SY of the signal block in the transmission buffer 28 to 1 every cycle T 0 and supplies this time information to the control circuit 24. Based on this time information, the control circuit 24 sets the priority level 0 to the priority setting circuit 26.
(P 0 =P 1 =0) is controlled to be written into the signal block, and the control signal 231 turns on the switch 31 to the transmission buffer 28 side to send out the signal block in the transmission buffer 28, that is, the synchronization signal F. This synchronizing signal F is removed from the loop 8 by the same method as in the node station of FIG. 4 after going around the loop 8. The clock station 7 starts transmission right acquisition control at the same time as the removal, and blocks the signal block in the transmission buffer 28, that is, the preamble PR of the trigger signal PR1.
Send out. If the signal detection circuit 24 does not detect the preamble PR during transmission, it acquires the transmission right and transmits the trigger signal PR1. Trigger signal PR1 bit
P 0 and P 1 are set to P 0 =0 and P 1 =1 by the priority setting circuit 26 based on the control signal 232 of the control circuit 23 prior to this sending.
If the signal detection circuit 24 detects the preamble PR while transmitting the preamble PR, the control circuit 23
returns the switch 31 to the loop 8 side, and resumes transmission right acquisition control after detecting the end flag EF of the passing signal block. Note that bit SY of the trigger signal PR1 is not set by the timer 27, so SY=0. The trigger signal PR1 is removed after passing through the loop 8. Similarly, the trigger signal is
Send and remove PR2 and PR3.

このように本発明によれば、ループに送出され
た全ての信号ブロツクがプライオリテイレベル情
報を有するので高い信頼性が得られると共にプラ
イオリテイを多レベルにしたとき、ループ上のプ
ライオリテイレベルの送信要求が発生してもルー
プ上のプライオリテイレベルを維持しつつ送信す
ることができる。
As described above, according to the present invention, all signal blocks sent to the loop have priority level information, so high reliability can be obtained, and when the priority level is set to multiple levels, the transmission of the priority level on the loop is Even if a request occurs, it can be transmitted while maintaining the priority level on the loop.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明によるループネツトワークを示
すブロツク図、第2図は本発明の実施例に用いる
信号ブロツクの構成を示す図、第3図は本実施例
におけるタイミング図、第4図、及び第5図は本
実施例に用いるノードステーシヨン及びクロツク
ステーシヨンの構成を示すブロツク図である。 図において、1,2,3,4,5,6はノード
ステーシヨン7はクロツクステーシヨン、8はル
ープ、12,15,18,22,28はバツフ
ア、14,24は信号検出回路13,23は制御
回路、16はプライオリテイ比較回路、26はプ
ライオリテイ設定回路、17,27はタイマを示
す。
FIG. 1 is a block diagram showing a loop network according to the present invention, FIG. 2 is a diagram showing the configuration of a signal block used in an embodiment of the present invention, FIG. 3 is a timing diagram in this embodiment, and FIG. FIG. 5 is a block diagram showing the configuration of the node station and clock station used in this embodiment. In the figure, 1, 2, 3, 4, 5, and 6 are node stations, 7 is a clock station, 8 is a loop, 12, 15, 18, 22, and 28 are buffers, and 14 and 24 are signal detection circuits 13 and 23. The control circuit includes a priority comparison circuit 16, a priority setting circuit 26, and timers 17 and 27.

Claims (1)

【特許請求の範囲】 1 クロツクステーシヨンと複数のノードステー
シヨンとがループにより接続され前記ループの一
方向に信号が伝送されるループネツトワークにお
ける優先権制御方式において、 前記ループネツトワークの通信に複数の優先度
を与え、 前記クロツクステーシヨンは、ループ一巡の信
号伝搬時間より長い一定周期で同期信号をループ
に送出し、前記同期信号が前記ループを一巡して
受信されたとき前記同期信号を前記ループより除
去し、前記ループ上のアイドル状態を検出すると
送信権を獲得し、送信権を獲得する毎に前記優先
度を示す優先度情報を有する優先度信号を前記優
先度の高い順に送出し、前記優先度信号が前記ル
ープを一巡して受信されたとき前記優先度信号を
前記ループから除去し、 前記ノードステーシヨンは、前記優先度信号の
通過後、前記優先度情報または他のノードステー
シヨンから送信された信号ブロツクの優先度情報
と送信したい信号ブロツクの優先度とを比較し優
先度が同じかあるいは高い場合、送信権獲得制御
を開始し、送信権を獲得した場合は前記優先度情
報を自己の信号ブロツクに付加して送出すること
を特徴とするループネツトワークにおける優先権
制御方式。
[Scope of Claims] 1. A priority control method in a loop network in which a clock station and a plurality of node stations are connected by a loop and a signal is transmitted in one direction of the loop, wherein a plurality of node stations are connected to each other in communication in the loop network. The clock station sends a synchronization signal to the loop at a constant period longer than the signal propagation time for one round of the loop, and when the synchronization signal is received after going around the loop, the clock station transmits the synchronization signal to the loop. removed from the loop, and upon detecting an idle state on the loop, acquires a transmission right, and each time it acquires the transmission right, sends a priority signal having priority information indicating the priority in the order of the highest priority, removing the priority signal from the loop when the priority signal is received after passing through the loop; and the node station transmits the priority information or the other node station after passing the priority signal. The priority information of the received signal block and the priority of the signal block to be transmitted are compared, and if the priorities are the same or higher, transmission right acquisition control is started, and if the transmission right is acquired, the priority information is automatically transmitted. A priority control method in a loop network characterized by transmitting a signal in addition to a signal block.
JP58054117A 1982-12-03 1983-03-30 Priority control system in loop network Granted JPS59178843A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP58054117A JPS59178843A (en) 1983-03-30 1983-03-30 Priority control system in loop network
DE8383112151T DE3382313D1 (en) 1982-12-03 1983-12-02 RING NETWORK CONTROLLED BY A SIMPLE CLOCK STATION.
EP83112151A EP0111277B1 (en) 1982-12-03 1983-12-02 Loop network system controlled by a simple clock station
CA000442460A CA1201784A (en) 1982-12-03 1983-12-02 Loop network system controlled by a simple clock station
US06/824,035 US4627051A (en) 1982-12-03 1986-01-30 Loop network system controlled by a simple clock station

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58054117A JPS59178843A (en) 1983-03-30 1983-03-30 Priority control system in loop network

Publications (2)

Publication Number Publication Date
JPS59178843A JPS59178843A (en) 1984-10-11
JPH0550175B2 true JPH0550175B2 (en) 1993-07-28

Family

ID=12961650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58054117A Granted JPS59178843A (en) 1982-12-03 1983-03-30 Priority control system in loop network

Country Status (1)

Country Link
JP (1) JPS59178843A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01112846A (en) * 1987-10-26 1989-05-01 Nec Corp Transmission line access control circuit

Also Published As

Publication number Publication date
JPS59178843A (en) 1984-10-11

Similar Documents

Publication Publication Date Title
US5359594A (en) Power-saving full duplex nodal communications systems
US7283564B2 (en) Communication system and method for sending asynchronous data and/or isochronous streaming data across a synchronous network within a frame segment using a coding violation to signify at least the beginning of a data transfer
US7164691B2 (en) Communication system and method for sending isochronous streaming data across a synchronous network within a frame segment using a coding violation to signify invalid or empty bytes within the frame segment
JPS6158062B2 (en)
JPH0779348B2 (en) Stationary device and signal control method used in ring communication system and system
JPH0133060B2 (en)
JPS58129899A (en) Distribution control system for multiplex random access for transmission line of local circuit network for speech and data
JPH0550175B2 (en)
CN111669220B (en) RapidIO communication blocking repair method and system
EP0268664B1 (en) A method of coupling a data transmitter unit to a signal line and an apparatus for performing the invention
EP1783936B1 (en) Communication system for sending dissimilar types of data across a synchronous network
US7327742B2 (en) Communication system and method for sending isochronous streaming data within a frame segment using a signaling byte
JPH0550176B2 (en)
JPH0550177B2 (en)
JPH03270432A (en) Local area network
JPH0550178B2 (en)
JPS5981943A (en) Automatic recovery system for loop system fault
JPH0519855B2 (en)
JPS61189745A (en) Junction box control system
JPH0550179B2 (en)
JP2521923B2 (en) Storage-type star communication network
JPH0578977B2 (en)
JP2000004246A (en) Supervisory and control method for communication equipment
JP2837518B2 (en) Node device of irregular communication network
JPS62266943A (en) Data transfer control system