JPH0551938B2

JPH0551938B2 -

Info

Publication number: JPH0551938B2
Application number: JP58110355A
Authority: JP
Inventors: Masaki Nishama
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1983-06-20
Filing date: 1983-06-20
Publication date: 1993-08-04
Also published as: US5495599A; JPS603047A

Description

【発明の詳細な説明】技術分野本発明は記憶制御方式、特に記憶装置を備えた
電子タイプライタ等の記憶制御方式に関する。

従来技術近年マイクロプロセツサなどの発達により、電
子タイプライタなどでも文章登録機能が容易に実
現出来る様になつた。

これに伴い、複数の文章を管理する必要性が発
生したが、従来は文章の編集のために記憶装置内
で文章の再配置を行なつている途中で停電あるい
は電源の瞬断等が発生した場合、登録されている
全ての文章が破壊されてしまつていた。

目的本発明は上述の欠点に鑑み成されたもので、そ
の目的とする所は、文章を登録する記憶装置電源
断に対する保護手段を設けると共に再配置中の文
章管理の誤処理により他の登録文章を破壊するこ
とのない記憶制御方式を提案することにある。

実施例以下図面を参照して本発明の一実施例について
説明する。

第１図は本発明の一実施例の記憶制御装置シス
テムのブロツク図である。図中１０はマイクロプ
ロセツサ（以下MPUという）であり、システム
全体制御を司どる。

１１はリードオンリーメモリ（以下ROMとい
う）であり、システムの制御を行なう制御手順
（例えば後で説明する第７図に示すプログラム）
を内蔵している。１２はランダムアクセスメモリ
（以下RAMという）であり、MPU１０のワーキ
ングメモリとして使用される。１３は連続情報記
憶装置であり、後述する連続情報管理部１６と連
続情報記憶部１７より構成されている。またこの
連続情報記憶装置１３にはシステムの電源断時の
記憶内容保護の為のメモリバツクアツプ用電池１
５が接続されている。１４はメモリ制御装置であ
り、MPU１０とアドレスバスAB及びシステム
コントロールバスSCBを介して接続されており、
ROM１１，RAM１２の連続情報記憶装置１３
に対する選択信号、読み書き制御信号などを発生
し、各記憶装置の制御を行う。

またROM１１，RAM１２、連続情報記憶装
置１３はアドレスバスAB及びデータバスDBに
接続されており、メモリ制御装置１４よりの制御
信号及び選択信号に従いデータの読み出し時はア
ドレスバスABで指定されたメモリ内容をデータ
バスDBに送出し、書き込み時はデータバスDB
の内容をアドレスバスABで指定された箇所に格
納する。

ここでは各記憶装置はアドレスバスABに接続
されている例について説明したが、メモリ制御装
置でアドレスバスABのデコードを行なうと共に
アドレス情報を直接各記憶装置に送出する方式と
し、各記憶装置はアドレスバスABと接続しない
構成、及びデータバスDBに対してもメモリ制御
装置１４を介して接続されている構成であつても
本発明の要旨をまげるものではなく、全く同様の
作用効果が得られる。

第２図は連続情報記憶装置１３内のメモリ構成
を示す図であり、連続情報管理部１６は区分情報
DIR(X)の集合より成り、連続情報記憶部１７内に
格納されている情報（主として文章情報）群に対
応した情報より成る。

第２図の例では(A)より(D)までの４個の情報群の
場合を示しており、斜線部分は空領域となつてい
る。

図のDIR(A)は連続情報記憶部１７内の(A)に、以
下同様にDIR(B)は(B)に、DIR(C)は(C)にDIR(D)は(D)
に対応している。

連続情報管理部の区分情報DIR(X)の詳細を第３
図に示す。図中IDは１バイト（８ビツト）で構
成されており、この区分情報で示される情報群が
有効か否かを示すフラツチである。TITLEは連
続情報記憶部１７内の対応する連続情報に固有に
与えられた見出しであり、８バイトの容量があ
り、文字コード（例えばASCIIコード）で格納さ
れている。ADは連続情報記憶部１７内の連続情
報の開始アドレスであり、BYTESは対応する連
続情報の長さ（容量）を示し、それぞれ２バイト
で構成されている。

上記の様な構成において今第２図に示す連続情
報(B)の内容に変更を加えたい場合について、第６
図の制御フローチヤート及び第４図〜第５図も参
照して説明する。

まず連続情報(B)の内容の変更に先立ち、(B)に引
き続いて格納されている連続情報(C)，(D)を連続情
報記憶部１７の外の場所（この場合は最後尾）に
再配置を行ない、その後連続情報(B)の内容の変更
を行なう。

この再配置時の制御フローチヤートを第６図
に、連続記憶装置１３の記憶状態の遷移図を第４
図〜第５図に示す。

まず第４図Ａに示す連続情報(A)〜(D)のうちの連
続情報(D)を再配置する制御を説明する。

第６図ステツプ50でRAM１２内に記憶域CN
１を設定する。このCN１は連続情報転送用カウ
ンタとして用いられる。

次にステツプ52でMPU１０は連続情報記憶部
１７内の連続情報(D)に対応する連続情報管理部１
６内の区分情報DIR(D)の連続情報(D)の先頭アドレ
スAD(D)及びその長さBYTES(D)を基に連続情報
(D)の最終アドレス｛AD(D)＋BYTES(D)−１｝を
計算し、MPU１０内のレジスタＲ１に格納する。
次にステツプ54でMPU１０内のレジスタＲ２に
連続情報記憶部１７の未使用領域（空領域）の最
終アドレス（以下RAMENDという）を格納す
る。そしてステツプ56で前述のCN１にBYTES
(D)を格納する。次のステツプ58では区分情報DIR
(D)のID(D)にこの連続情報(D)が再配置中であるこ
とを示す（＃FF）を格納する。続いてステツプ
60でレジスタＲ１の内容で示される番地つまり連
続情報(D)の最終番地の内容をレジスタＲ２の内容
で示される番地つまり、連続情報記憶部１７の未
使用領域（転送先）に格納し、ステツプ62でレジ
スタＲ１及びＲ２をデクリメントし、ステツプ63
でCN１をデクリメントし、それぞれ次の番地の
内容の転送準備を行なう。ステツプ66でCN１が
（０）は否か調べ（０）でなければ次の情報の転
送を行なうべくステツプ60に戻り次の番地の内容
の転送を行なう。この間の連続情報記憶装置１３
の構成を第４図Ｂに示す。

ステツプ66にて｛CN1｝＝０と判定され、連続
情報(D)の全ての転送が終了すると、ステツプ68で
転送終了時の（レジスタＲ１の内容）＋１つまり
再配置された連続情報の先頭アドレスを区分情報
DIR(D)のADに、（レジスタＲ２の内容）つまり連
続情報記憶部１７の未使用領域の最終アドレスを
｛RAMEND｝に転送し、ステツプ70で区分情報
DIR(D)のIDを（０）とし、再配置終了を格納す
る。この再配置終了時の連続情報記憶装置１３の
構成を４図Ｃに示す。

このようにして連続情報(D)の再配置が終了する
と続いて連続情報(C)の再配置を行う。連続情報(C)
の再配置の制御フローチヤートは第６図ステツプ
72よりステツプ90であるが、これはステツプ52よ
りステツプ70と同様の処理であり区分情報DIR(C)
を基に前述のステツプ52よりステツプ70と同様に
DIR(C)に示された連続情報(C)を再配置する。連続
情報記憶装置１３の連続情報(C)の再配置前の構成
第５図Ａを第５図Ｂの如く再配置を実行し（この
時のDIR(C)のID(C)は＃FFである。）、再配置終了
後は第５図Ｃに示す構成とする。この間の制御は
連続情報(D)の再配置制御及び第６図のフローチヤ
ートより明らかであるので説明を省略した。

以上の様に連続情報の再配置中は区分情報中の
IDを特定の状態（この例では＃FF）とすること
により、再配置中に停電、又は電源の瞬断等が発
生し、連送が中断され、RAM１２の内容が破壊
されたり、MPU１０が初期状態より動作した場
合や、システムリセツトが働いた様な場合にも、
連続情報記憶装置１３の記憶内容はバツクアツプ
バツテリ１５により保護されるか再配置中であつ
た連続情報に対する区分情報のIDは（＃FF）と
なつているため、この再配置中であつた連続情報
がシステム処理の中断時に内容の破壊が発生して
いてもこの再配置中であつた連続情報を無効とす
ることにより誤動作や誤処理の発生を防ぐことが
できる。

ここではIDを（＃FF）に書き換える例として
連続情報の再配置時を述べたが、他にもこの連続
情報が不要になつた場合にIDを（＃FF）とする
ことでこの区分情報により指定される連続情報を
無効とすることができる。

この電源投入時などの装置の立上り時の制御フ
ローチヤートを第７図に示す。

電源が投入されるとステツプ100でまずMPU１
０の制御によりRAM１２内を初期化し、続いて
ステツプ102において連続情報管理部１６内の最
初の区分情報を読み出す。

ここでは例として第５図Ｂの状態即ち連続情報
(C)を再配置中に電源オフ状態が発生した場合に沿
つて説明を行う。

例えば最初には第５図Ｂに従えば区分情報DIR
(A)を読み出して来る。そしてステツプ104で今読
み出して来た区分情報の［ID］が（＃FF）か否
かを判定し、（＃FF）でなければ区分情報を
RAM１２内に設けた区分情報テーブルに書き込
む（ステツプ106）。ステツプ104で［ID］が
（＃FF）であつた場合はこのテーブルへの書き込
みを行わない。そしてステツプ106で区分情報を
全てサーチしたか否か調べる。サーチが終了して
いなければステツプ112の如く次の区分情報の読
み出しを行う。第５図Ｂに従えば次のDIR(B)を読
み出す事になる。そしてステツプ104よりステツ
プ108を実行する。そして第５図ＢのDIR(C)を読
み出した場合は［ID］が（＃FF）となつており
ステツプ106を実行せずDIR(C)のテーブルへの書
き込みは行わない。そして第５図ＢのDIR(D)を読
み出しテーブルに書き終るとステツプ108にて区
分情報サーチ終了と判断されステツプ110に進む。
ステツプ110ではRAM１２内のテーブルを情報
管理部１６の内容に変えて書き込み区分情報の
［ID］が（＃FF）であつたDIR(C)を管理部１６よ
り消去し、連続情報(C)を無効とする。この時の
RAM１２内のテーブル及び連続情報管理部１６
内の区分情報を第８図に示す。第８図の如く区分
情報のDIR(C)は完全に消去される。そして処理を
終了する。

効果以上説明した様に本発明によれば、連続情報記
憶部内での情報の転送時などに停電や誤操作によ
る電源断などが発生しても、転送中の情報のみを
無効とするのみで他の情報は破壊されずに保護す
ることが可能となり、電源再投入時の前記転送中
であつた情報の処理の誤りによつて他の情報を破
壊してしまうこともない記憶制御方式が実現し
た。

【図面の簡単な説明】

第１図は本実施例のシステムブロツク図、第２
図は連続情報記憶装置の詳細を示す図、第３図は
区分情報の詳細を示す図、第４図Ａ〜Ｃ及び第５
図Ａ〜Ｃは連続情報再配置時の連続情報記憶装置
内のデータ処理情況を示す図、第６図は連続情報
再配置時の制御例を示すフローチヤート、第７図
は電源投入時の制御フローチヤート、第８図は電
源投入時の連続情報管理部及びRAMテーブルの
詳細を示す図である。図中、１０……MPU、１１……ROM、１２
……RAM、１３……連続情報記憶装置、１４…
…メモリ制御装置、１５……バツクアツプバツテ
リ、１６……連続情報管理部、１７……連続情報
記憶部である。

Claims

【特許請求の範囲】１複数の情報群を記憶可能な第１の記憶部と、
該第１の記憶部に記憶された各情報群に対応する
アドレス情報を含む管理情報を記憶する第２の記
憶部と、前記第１、第２の記憶部を制御する記憶
制御手段とを備え、該記憶制御手段は、前記複数の情報群の１つに
対する更新動作に先立つて、当該情報群に接続し
た位置に記憶されている他の情報群を、前記第１
の記憶部内の異なる位置に順次再配置させるとと
もに、該再配置の実行中は、当該再配置中の情報
群に対応する前記管理情報が該当情報群再配置中
を示す様制御し、誤動作を起こした場合に、再配
置中を示している管理情報を無効とすることによ
り、誤動作発生時に再配置中の情報群を無効とで
きることを特徴とする記憶制御方式。２電源断が発生した場合に、電源回復後に前記
管理情報を順次調べ、再配置中を示す管理情報を
無効とする様に制御することを特徴とする特許請
求の範囲第１項記載の記憶制御方式。