JPH0552904B2 - - Google Patents
Info
- Publication number
- JPH0552904B2 JPH0552904B2 JP59265940A JP26594084A JPH0552904B2 JP H0552904 B2 JPH0552904 B2 JP H0552904B2 JP 59265940 A JP59265940 A JP 59265940A JP 26594084 A JP26594084 A JP 26594084A JP H0552904 B2 JPH0552904 B2 JP H0552904B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse width
- circuit
- width modulation
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、デイジタル電圧計などに適用される
自動レンジ切換え回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an automatic range switching circuit applied to digital voltmeters and the like.
この種の自動レンジ切換え回路の従来例に下記
(イ)、(ロ)の方式がある。
The following is a conventional example of this type of automatic range switching circuit.
There are methods (a) and (b).
(イ) デイジタル・コンパレータ方式。(b) Digital comparator method.
入力をデイジタル信号に変換したデータと設
定データとを比較してHighまたはLow信号を
取り出し、その信号によつてプリアンプのレン
ジを切換える。 The data obtained by converting the input into a digital signal is compared with the setting data, a high or low signal is extracted, and the range of the preamplifier is switched based on that signal.
この方式においては切換えレベルを正確に設
定することができる。しかし、A−D変換(ア
ナログ・デイジタル変換)の1サンプル毎に1
つのレンジを切換えるようにしている為、A−
D変換時間が長い場合にはレンジの切換えに要
する時間が長くなる。デイジタル・コンパレー
タの機能はマイクロプロセツサを用いることに
より、特別なハードウエアを追加することなく
実現することができる利点がある。 In this method, the switching level can be set accurately. However, each sample of A-D conversion (analog-to-digital conversion)
Since it is designed to switch between two ranges, A-
When the D conversion time is long, the time required for range switching becomes long. The digital comparator function has the advantage that it can be realized by using a microprocessor without adding any special hardware.
(ロ) アナログ・コンパレータ方式。(b) Analog comparator method.
この方式はデイジタル・コンパレータ方式の
欠点(時間)を補う為、A−D変換の前のアナ
ログ信号(プリアンプ出力)をアナログ・コン
パレータを用いて設定値と比較し、A−D変換
を行う前にレンジを切換えるようにしたもので
ある。切換えのレーベルはデイジタル・コンパ
レータ方式ほど精密ではないが、高速化が可能
となる利点がある。ただし、デイジタル方式に
比して回路構成が増える欠点がある。 In order to compensate for the drawback (time) of the digital comparator method, this method uses an analog comparator to compare the analog signal (preamplifier output) before A-D conversion with a set value, and before performing A-D conversion. It is designed to switch ranges. Although the switching label is not as precise as the digital comparator method, it has the advantage of being faster. However, there is a drawback that the circuit configuration increases compared to the digital method.
本発明は従来のレンジ切換えに要する上記のよ
うな問題点を解決する為になされたもので、その
目的は上記したアナログ方式の特徴(高速化)を
デイジタル方式で実現しようとするもので、レン
ジ切換えの高速化を特別なハードウエアの追加な
しに実現することを目的としたものである。
The present invention was made in order to solve the above-mentioned problems required for conventional range switching, and its purpose is to realize the above-mentioned characteristics (high speed) of the analog system using a digital system. The purpose is to achieve faster switching without adding special hardware.
本発明は上記の目的を達成する為に、被測定の
アナログ入力をパルス幅信号に変調し、そのパル
ス幅変調信号をN回デイジタル的に計数すること
により被測定のアナログ入力をデイジタ信号に変
換するようにしたアナログ・デイジタ変換器を有
する回路において、パルス幅変調信号をN回より
十分短いN1回デイジタル的に計数した結果をレ
ンジ切換え用のデータとして用いるようにした。
以下、実施例について説明する。
In order to achieve the above object, the present invention converts the analog input to be measured into a digital signal by modulating the analog input to be measured into a pulse width signal and digitally counting the pulse width modulated signal N times. In a circuit having an analog-to-digital converter, the result of digitally counting the pulse width modulation signal N1 times, which is sufficiently shorter than N times, is used as data for range switching.
Examples will be described below.
第1図は本発明に係るレンジ切換え回路の一実
施例の接続図である。第1図において、Exは被
測定入力、SWはスイツチ、SCはレンジ切換え回
路を含むシグナル・コンデイシヨナ、PWMはパ
ルス幅変調回路、GCはゲート回路、COUはカウ
ンタ、PDはパルス検出回路、μPはマイクロプロ
セツサ(以下、プロセツサという)である。
FIG. 1 is a connection diagram of an embodiment of the range switching circuit according to the present invention. In Figure 1, Ex is the input to be measured, SW is the switch, SC is the signal conditioner including the range switching circuit, PWM is the pulse width modulation circuit, GC is the gate circuit, COU is the counter, PD is the pulse detection circuit, and μP is the It is a microprocessor (hereinafter referred to as a processor).
スイツチSWを介して与えられた被測定のアナ
ログ入力Exはシグナル・コンデイシヨナSCを介
してパルス幅変調回路PWMに加えられ、パルス
幅信号(以下、PWM信号という)に変調され
る。ゲート回路GCはプロセツサμPが出力するゲ
ート制御信号によつて制御されるもので、その入
力端にはPWM信号とクロツクパルスfcとが加え
られ、出力端子はカウンタCOUに接続されてい
る。カウンタCOUは後述する計数値D1、D2をプ
ロセツサμPに送出する。パルス幅変調回路PWM
とゲート回路GCおよびカウンタCOUとによりA
−D変換器が構成される。パルス検出回路PDは
プロセツサμPの出力によりタイミングが制御さ
れるもので、パルス幅変調回路PWMとプロセツ
サμPとの間に接続されている。シグナル・コン
デイシヨナSCにおけるレンジの切換えはプロセ
ツサμPが出力するレンジ選択信号によつて行な
われる。このような構成の自動レンジ切換え回路
の動作について第2図を用いて説明すると次の如
くなる。 The analog input Ex to be measured applied via the switch SW is applied to the pulse width modulation circuit PWM via the signal conditioner SC, and is modulated into a pulse width signal (hereinafter referred to as a PWM signal). The gate circuit GC is controlled by a gate control signal output from the processor μP, and a PWM signal and a clock pulse fc are applied to its input terminal, and its output terminal is connected to the counter COU. Counter COU sends count values D1 and D2, which will be described later, to processor μP. Pulse width modulation circuit PWM
A by gate circuit GC and counter COU
- A D converter is configured. The timing of the pulse detection circuit PD is controlled by the output of the processor μP, and is connected between the pulse width modulation circuit PWM and the processor μP. Range switching in the signal conditioner SC is performed by a range selection signal output from the processor μP. The operation of the automatic range switching circuit having such a configuration will be explained as follows with reference to FIG.
スイツチSWによつて加えられた被測定入力Ex
はシグナル・コンデイシヨナSCを介してパルス
幅変調回路PWMに与えられてその周期がTcで表
わされるPWM信号に変調される。このPWM信
号を第2図のロに示す。ここで、第2図における
時刻tにおいてプロセツサμPよりA−D変換器
にA−D開始指令信号が与えられると、第1の
PWM信号のパルス幅T1の期間クロツクパルスfc
がゲート回路GCを通過し、この通過したクロツ
クパルスfcはカウンタCOUによつて計数される。
上記の計数動作はPWM信号がゲート回路GCに
与えられる毎に行なわれる。普通、被測定入力
ExのA−D変換は上記のPWM信号の計数動作を
N回(Hは整数)行ない、そのN回の積算より行
なわれるが(そのN回の積算データをD1+D2と
する)、N回の積算計数(T=N・Tc)より十分
小さいN1回のPWM信号を計数した時点(T′=
N1・Tc)での計数結果(その計数結果をD1とす
る)がプロセツサμPにおいて設定値DH(High)、
DL(Low)と比較され、DL<D1<DHになるま
でプロセツサμPはレンジ選択信号をシグナル・
コンデイシヨナSCに送出してレンジの切換えを
行なう。ただし、N1/Nのデータで最的レンジ
を検出する為、設定値DH、DLはそれに対応し
た重みのデータを用いる。なお、1回のレンジ切
換え毎にPWM信号の応答に要する待ち時間が設
けてある。計数値D1がDL<D1<DHの間に入つ
たことはプロセツサμPによつて判断される。こ
のようにして最適レンジの設定が終了したら、カ
ウンタCOUはPWM信号のNサイクル分の積算計
数を行なう。これにより被測定入力ExをA−D
変換したデータD1+D2が得られる。そのデータ
D1+D2はプロセツサμPに与えられ、このμPの制
御の基に図外の表示装置によりその値が表示され
る。 Measured input Ex applied by switch SW
is applied to the pulse width modulation circuit PWM via the signal conditioner SC, and its period is modulated into a PWM signal represented by Tc. This PWM signal is shown in FIG. Here, when an A-D start command signal is given to the A-D converter from the processor μP at time t in FIG.
PWM signal pulse width T1 period clock pulse fc
passes through the gate circuit GC, and the passed clock pulse fc is counted by the counter COU.
The above counting operation is performed every time the PWM signal is applied to the gate circuit GC. Normally, the input under test
Ex A-D conversion is performed by performing the counting operation of the above PWM signal N times (H is an integer) and integrating the N times (the data of the N times is assumed to be D1 + D2). At the time when N1 PWM signals, which are sufficiently smaller than the count (T=N・Tc), have been counted (T'=
The counting result at N1・Tc) (the counting result is designated as D1) is set to the setting value DH (High) in the processor μP.
DL (Low), and the processor μP keeps the range selection signal as a signal until DL<D1<DH.
Sends to conditioner SC to switch range. However, since the optimal range is detected using the data of N1/N, the set values DH and DL use data with corresponding weights. Note that a waiting time required for a PWM signal response is provided for each range change. The processor μP determines that the count value D1 falls within the range DL<D1<DH. When the optimum range setting is completed in this way, the counter COU performs an integral count for N cycles of the PWM signal. This changes the input to be measured Ex from A to D.
Converted data D1+D2 is obtained. that data
D1+D2 is given to the processor μP, and its value is displayed on a display device (not shown) under the control of this μP.
なお、現在設定されているレンジに対して、被
測定入力Exの値が十分大きいときはパルス幅変
調回路PWMのパルス出力が発生しなくなる。そ
の為、第1図の回路においてはパルス幅変調回路
PWMの出力パルスの有無を検出するパルス検出
回路PDが設けてある。パルス検出回路PDはパル
ス幅変調回路PWMの出力パルスの有無を検出
し、PWMパルス出力の発生がない場合には、D1
>DHの場合と同様にプロセツサμPはレンジ切換
え指令をシグナル・コンデイシヨナSCに出す。
なお、PWMパルス出力の発生の有無の検出のタ
イミング(プロセツサμPからのタイミング信号
による)はA−D変換のスター信号から2Tc程度
の間が適当である。 Note that when the value of the input to be measured Ex is sufficiently large for the currently set range, the pulse width modulation circuit PWM will no longer generate a pulse output. Therefore, in the circuit shown in Figure 1, the pulse width modulation circuit
A pulse detection circuit PD is provided to detect the presence or absence of a PWM output pulse. The pulse detection circuit PD detects the presence or absence of the output pulse of the pulse width modulation circuit PWM, and if there is no PWM pulse output, D1
>As in the case of DH, processor μP issues a range switching command to signal conditioner SC.
The appropriate timing for detecting the presence or absence of the PWM pulse output (based on the timing signal from the processor μP) is about 2Tc from the A-D conversion star signal.
第1図の回路におて自動零点の補正を行なうに
は、レンジ設定のA−D変換時間と、被測定入力
ExのA−D変換時間の夫々の積算時間でEi=0、
Ei=Exの結果を求めて、夫々の差を求めるよう
にすればよい。 To perform automatic zero point correction in the circuit shown in Figure 1, it is necessary to adjust the A-D conversion time of the range setting and the input to be measured.
Ei = 0 for each cumulative A-D conversion time of Ex,
All you have to do is find the result of Ei=Ex and find the difference between them.
以上説明した如く、本発明においてはN回のパ
ルス幅変調信号を積算して被測定のアナログ入力
をA−D変換する場合、N回を待たずに途中の
N1回でレンジ変更用のA−D変換データを得る
ように構成したので、レンジ切換えの分解能は下
るが前記した(イ)の従来例より高速でレンジを切換
える自動レンジ切換え回路を得ることができる。
As explained above, in the present invention, when the analog input to be measured is A-D converted by integrating N pulse width modulation signals, the
Since the configuration is configured to obtain A-D conversion data for changing the range in N1 times, it is possible to obtain an automatic range switching circuit that changes ranges faster than the conventional example in (a) above, although the resolution of range switching decreases. .
一例として、
5・1/2桁の分解能(最大表示199999)のデイ
ジタル・マルチメータで、積分時間T=200ms、
Tc=1ms.N=200の場合、自動零点補正も含めた
A−D変換時間(1サンプル分)は約0.4secとな
る。デイジタル・マルチメータの抵抗測定レンジ
で端子開放(100MΩレンジ)から端子短絡(100
Ωレンジ)まで7レンジの切換えに、従来の(イ)の
方法においては約2.8秒(7サンプル)の時間を
要する。これに対して、本発明の回路においては
例えばレンジ判別のためのA−D変換時間を1/10
〜1/100に短くすれば(ただし、レンジ切換レベ
ル判別のための分解能は4・1/2〜3・1/2桁に低
下する、略1サンプルレート(=0.4秒)で、レ
ンジ切換えも含めた変換が可能となる。 As an example, with a digital multimeter with 5 1/2 digit resolution (maximum display 199999), integration time T = 200ms,
When Tc=1ms.N=200, the A-D conversion time (for one sample) including automatic zero point correction is approximately 0.4 seconds. The resistance measurement range of a digital multimeter ranges from terminals open (100MΩ range) to terminals shorted (100MΩ range).
In the conventional method (a), it takes approximately 2.8 seconds (7 samples) to switch from 7 ranges to Ω range). On the other hand, in the circuit of the present invention, for example, the A-D conversion time for range determination is 1/10.
If you shorten it to ~1/100 (however, the resolution for determining the range switching level will drop to 4 1/2 to 3 1/2 digits, approximately 1 sample rate (= 0.4 seconds), and range switching will also be possible. It becomes possible to perform conversions including
第1図は本発明に係る自動レンジ切換え回路の
一実施例を示す接続図、第2図は第1図回路の動
作を説明する為の波形図である。
Ex……被測定入力、PWM……パルス幅変調回
路、GC……ゲート回路、COU……カウンタ、μP
……マイクロプロセツサ、PD……パルス検出回
路。
FIG. 1 is a connection diagram showing an embodiment of the automatic range switching circuit according to the present invention, and FIG. 2 is a waveform diagram for explaining the operation of the circuit shown in FIG. Ex...Input under test, PWM...Pulse width modulation circuit, GC...Gate circuit, COU...Counter, μP
...Microprocessor, PD...Pulse detection circuit.
Claims (1)
介してパルス幅変調回路に与えてパルス幅信号に
変調し、そのパルス幅変調信号をクロツクパルス
が与えられているゲート回路を介して与えられる
カウンタを用いてN回(Nは整数)デジタル的に
計数することにより、被測定のアナログ入力をデ
ジタル信号に変換するようにしたアナログ・デジ
タル変換器を有する回路において、 前記カウンタの計数値が取り込まれると共に、
前記レンジ切換え回路のハイ側及びロウ側の設定
値が設定されるマイクロプロセツサを設け、この
マイクロプロセツサによつて前記カウンタにより
計数されるN回のパルス幅変調信号より十分短い
N1回パルス幅変調信号計数し、このN1回の計数
値を前記マイクロプロセツサにおいて設定値と比
較し、このN1回の計数値が前記マイクロプロセ
ツサに設定したハイ側及びロウ側の設定値内に入
るように前記マイクロプロセツサは前記レンジ切
換え回路にレンジ選択信号を与えるように構成し
た自動レンジ切換え回路。[Claims] 1. An analog input to be measured is applied to a pulse width modulation circuit via a range switching circuit to be modulated into a pulse width signal, and the pulse width modulation signal is applied via a gate circuit to which a clock pulse is applied. In a circuit having an analog-to-digital converter that converts an analog input to be measured into a digital signal by digitally counting N times (N is an integer) using a given counter, the count value of the counter As well as being taken in,
A microprocessor is provided in which high-side and low-side setting values of the range switching circuit are set, and the microprocessor uses a pulse width modulation signal that is sufficiently shorter than the N times counted by the counter.
The pulse width modulation signal is counted N1 times, and the N1 counted value is compared with the set value in the microprocessor, and the N1 counted value is within the high side and low side set values set in the microprocessor. an automatic range switching circuit, wherein the microprocessor is configured to provide a range selection signal to the range switching circuit;
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59265940A JPS61142470A (en) | 1984-12-17 | 1984-12-17 | Automatic range switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59265940A JPS61142470A (en) | 1984-12-17 | 1984-12-17 | Automatic range switching circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61142470A JPS61142470A (en) | 1986-06-30 |
| JPH0552904B2 true JPH0552904B2 (en) | 1993-08-06 |
Family
ID=17424190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59265940A Granted JPS61142470A (en) | 1984-12-17 | 1984-12-17 | Automatic range switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61142470A (en) |
-
1984
- 1984-12-17 JP JP59265940A patent/JPS61142470A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61142470A (en) | 1986-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4584566A (en) | Analog to digital converter | |
| GB2195457A (en) | Measuring the ratio r/r of a resistance half-bridge | |
| US4417631A (en) | Zero tracking circuit for electronic weighing scale | |
| JP3108809B2 (en) | Data signal phase jitter measurement method | |
| US4737730A (en) | Peak detector circuit for FM measuring apparatus | |
| JPH0552904B2 (en) | ||
| EP0238646B1 (en) | Dual slope converter with large apparent integrator swing | |
| US3663955A (en) | Apparatus for detecting error direction to establish the balanced state of a bridge circuit | |
| JPH0754823Y2 (en) | Light intensity measuring device | |
| JPH0155481B2 (en) | ||
| SU1007037A1 (en) | Voltage amplitude value converter | |
| JPS6042530Y2 (en) | Analog to digital converter | |
| SU1270711A1 (en) | Device for monitoring instantaneous value of alternating analog signals | |
| SU1022077A1 (en) | Electrostatic field strength transducer | |
| SU1008753A1 (en) | Device for determination of signal ratio logarithm | |
| SU1698826A1 (en) | Resistance deviation-to-digit converter | |
| SU1598111A1 (en) | Multichannel d.c. voltage amplifier | |
| JPS5765048A (en) | Measuring system of signal-to-noise ratio | |
| SU1626171A1 (en) | Device for automatic measuring of pulsed power of microwave-frequency radio signals | |
| SU1580283A1 (en) | Digital ohmmeter | |
| JPH062343Y2 (en) | Waveform shaping circuit for frequency measurement | |
| JPH02196523A (en) | Test circuit for delta sigma modulation type a/d converter | |
| KR0149869B1 (en) | Sensor value detection device of electronic equipment | |
| JP2555711B2 (en) | Signal converter | |
| SU1598109A1 (en) | Phase discriminator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |