JPH0554632B2 - - Google Patents
Info
- Publication number
- JPH0554632B2 JPH0554632B2 JP60160444A JP16044485A JPH0554632B2 JP H0554632 B2 JPH0554632 B2 JP H0554632B2 JP 60160444 A JP60160444 A JP 60160444A JP 16044485 A JP16044485 A JP 16044485A JP H0554632 B2 JPH0554632 B2 JP H0554632B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- pin
- alarm
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005259 measurement Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims 6
- 238000010586 diagram Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Emergency Alarm Devices (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は多芯の電気コネクタにおける誤接続状
態および開放状態を検出するための回路に関す
る。さらに具体的には、同一電圧である、すくな
くとも2つの電源端子を有するマイクロプロセツ
サを使用した装置において、このマイクロプロセ
ツサのコネクタに多芯のケーブルを接続する際の
誤接続を検出する回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a circuit for detecting misconnection and open conditions in a multi-conductor electrical connector. More specifically, it relates to a circuit that detects incorrect connection when a multicore cable is connected to a microprocessor connector in a device using a microprocessor that has at least two power supply terminals with the same voltage. .
[従来の技術]
半導体技術の著しい発展にともない、マイクロ
プロセツサの機能は拡大の一途をたどり、そのマ
イクロプロセツサのピン数も増大している。[Prior Art] With the remarkable development of semiconductor technology, the functions of microprocessors have continued to expand, and the number of pins of the microprocessors has also increased.
そのために、ハードウエアおよびソフトウエア
の両面からデバツクなどの必要性も増大し、マイ
クロプロセツサのコネクタに多芯のコネクタによ
つて多芯ケーブルを接続する機会が増大してい
る。 For this reason, the need for debugging both hardware and software has increased, and opportunities to connect multicore cables to microprocessor connectors using multicore connectors have increased.
たとえば、エミユレータやロジツク・アナライ
ザを用いてマイクロプロセツサの動作解析をし、
チエツクする場合に、このような測定器からマイ
クロプロセツサのコネクタに多芯ケーブルのつい
た多芯コネクタによつて接続していた。 For example, by analyzing the operation of a microprocessor using an emulator or logic analyzer,
When checking, such a measuring device is connected to a microprocessor connector using a multicore connector with a multicore cable.
[発明が解決しようとする問題点]
ところが、このような測定器からのコネクタを
マイクロプロセツサのコネクタに接続する場合
に、正しいコネクタの接続方向とは逆方向に接続
してしまつたり、あるいは正しいコネクタのピン
の位置とは、ずれて接続する機会が増大してい
る。[Problems to be Solved by the Invention] However, when connecting the connector from such a measuring instrument to the connector of a microprocessor, it may happen that the connector is connected in the opposite direction to the correct connector connection direction, or There is an increasing chance that the connector pins will be connected out of alignment with the correct pin positions.
従来、このような誤接続に対しては対策がなさ
れておらず、そのために、マイクロプロセツサの
マウントされている被測定装置を破壊したり、あ
るいは測定器側をも破壊してしまうという問題点
があつた。 Conventionally, no countermeasures have been taken against such misconnections, and as a result, the problem is that they can damage the device under test on which the microprocessor is mounted, or even damage the measuring instrument itself. It was hot.
[問題点を解決するための手段]
本発明はこのような問題点を解決するためにな
されたものであり、同一電圧である、すくなくと
も2つの電源端子を有するマイクロプロセツサの
コネクタに接続するための測定用コネクタの回路
を提供するものである。[Means for Solving the Problems] The present invention has been made in order to solve the above problems, and provides a method for connecting to a microprocessor connector having at least two power supply terminals of the same voltage. This provides a measurement connector circuit.
すなわち、2つの電源ピンに接続される測定用
コネクタの第1および第2の2つのピンには、そ
れぞれ、アースとの間に抵抗が接続され、さらに
第1ピンは抵抗を通して測定器側の電源に接続し
ており、この第1ピンは2つの異なつた電圧と比
較するための2つのコンパレータに接続され、こ
のコンパレータの出力は警報手段に接続されてい
る。 In other words, a resistor is connected to the ground between the first and second pins of the measurement connector that are connected to the two power supply pins, and the first pin is connected to the power supply of the measuring instrument through the resistor. The first pin is connected to two comparators for comparing two different voltages, the output of which is connected to alarm means.
[作用]
測定用コネクタがマイクロプロセツサのコネク
タに正しく接続されて、まだ被測定装置の電源が
オフのままであるときには、第1ピンと第2ピン
はマイクロプロセツサのコネクタを介して短絡さ
れており、低い電圧を示す。[Function] When the measurement connector is correctly connected to the microprocessor connector and the device under test is still powered off, the first and second pins are shorted through the microprocessor connector. , indicating low voltage.
そこで被測定装置の電源がオンされると、第1
ピンには被測定装置の電源が供給されて高い電圧
になる。 Then, when the power to the device under test is turned on, the first
The pin is supplied with power from the device under test and becomes a high voltage.
もしも、誤接続あるいは不完全な接続がなされ
た場合は、第1ピンは被測定装置の電源に接続さ
れず、第2ピンとの短絡もされないので中間の電
圧となる。このような場合の第1ピンにあらわれ
るそれぞれの電圧を2つのコンパレータで比較
し、正常でない場合は警報手段を動作せしめて警
報を発するものである。 If an incorrect or incomplete connection is made, the first pin will not be connected to the power supply of the device under test and will not be shorted to the second pin, resulting in an intermediate voltage. The respective voltages appearing on the first pin in such a case are compared by two comparators, and if the voltage is not normal, an alarm means is operated to issue an alarm.
[実施例] 本発明の一実施例を第1図に示し説明する。[Example] An embodiment of the present invention is shown in FIG. 1 and will be described.
第1図において、10は被測定装置のマイクロ
プロセツサのコネクタのジヤツク、11および1
2はそれぞれジヤツク10のピンで両ピンは短絡
されて、被測定装置の電源VAに接続されている。
20は測定器をジヤツク10に接続するための測
定用コネクタのプラグ、21はプラグ20の第1
ピン、22はプラグ20の第2ピンでそれぞれピ
ン11および12に嵌合する。25,26,27
は抵抗で、抵抗25はその一端を測定器の電源
VCに他端を第1ピン21に接続され、抵抗26
は第2ピン22とアースとの間に接続され、抵抗
27は第1ピンとアースとの間に接続されてい
る。30および36はそれぞれ第1コンパレータ
および第2コンパレータで各コンパレータの一方
の入力端子はともに第1ピン21に接続され、他
方の入力端子はそれぞれ第1基準電圧31(電圧
VD)および第2基準電圧37(電圧VE)に接続
されている。32および38は、それぞれ第1コ
ンパレータ30の第4出力端子および第2コンパ
レータ36の第2出力端子である。41はインバ
ータ、42はナンド・ゲート、43はナンド・ゲ
ートと電源VCとの間に接続されたブザーであり、
41,42,43は警報手段をなしている。 In FIG. 1, 10 is the connector jack of the microprocessor of the device under test, 11 and 1
2 are pins of the jack 10, and both pins are short-circuited and connected to the power supply V A of the device under test.
20 is a plug of a measuring connector for connecting a measuring instrument to the jack 10; 21 is the first plug of the plug 20;
Pin 22 is the second pin of plug 20 and fits into pins 11 and 12, respectively. 25, 26, 27
is a resistor, and the resistor 25 connects one end to the power supply of the measuring instrument.
The other end of V C is connected to the first pin 21, and the resistor 26
is connected between the second pin 22 and ground, and the resistor 27 is connected between the first pin and ground. 30 and 36 are a first comparator and a second comparator, respectively, one input terminal of each comparator is both connected to the first pin 21, and the other input terminal is connected to the first reference voltage 31 (voltage
V D ) and a second reference voltage 37 (voltage V E ). 32 and 38 are the fourth output terminal of the first comparator 30 and the second output terminal of the second comparator 36, respectively. 41 is an inverter, 42 is a NAND gate, 43 is a buzzer connected between the NAND gate and the power supply V C ,
41, 42, and 43 constitute alarm means.
つぎに第1図に示した回路の動作について説明
する。 Next, the operation of the circuit shown in FIG. 1 will be explained.
ジヤツク10とプラグ20とは正しく嵌合して
おり、電源VAおよびVCがたとえば5V、第1基準
電圧31の電圧VDがたとえば4.5V、第2基準電
圧37の電圧VEがたとえば1.5V、抵抗25がた
とえば1KΩ、抵抗26がたとえば100Ω、抵抗2
7がたとえば、1KΩに設定されていたとする。 The jack 10 and the plug 20 are properly fitted, the power supplies V A and V C are, for example, 5 V, the voltage V D of the first reference voltage 31 is, for example, 4.5 V, and the voltage V E of the second reference voltage 37 is, for example, 1.5 V. V, resistor 25 is, for example, 1KΩ, resistor 26 is, for example, 100Ω, resistor 2
7 is set to 1KΩ, for example.
非測定装置の電源がまだ投入されていない場合
は、第1コンパレータ30および第2コンパレー
タ36の一方の端子の電源VCが抵抗25と抵抗
26および27の並列接続されたもので分圧され
た値となるから、第2基準電圧VE(1.5V)よりも
十分に小さな値となり、VB<VD、VB<VEとなつ
て第1コンパレータ30の第1出力端子32の電
圧および、第2コンパレータ36の第2出力端子
38の電圧はともに低い電圧“L”レベルとな
り、第2図の状態S1に示すようになる。 If the non-measuring device is not powered on yet, the power supply V C at one terminal of the first comparator 30 and the second comparator 36 is divided by the resistor 25 and the resistors 26 and 27 connected in parallel. Therefore, the value is sufficiently smaller than the second reference voltage V E (1.5 V), and V B < V D and V B < V E , so that the voltage at the first output terminal 32 of the first comparator 30 and , the voltages at the second output terminal 38 of the second comparator 36 both become a low voltage "L" level, as shown in state S1 in FIG.
つぎに被測定装置の電源が投入されると、電圧
VBは被測定装置の電源VA(5V)に等しくなるた
め、VB>VD、VB>VEとなつて、第1コンパレー
タ30および第2コンパレータ36はともにその
出力が“H”となるから、第1出力端子32およ
び第2出力端子38の電圧は第2図の状態S2に
示すようになる。 Next, when the device under test is powered on, the voltage
Since V B is equal to the power supply V A (5V) of the device under test, V B > V D and V B > V E , and the outputs of both the first comparator 30 and the second comparator 36 are "H". Therefore, the voltages at the first output terminal 32 and the second output terminal 38 become as shown in state S2 in FIG. 2.
つぎにプラグ20がジヤツク10からはずれて
いる場合は、電圧VBは抵抗25および27で電
圧VCを分圧した値(2.5V)となるから、VB<
VD、VB>VEとなつて、第1コンパレータ30の
出力は“L”レベルに第2コンパレータ36の出
力は“H”レベルになり第1出力端子32および
第2出力端子38の電圧は第2図の状態S3に示
すようになる。 Next, when the plug 20 is removed from the jack 10, the voltage V B becomes the value obtained by dividing the voltage V C by the resistors 25 and 27 (2.5V), so V B <
V D , V B > V E , the output of the first comparator 30 becomes "L" level, the output of the second comparator 36 becomes "H" level, and the voltages at the first output terminal 32 and the second output terminal 38 is as shown in state S3 in FIG.
プラグ20がジヤツク10に対して正しい位置
からずれて接続された場合も、状態S3に示した
のと同じ状態になる。 If the plug 20 is connected to the jack 10 out of position, the same state as shown in state S3 will occur.
したがつて、正常な状態においては第1出力端
子および第2出力端子の電圧はともに“L”レベ
ル(状態S1)となるか、あるいはともに“H”
レベル(状態S2)となる。また異常状態におい
ては第1出力端子32の電圧は“L”レベルで、
第2出力端子38の電圧は“H”レベル(状態S
3)となる。 Therefore, in a normal state, the voltages at the first output terminal and the second output terminal are both at "L" level (state S1), or both are at "H" level.
level (state S2). In addition, in an abnormal state, the voltage of the first output terminal 32 is at "L" level,
The voltage at the second output terminal 38 is at “H” level (state S
3).
そこで、この異常状態を警報するためのインバ
ータ41、ナンド・ゲート42、ブザー43から
なる警報手段が第1出力端子32および第2出力
端子38に接続されている。すなわち、第1出力
端子32の電圧はインバータ41で反転されてナ
ンド・ゲート42の一方の入力端子に印加され、
第2出力端子38の電圧はそのままナンド・ゲー
ト42の他方の入力端子に入力されている。 Therefore, alarm means consisting of an inverter 41, a NAND gate 42, and a buzzer 43 is connected to the first output terminal 32 and the second output terminal 38 to alarm this abnormal state. That is, the voltage at the first output terminal 32 is inverted by the inverter 41 and applied to one input terminal of the NAND gate 42,
The voltage at the second output terminal 38 is directly input to the other input terminal of the NAND gate 42.
そのために、状態S1においては、ナンド・ゲ
ート42の一方の端子は“H”レベルになり、他
方の端子は“L”レベルとなつて、ナンド・ゲー
トの出力はないためにブザー43に電圧が加わら
ず、鳴らない。状態S2においては、ナンド・ゲ
ート42の一方の端子は“L”レベルになり、他
方の端子は“H”レベルとなつて、ナンド・ゲー
トの出力はないためにブザー43に電圧が加わら
ず、鳴らない。状態S3においては、ナンド・ゲ
ート42の両方の端子ともに“H”レベルにな
り、ブザー43に電圧が加わり、ブザーを鳴ら
す。 Therefore, in state S1, one terminal of the NAND gate 42 is at "H" level and the other terminal is at "L" level, and since there is no output from the NAND gate, a voltage is applied to the buzzer 43. It doesn't join, it doesn't ring. In state S2, one terminal of the NAND gate 42 is at the "L" level and the other terminal is at the "H" level, and since there is no output from the NAND gate, no voltage is applied to the buzzer 43. will not ring. In state S3, both terminals of the NAND gate 42 go to "H" level, voltage is applied to the buzzer 43, and the buzzer sounds.
ここでナンド・ゲート42に代えてアンド・ゲ
ートを用い、そのアンド・ゲートの出力とアース
との間にブザーを接続してもよい。 Here, an AND gate may be used in place of the NAND gate 42, and a buzzer may be connected between the output of the AND gate and the ground.
警報を発する警報素子であるブザー43に代え
て、発光ダイオードなどの発光素子を用いてもよ
い。上述の警報手段41,42,43に代えて、
測定器の表示部を警報を表示せしめてもよい。 A light emitting element such as a light emitting diode may be used in place of the buzzer 43, which is an alarm element that issues an alarm. Instead of the above-mentioned alarm means 41, 42, 43,
An alarm may be displayed on the display section of the measuring instrument.
[発明の効果]
以上の説明から明らかなように、測定用コネク
タが被測定装置のマイクロプロセツサのコネクタ
に正しく接続されていない場合には警報が発せら
れるから、誤接続による被測定装置あるいは測定
器の破壊を防止することができるものであり、マ
イクロプロセツサの機能拡大によるデバツグの機
会の増大、マイクロプロセツサのコネクタのピン
数の増大などによる誤接続の可能性が増える傾向
にある今日、本発明の効果は極めて大きい。[Effects of the Invention] As is clear from the above explanation, if the measurement connector is not correctly connected to the connector of the microprocessor of the device under test, an alarm will be issued. In today's world, as the functionality of microprocessors expands, opportunities for debugging increase, and the number of pins on microprocessor connectors increases, which increases the possibility of incorrect connections. The effects of the present invention are extremely large.
第1図は本発明の一実施例を示す回路図、第2
図は第1図に示す回路の状態を説明するための図
である。
10……ジヤツク、11,12……ピン、20
……プラグ、21……第1ピン、22……第2ピ
ン、25〜27……抵抗、30……第1コンパレ
ータ、31……第1基準電圧、32……第1出力
端子、36……第2コンパレータ、37……第2
基準電圧、38……第2出力端子、41……イン
バータ、42……ナンド・ゲート、43……ブザ
ー。
Figure 1 is a circuit diagram showing one embodiment of the present invention, Figure 2 is a circuit diagram showing an embodiment of the present invention.
This figure is a diagram for explaining the state of the circuit shown in FIG. 1. 10... Jack, 11, 12... Pin, 20
...Plug, 21...First pin, 22...Second pin, 25-27...Resistor, 30...First comparator, 31...First reference voltage, 32...First output terminal, 36... ...Second comparator, 37...Second
Reference voltage, 38...Second output terminal, 41...Inverter, 42...NAND gate, 43...Buzzer.
Claims (1)
が同一電圧の被測定装置のマイクロプロセツサの
コネクタに嵌合するための前記2つのピンに接合
する第1ピンおよび第2ピンを含む測定用接続手
段と、 前記接続手段の第1ピンと前記被測定装置の電
源に近似の電圧を有する測定器の電源との間に接
続された第1の抵抗と、 前記第1ピンとアースとの間に接続された前記
第1の抵抗に近似の抵抗値を有する第2の抵抗
と、 前記第2ピンとアースとの間に接続された前記
第1の抵抗および前記第2の抵抗よりも十分に低
い抵抗値を有する第3の抵抗と、 前記第1ピンに一方の端子を接続され他方の端
子に前記測定器の電源よりは低い電圧である第1
基準電圧を接続された第1比較手段と、 前記第1ピンに一方の端子を接続され他方の端
子に前記第1基準電圧よりも低い値の第2基準電
圧を接続された第2比較手段と、 前記第1比較手段と前記第2比較手段の出力を
受けて警報を発するための警報手段とを含み、 前記測定用接続手段が前記マイクロプロセツサ
のコネクタに正しく嵌合している場合であつて、
前記被測定装置の電源が投入されていないときに
は、前記第2比較手段の一方の端子の電圧がその
他方の端子に接続された第2基準電圧よりも低く
なり、前記被測定装置の電源が投入されていると
きには、前記第1比較手段の一方の端子の電圧が
その他方の端子に接続された第1基準電圧よりも
高くなり、 前記測定用接続手段が前記マイクロプロセツサ
のコネクタに正しく嵌合していない場合には、前
記第1比較手段の一方の端子の電圧がその他方の
端子に接続された前記第1基準電圧よりも低くな
り、同時に前記第2比較手段の一方の端子の電圧
がその他方の端子に接続された前記第2基準電圧
よりも高くなることを特徴とする誤接続検出回
路。 2 前記警報手段が前記測定器の表示部である特
許請求の範囲第1項記載の誤接続検出回路。 3 前記警報手段が、インバータを通して一方の
端子に前記第1比較手段の出力を印加され、他方
の端子に前記第2比較手段の出力が印加されるア
ンドをとるためのゲートと、このゲートの出力で
駆動される警報素子を含むものである特許請求の
範囲第1項記載の誤接続検出回路。 4 前記警報素子が警報音を発するものである特
許請求の範囲第3項記載の誤接続検出回路。 5 前記警報素子が発光素子である特許請求の範
囲第3項記載の誤接続検出回路。[Claims] 1. A first pin and a second pin that are connected to the two pins for fitting into a connector of a microprocessor of a device under test, in which at least two of the plurality of pins have the same voltage. a first resistor connected between a first pin of the connecting means and a power supply of a measuring instrument having a voltage close to that of the power supply of the device under test; and a connection between the first pin and ground. a second resistor having a resistance value close to that of the first resistor, which is connected between the second pin and the ground; a third resistor having one terminal connected to the first pin and the other terminal having a voltage lower than the power supply of the measuring device;
a first comparing means connected to a reference voltage; and a second comparing means having one terminal connected to the first pin and a second reference voltage having a lower value than the first reference voltage connected to the other terminal. , comprising an alarm means for issuing an alarm upon receiving the outputs of the first comparison means and the second comparison means, when the measurement connection means is correctly fitted to the connector of the microprocessor; hand,
When the power to the device under test is not turned on, the voltage at one terminal of the second comparison means is lower than the second reference voltage connected to the other terminal, and the power to the device under test is turned on. when the voltage at one terminal of the first comparing means is higher than the first reference voltage connected to the other terminal, and the measuring connecting means is properly mated to the connector of the microprocessor. If not, the voltage at one terminal of the first comparing means is lower than the first reference voltage connected to the other terminal, and at the same time the voltage at one terminal of the second comparing means is lower than the first reference voltage connected to the other terminal. An erroneous connection detection circuit characterized in that the voltage is higher than the second reference voltage connected to the other terminal. 2. The erroneous connection detection circuit according to claim 1, wherein the alarm means is a display section of the measuring instrument. 3. The alarm means has a gate for taking an AND, in which the output of the first comparison means is applied to one terminal through an inverter, and the output of the second comparison means is applied to the other terminal, and the output of this gate. 2. The erroneous connection detection circuit according to claim 1, further comprising an alarm element driven by the erroneous connection detection circuit. 4. The erroneous connection detection circuit according to claim 3, wherein the alarm element emits an alarm sound. 5. The erroneous connection detection circuit according to claim 3, wherein the alarm element is a light emitting element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60160444A JPS6221077A (en) | 1985-07-20 | 1985-07-20 | Erroneous connection detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60160444A JPS6221077A (en) | 1985-07-20 | 1985-07-20 | Erroneous connection detecting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6221077A JPS6221077A (en) | 1987-01-29 |
| JPH0554632B2 true JPH0554632B2 (en) | 1993-08-13 |
Family
ID=15715060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60160444A Granted JPS6221077A (en) | 1985-07-20 | 1985-07-20 | Erroneous connection detecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6221077A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0752785Y2 (en) * | 1989-10-04 | 1995-12-06 | トヨタ自動車株式会社 | Subframe support structure |
| JP5867602B2 (en) * | 2012-06-21 | 2016-02-24 | 株式会社豊田自動織機 | Shut-off detection device |
-
1985
- 1985-07-20 JP JP60160444A patent/JPS6221077A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6221077A (en) | 1987-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4689551A (en) | Testing wiring harnesses | |
| US5155440A (en) | Hand-held cable tester | |
| CN112034388A (en) | Automatic wire harness detection system and detection method | |
| CN101140311A (en) | Connector contact state automatic detection device and method | |
| CN111966033B (en) | Detection system for connection state of high-density connector | |
| CN216248275U (en) | Multi-core wire open circuit short circuit detection device | |
| JPH0554632B2 (en) | ||
| CN106324420A (en) | Display fault detection method | |
| CN110907857B (en) | Automatic connector detection method based on FPGA | |
| CN106501662B (en) | Core wire checking device and method | |
| CN207366673U (en) | Switching device and fingerprint module group test system for fingerprint module group test system | |
| CN105652114A (en) | Power supply method, power supply device and testing jig in testing display screen | |
| CN209764982U (en) | connector plugging detection device and hardware-in-the-loop test equipment | |
| JPH0234071A (en) | Port tester | |
| CN116318448A (en) | A wireless wire harness calibration device and method | |
| JPS62226068A (en) | Tester | |
| US7187193B2 (en) | MCU test device for multiple integrated circuit chips | |
| CN220187748U (en) | Sensor fault detection device | |
| CN221782314U (en) | A wiring harness sequence detection circuit | |
| JPH0611124B2 (en) | Bus line misconnection detection tester | |
| JPS6237178Y2 (en) | ||
| JPS5839421Y2 (en) | Line connection status detection device | |
| KR20030068616A (en) | Adapter having test pointer | |
| JPS58160870A (en) | Testing method for multicore cable | |
| CN210270870U (en) | A device for server startup debug |