Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0559368B2 - - Google Patents
[go: Go Back, main page]

JPH0559368B2 - - Google Patents

Info

Publication number
JPH0559368B2
JPH0559368B2 JP26240387A JP26240387A JPH0559368B2 JP H0559368 B2 JPH0559368 B2 JP H0559368B2 JP 26240387 A JP26240387 A JP 26240387A JP 26240387 A JP26240387 A JP 26240387A JP H0559368 B2 JPH0559368 B2 JP H0559368B2
Authority
JP
Japan
Prior art keywords
screen
address
display
dot
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26240387A
Other languages
Japanese (ja)
Other versions
JPH01105111A (en
Inventor
Kyoto Tezuka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP26240387A priority Critical patent/JPH01105111A/en
Publication of JPH01105111A publication Critical patent/JPH01105111A/en
Publication of JPH0559368B2 publication Critical patent/JPH0559368B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Recording Measured Values (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電流や電圧等のアナログ入力をデジタ
ル化して高速にサンプリングし、デイスプレイの
画面上にドツトで表示するレコーダ、特に以前に
表示した画面を再度表示して観測できるものに関
する。
[Detailed Description of the Invention] Industrial Application Field The present invention is applicable to recorders that digitize analog inputs such as current and voltage, sample them at high speed, and display them as dots on a display screen. Concerning what can be displayed and observed.

従来の技術 従来、高速サンプリングレコーダではA−D変
換器でアナログ入力データを例えば1msec間隔
でサンプリングし、その入力データからドツトデ
ータを作成して、ほぼリアルタイムでドツトマト
リツクス構成のプリンタに出力してその記録紙に
ドツトで波形等をプリントし、又はドツトマトリ
ツクス構成のデイスプレイに出力してその画面に
ドツトで波形等を表示している。その際、アナロ
グ入力データのサンプリング点を記録紙や画面上
にそのまま点(ドツト)で示すものや点の間を補
間して線として見せるもの等がある。いずれも高
速でサンプリングするため、応答性の良いレコー
ダができる。
Conventional technology Conventionally, high-speed sampling recorders sample analog input data at intervals of, for example, 1 msec using an A-D converter, create dot data from the input data, and output it to a printer with a dot matrix configuration in almost real time. Waveforms and the like are printed as dots on the recording paper, or output to a display having a dot matrix configuration, and the waveforms and the like are displayed on the screen as dots. At this time, there are methods that show the sampling points of analog input data as dots on recording paper or a screen, and methods that interpolate between the points and show them as lines. Both sample at high speed, making it possible to create a recorder with good responsiveness.

発明が解決しようとする問題点 しかしながら、このようなレコーダの多くは以
前の波形を記憶していないため、デイスプレイの
画面上に残つている部分以外は再度同一波形を観
測できない。また、以前の波形を記憶しているも
のでも、メモリ容量には制限がある。このため、
高速サンプリングレコーダでも、1サンプルを1
ワードでメモリに記憶する通常の方法では記録紙
を送るスピードを遅くすれば波形を長時間記録で
きるが、その波形はほんのわずかの紙の長さの分
しか記憶されていない。例えばサンプリング周期
を1meecにし、メモリ容量を64Kワードにする
と、記憶時間は約65秒になるため、紙送りレンジ
を1DIV/minにすると、1DIVと少ししか波形を
記憶できない。特に、デイスプレイ付きのレコー
ダで、プリントをせずにデイスプレイの画面上で
のみ波形を観測している場合、少し前の波形でさ
え見れないのは不都合である。
Problems to be Solved by the Invention However, many of these recorders do not store previous waveforms, and therefore cannot observe the same waveform again except for the portion that remains on the display screen. Furthermore, even if the previous waveform is stored, the memory capacity is limited. For this reason,
Even with high-speed sampling recorders, one sample is
With the normal method of storing data in words in memory, waveforms can be recorded for a long time by slowing down the speed at which the recording paper is fed, but the waveforms are only stored for a fraction of the length of the paper. For example, if the sampling period is 1meec and the memory capacity is 64K words, the storage time will be approximately 65 seconds, so if the paper feed range is 1DIV/min, the waveform can only be stored for 1DIV. In particular, when using a recorder with a display and observing waveforms only on the display screen without printing, it is inconvenient that you cannot see even the waveforms from a while ago.

本発明はこのような従来の問題点に着目してな
されたものであり、以前の画面を再度表示し得る
レコーダを提供することを目的とする。
The present invention has been made in view of these conventional problems, and it is an object of the present invention to provide a recorder that can display the previous screen again.

問題点を解決するための手段 上記目的を達成するための手段を、以下本発明
を示す第1図を用いて説明する。
Means for Solving the Problems Means for achieving the above object will be explained below using FIG. 1 showing the present invention.

このレコーダはその入力部にはアナログ入力デ
ータをデジタル入力データに変換するA−D変換
器10と、以前に表示した画面に戻す画面戻し指
示手段を有する操作部14とを備え、入力処理部
にはデイスプレイ24のドツトマトリツクス画面
に対応する番地割り付けをし、書き込み及び読み
出し番地を循環的に構成した循環バツフアメモリ
20を介在して、時系列に沿つてサンプリングす
る入力データからドツトデータを作成して、一定
サンプリング数又は一定時間毎に循環バツフアメ
モリ20の番地を替えて書き込みを繰り返すドツ
トデータ入力手段38と、読み出し番地書き込み
番地より後方の番地に定め、循環バツフアメモリ
20からその番地を替えて読み出しを繰り返し、
デイスプレイ24の画面上にドツトデータを表示
するドツトデータ出力手段40と、画面戻し指示
手段の操作により、循環バツフアメモリ20から
その番地を逆時系列に戻す戻し画面出力手段42
を設け、出力部にはドツトマトリツクスで構成し
た画面を表示するデイスプレイ24を具備するも
のである。
The input section of this recorder includes an A-D converter 10 for converting analog input data into digital input data, and an operation section 14 having screen return instruction means for returning to a previously displayed screen. The dot data is created from input data sampled in chronological order through a circular buffer memory 20 which has addresses assigned corresponding to the dot matrix screen of the display 24 and write and read addresses cyclically configured. , a dot data input means 38 that repeats writing by changing the address of the circular buffer memory 20 every fixed sampling number or fixed time; and a dot data input means 38 which sets the read address at an address after the write address and repeats reading from the circular buffer memory 20 by changing the address. ,
A dot data output means 40 displays dot data on the screen of the display 24, and a return screen output means 42 returns the addresses from the circular buffer memory 20 in reverse chronological order by operating the screen return instruction means.
The output section is equipped with a display 24 for displaying a screen composed of dot matrix.

作 用 上記手段は次のように作用する。Effect The above means works as follows.

チヤンネルから入るアナログ入力データはA−
D変換器10がデジタル入力データ変換する。こ
のように時系列に沿つてサンプリングする入力デ
ータからドツトデータ入力手段38はドツトデー
タを作成して、一定サンプリング数又は一定時間
毎に循環バツフアメモリ20の番地を替えて書き
込みを繰り返す。なお、循環バツフアメモリ20
にはデイスプレイ24のドツトマトリツクス画面
に対応する番地割り付けをして、書き込み及び読
み出し番地を循環的に構成する。この循環バツフ
アメモリ20からドツトデータ出力手段40は読
み出し番地を書込み番地より後方の番地に定め
て、その番地を替えて読み出しを繰り返し、デイ
スプレイ24の画面上にドツトデータを表示す
る。又、戻し画面出力手段42は画面戻し指示手
段の操作により、循環バツフアメモリ20からそ
の番地を逆時系列に戻す。このため、以前に表示
した画面が再度表示される。デイスプレイ24は
ドツトマトリツクスで構成した画面を表示する。
Analog input data coming from channel is A-
A D converter 10 converts digital input data. In this way, the dot data input means 38 creates dot data from the input data sampled in time series, and repeats writing by changing the address of the circular buffer memory 20 every fixed sampling number or fixed time. In addition, the circulation buffer memory 20
Addresses corresponding to the dot matrix screen of the display 24 are assigned to the memory, and write and read addresses are configured cyclically. The dot data output means 40 sets the read address from the circular buffer memory 20 at an address after the write address, changes the address, repeats reading, and displays the dot data on the screen of the display 24. Further, the return screen output means 42 returns the addresses from the circular buffer memory 20 in reverse chronological order by operating the screen return instruction means. Therefore, the previously displayed screen is displayed again. The display 24 displays a screen composed of dot matrix.

実施例 以下、添付図面に基づいて、本発明の実施例を
説明する。
Embodiments Hereinafter, embodiments of the present invention will be described based on the accompanying drawings.

第2図は本発明を適用したレコーダの構成を示
すブロツク図である。図中、10,12,14は
レコーダの入力部にあるA−D変換器、タイマ、
操作部である。このA−D変換器10は例えば8
ビツト構成であり、チヤンネル16から入る電
流、電圧、電力等のアナログ入力データをデジタ
ル入力データに変換する。その際、タイマ12は
A−D変換器10から入力データをサンプリング
するために、例えば1msec毎に割込み信号を発
生して割込みルーチンを起動する。又、操作部1
4には指示手段として、画面の表示を開始するス
タートスイツチ、画面を表示を停止するストツプ
スイツチ、以前の画面に表示を戻す後方画面戻し
スイツチ、その画面から前方の画面に表示を戻す
前方画面戻しスイツチ等があり、それらを操作す
る各キーが備えてある。このようにして時系列に
沿つてサンプリングした入力データはCPUを備
えた装置18に入り、そこで入力データからドツ
トデータを作成し、メモリに書き込む等、プリン
トや画面表示に必要な処理が行なわれる。この
CPUを備えた装置18にはドツトデータを記憶
する循環バツフアメモリ例えばドツトデータ記憶
専用RAM20、そのバツフアメモリ20から読
み出したドツトデータをプリントするプリンタ例
えばドツトプリンタ22、又、それらのドツトデ
ータを表示するデイスプレイ例えばCRTデイス
プレイ24等がそれぞれ接続されている。
FIG. 2 is a block diagram showing the configuration of a recorder to which the present invention is applied. In the figure, 10, 12, 14 are A-D converters, timers, and
This is the operation section. This A-D converter 10 has, for example, 8
It has a bit configuration and converts analog input data such as current, voltage, and power input from the channel 16 into digital input data. At this time, the timer 12 generates an interrupt signal every 1 msec, for example, to start an interrupt routine in order to sample input data from the A/D converter 10. Also, the operation section 1
4 includes a start switch to start displaying the screen, a stop switch to stop displaying the screen, a backward screen return switch to return the display to the previous screen, and a forward screen return switch to return the display from that screen to the previous screen. etc., and each key to operate them is provided. The input data sampled in chronological order in this manner enters a device 18 equipped with a CPU, where dot data is created from the input data, and processing necessary for printing and screen display, such as writing it into memory, is performed. this
The device 18 equipped with a CPU includes a circular buffer memory such as a RAM 20 dedicated to storing dot data, a printer such as a dot printer 22 that prints the dot data read from the buffer memory 20, and a display such as a CRT to display the dot data. Displays 24 and the like are connected respectively.

上述したCPUを備えた装置18には例えば
CPU(中央処理装置)26、ROM(読み出し専用
メモリ)28、RAM(読み出し書き込み可能メ
モリ)30、入力ポート32、出力ポート34、
バスライン36等から構成されているマイクロコ
ンピユータを用いる。そのCPU26はマイクロ
コンピユータの中心となる頭脳部に相当し、プロ
グラムの命令に従つて全体に対する制御を実行す
ると共に、算術、論理演算を行ない、その結果も
一時的に記憶する。又、周辺装置に対しても制御
を行なつている。ROM28にはレコーダ全体を
制御するための制御プログラム、入力データの処
理プログラム等が格納されている。又、RAM3
0はCPU26の演算結果のデータ等を記憶する。
入力ポート32にはA−D変換器10、タイマ1
2、操作部14等が接続さている。又、出力ポー
ト34にはプリンタ22、CRTデイスプレイ2
4等が接続されている。バスライン36はそれら
を接続するためのアドレスバスライン、データバ
スライン、制御バスライン等を含み、ドツトデー
タ記憶専用RAM20とも接続している。なお、
このRAM20はCPU26のアドレス空間に割り
付けられている。
For example, the device 18 equipped with the above-mentioned CPU includes
CPU (central processing unit) 26, ROM (read-only memory) 28, RAM (read-writable memory) 30, input port 32, output port 34,
A microcomputer consisting of a bus line 36 and the like is used. The CPU 26 corresponds to the central brain part of a microcomputer, and executes overall control according to program instructions, performs arithmetic and logical operations, and temporarily stores the results. It also controls peripheral devices. The ROM 28 stores a control program for controlling the entire recorder, an input data processing program, and the like. Also, RAM3
0 stores data such as calculation results of the CPU 26.
The input port 32 has an A-D converter 10 and a timer 1.
2. The operating section 14 and the like are connected. In addition, the output port 34 has a printer 22 and a CRT display 2.
4th grade is connected. The bus line 36 includes an address bus line, a data bus line, a control bus line, etc. for connecting these, and is also connected to the RAM 20 dedicated to dot data storage. In addition,
This RAM 20 is allocated to the address space of the CPU 26.

又、ドツトプリンタ22には1ドツトラインず
つ記録紙を移動してプリントできるライン型サー
マル記録ヘツドを備えたドツト・マトリツクスプ
リンタを用いる。このサーマル記録ヘツドには1
ラインに沿つて1からX番例えば256番まで入力
データの量を示すドツト位置がある。そこで、記
録紙の256ドツトに当る縦軸を電圧軸、紙送り方
向に当る横軸を時間軸にして、例えば紙送りスピ
ードを10sec/DIVに設定し、その1DIV当りのプ
リンタ22のドツト数を50点に構成すると、1ド
ツトライン当りのスピードは200msecになるた
め、1ドツトラインにつき200回のサンプリング
を行なつて、第3図に示すような波形をドツトで
プリントすることができる。なお、このような1
ドツトライン当りの書き込みにはサンプリング数
に替えて、サンプリング時間を割り当ててもよ
い。
The dot printer 22 is a dot matrix printer equipped with a line-type thermal recording head capable of printing by moving the recording paper one dot line at a time. This thermal recording head has 1
There are dot positions along the line from number 1 to number X, for example number 256, indicating the amount of input data. Therefore, the vertical axis corresponding to 256 dots on the recording paper is the voltage axis, and the horizontal axis corresponding to the paper feeding direction is the time axis. For example, if the paper feeding speed is set to 10 sec/DIV, the number of dots of the printer 22 per 1 DIV is calculated. When configured with 50 points, the speed per dot line is 200 msec, so by sampling 200 times per dot line, it is possible to print the waveform shown in FIG. 3 as dots. In addition, such 1
Instead of the sampling number, a sampling time may be assigned to writing per dot line.

又、CRTデイスプレイ24はその画面を同様
にドツトマトリツクス例えば256ドツト×512ドツ
トで構成する。但し、512ドツトは横軸であり、
ドツトラインの数を示す。このCRTデイスプレ
イ24はビデオRAMやCRTコントローラを含
む。なお、CRTデイスプレイ24に替えて、ド
ツトマトリツクスで構成した画面を表示する
LCDデイスプレイ等を同様に用いることもでき
る。
Similarly, the screen of the CRT display 24 is composed of a dot matrix, for example, 256 dots x 512 dots. However, 512 dots are on the horizontal axis,
Indicates the number of dot lines. This CRT display 24 includes a video RAM and a CRT controller. In addition, instead of the CRT display 24, a screen composed of dot matrix is displayed.
An LCD display or the like can be used as well.

そこで、ドツトデータ記憶専用RAM20には
例えば64Kバイトの容量のものを用い、そこに
CRTデイスプレイ24のドツトマトリツクス画
面に対応させて番地割り付けをする。即ち、第4
図に示すように画面の256ドツトから成る1ドツ
トラインに対応させて、メモリの1単位を256ビ
ツト(1ビツトライン)にする。これは32バイト
に相当するため、64Kバイトでは2048ビツトライ
ンの16進数で示した書き込み及び読み出し番地を
循環的に使用する循環バツフアメモリが構成でき
る。因みに、1バイトは8ビツトに当るので、
256ビツトを8ビツトで割ると32バイトとなり、
64Kバイトは実際には65536ビツトに当るので、
65536ビツトを32バイトで割る2048ビツトライン
となる。なお、ビツトラインの数はデイスプレイ
24の画面上にあるビツトラインの数より当然多
くなければならない。このような循環バツフアメ
モリ20に入力データから作成したドツトデータ
を書き込むには例えば最初に10000H番地から
1001FH番地まで入力し、それが入力し終つたら
10020H番地から1003FH番地までの間に入力し、
更にビツトラインを替えて同様に入力を繰り返
し、1FFEOH番地まで行つたら次には10000H番
地に戻るというように循環的に使う。その際、1
ビツトライン毎に例えば10000H番地から1001FH
番地では第5図に示すようにサンプリングした入
力データが0だつたらその入力データから作成し
たドツトデータに従つて、10000H番地のb0のビ
ツトを“1”にし、入力データが255だつたら
1001FH番地のb7のビツトを同様に“1”にす
る。因みに、画面上でサンプリング点の間のドツ
トを塗り潰して補間し、ライン表現にするために
は、入力データから補間データを作成して、書き
込んでおく必要がある。又、循環バツフアメモリ
20から読み出すには読み出し番地を書き込み番
地より後方の番地に定めて同様に番地を替えて読
み出しを繰り返して行なう。
Therefore, the RAM 20 dedicated to dot data storage has a capacity of, for example, 64 Kbytes, and
Addresses are assigned in correspondence with the dot matrix screen of the CRT display 24. That is, the fourth
As shown in the figure, one unit of memory is made up of 256 bits (one bit line), corresponding to one dot line consisting of 256 dots on the screen. Since this corresponds to 32 bytes, 64 Kbytes can constitute a circular buffer memory that cyclically uses write and read addresses expressed in hexadecimal numbers of 2048 bit lines. By the way, 1 byte corresponds to 8 bits, so
Dividing 256 bits by 8 bits gives 32 bytes,
64K bytes actually equals 65536 bits, so
Dividing 65536 bits by 32 bytes results in 2048 bit lines. Note that the number of bit lines must naturally be greater than the number of bit lines on the screen of the display 24. To write dot data created from input data to such a circular buffer memory 20, for example, first start from address 10000H.
Enter up to address 1001FH, and when you finish entering it,
Enter between addresses 10020H and 1003FH,
Furthermore, change the bit line and repeat the input in the same way, and when you reach address 1FFEOH, return to address 10000H, and so on. At that time, 1
For example, from address 10000H to 1001FH for each bit line.
At the address, as shown in Figure 5, if the sampled input data is 0, set the b0 bit of address 10000H to "1" according to the dot data created from that input data, and if the input data is 255.
Similarly, set bit b7 of address 1001FH to “1”. Incidentally, in order to fill in and interpolate the dots between sampling points on the screen to create a line representation, it is necessary to create and write interpolated data from input data. Further, in order to read from the circular buffer memory 20, the read address is set at an address after the write address, and the read is repeated by changing the address in the same manner.

次に、本実施例の動作を説明する。 Next, the operation of this embodiment will be explained.

第6図、第7図、及び第8図は入力データ処理
プログラムの1例を示すP1〜P23のステツプから
成るフローチヤートである。このプログラムを実
行するためには、先ずP1で循環バツフアメモリ
20の10000H〜1FFFFHの全番地に0を設定し、
又、CRTデイスプレイ24に含まれるビデオ
RAMの全番地に0を設定し、更に1ビツトライ
ン当りのサンプリング数DATAを0に設定する。
次にP2へ行き、循環バツフアメモリ20の書き
込み(入力)番地INを10000H番地に、その読み
出し(出力)番地OUTを10000H番地に設定す
る。次にP3へ行き、割り込みを許可する。以降
ではCPU26がサンプリングの受け付けを開始
するので、タイマ12からの1msec毎の割込み
信号により適宜第7図に示した割り込みルーチン
に入る。この割込みルーチンでは先ずP31でA−
D変換器10からデータを入力する。次にP32へ
行き、書き込み番地INから32バイトのビツトラ
インへ入力データをドツトデータに変換して1回
分書き込む。なお、各ビツトラインの先頭番地は
そのビツトラインを代表する番地である。次に
P33へ行き、DATAに1を加算して新たな
DATAを作成し、P34へ行く。P34ではDATAが
1ビツトライン当りの設定したサンプリング数
200以上か判定する。NOの場合には主プログラ
ムの割り込みのかかつた場所に戻る。再度割り込
みがかかると、P31〜P33のステツプを経て、
P34の判定を行なう。以後入力データをサンプリ
ングして200回に達すると、1ビツトライン当り
の書き込みは全て終了して、P34でYESと判定さ
れるので、P35へ行き、DATAを0に設定する。
次にP36へ行き、書き込み番地INを次の同様な処
理に備えて1ビツトライン分前方に進め、主プロ
グラムに戻る。このようにして時系列に沿つてサ
ンプリングする入力データからドツトデータを作
成して循環バツフアメモリ20の番地INを替え
て書き込みを繰り返す。
FIGS. 6, 7, and 8 are flowcharts consisting of steps P1 to P23 showing an example of an input data processing program. To run this program, first set all addresses 10000H to 1FFFFH of the circular buffer memory 20 to 0 in P1.
Also, the video included in the CRT display 24
Set all RAM addresses to 0, and further set the sampling number DATA per 1 bit line to 0.
Next, go to P2 and set the write (input) address IN of the circular buffer memory 20 to address 10000H, and set the read (output) address OUT to address 10000H. Next, go to P3 and enable interrupts. Thereafter, the CPU 26 starts accepting sampling, and accordingly enters the interrupt routine shown in FIG. 7 in response to an interrupt signal every 1 msec from the timer 12. In this interrupt routine, first, A-
Data is input from the D converter 10. Next, go to P32 and convert the input data into dot data from the write address IN to the 32-byte bit line and write it once. Note that the first address of each bit line is an address representative of that bit line. next
Go to P33, add 1 to DATA and create a new
Create DATA and go to P34. In P34, DATA is the set sampling number per 1 bit line.
Determine whether it is 200 or more. If NO, the program returns to the point where the main program was interrupted. When an interrupt occurs again, the process goes through steps P31 to P33.
Perform P34 judgment. Thereafter, when the input data is sampled 200 times, all writing per 1 bit line is completed and YES is determined in P34, so the process goes to P35 and DATA is set to 0.
Next, go to P36, advance the write address IN by one bit line in preparation for the next similar process, and return to the main program. In this way, dot data is created from the input data sampled in time series, and the writing is repeated by changing the address IN of the circular buffer memory 20.

P4では操作部14にあるストツプスイツチの
キーが押されたか判定する。NOの場合にはP5へ
行く。P5では書き込み番地INが読み出し番地
OUTと等しいか判定する。なお、読み出し番地
OUTは書き込み番地INより1ビツトライン分後
方の番地に設定しておく。NOの場合にはP6へ行
き、プリンタ22へ読み出し番地OUTから1ビ
ツトライン分出力する。このとき、プリンタ22
の記録紙には1ドツトライン分プリントされる。
次にP7へ行き、CTRデイスプレイ24の画面を
1ドツトライン左へスクロール(移動)し、P8
へ行く。P8では画面の右端の1ドツトラインへ、
読み出し番地OUTから1ビツトライン(32バイ
ト)分出力する。即ち、1ビツトライン分のドツ
トデータをビデオRAMに書き込む。次にP9へ行
き、読み出し番地OUTを次の同様な処理に備え
て1ビツトライン分前方に進め、P4へ戻る。再
度P4、P5の判定を経て、P6〜P9のステツプを繰
り返して行なう。このようにして読み出し番地
OUTを書き込み番地INより後方の番地に定め、
循環バツフアメモリ20からその番地OUTを替
えてドツトデータの読み出しを繰り返し、プリン
タ22の記録紙上にプリントし、CRTデイスプ
レイ24の画面上に表示していく。
At P4, it is determined whether the stop switch key on the operation section 14 has been pressed. If NO, go to P5. In P5, write address IN is read address
Determine whether it is equal to OUT. In addition, the read address
OUT is set to an address one bit line after the write address IN. If NO, go to P6 and output one bit line from the read address OUT to the printer 22. At this time, the printer 22
One dot line is printed on the recording paper.
Next, go to P7, scroll (move) the screen of the CTR display 24 one dot line to the left, and P8
go to On P8, go to the one-dot line on the right edge of the screen,
Outputs 1 bit line (32 bytes) from read address OUT. That is, dot data for one bit line is written into the video RAM. Next, go to P9, advance the read address OUT by one bit line in preparation for the next similar process, and return to P4. After making the determinations in P4 and P5 again, steps P6 to P9 are repeated. In this way, the read address
Set OUT to an address after the write address IN,
The dot data is read out repeatedly by changing the address OUT from the circular buffer memory 20, printed on the recording paper of the printer 22, and displayed on the screen of the CRT display 24.

先のP4でYESの場合にはP10へ行き、割込みを
禁止する。次にP11へ行き、通常の読み出し番地
OUTから513ビツトライン分後戻りした番地へ新
たな読み出し番地OUT2を設定する。次にP12へ
行き、新たなキー入力があつたか判定し、YES
の場合にはP13へ行き、そのキーの種類を判定す
る。後方画面戻しスイツチのキー(→)の場合に
はP14へ行き、読み出し番地OUT2が書き込み番
地INと等しいか判定する。なお、この判定は循
環バツフアメモリ20を1周以上出力しないよう
にする処理である。NOの場合にはP15へ行き、
CRTデイスプレイ24の画面を1ドツトライン
右へスクロールする。次にP16へ行き、画面の左
端の1ドツトラインへ、読み出し番地OUT2から
1ドツトライン分出力する。即ち、1ビツトライ
ン分のドツトデータをビデオRAMに書き込んで
おく。次にP17へ行き、読み出し番地OUT2を次
の同様な処理に備えて1ビツトライン分後方に進
める。次にP18へ行き、通常の読み出し番地
OUTを次の同様な処理に備えて1ビツトライン
分後方に進め、P12へ戻る。再度P12、P13、P14
の判定を経て、P15〜P18のステツプを繰り返し
て行なう。このようにして、画面戻しスイツチの
キー操作により、通常の読み出し番地OUTより
1画面分後方の番地に読み出し番地OUT2を戻し
た後、循環バツフアメモリからその番地OUT2を
替えて読み出しを繰り返し、CRTデイスプレイ
24の画面上に以前の画面を示すドツトデータを
表示する。
If YES in P4, go to P10 and disable interrupts. Next, go to P11 and read the normal read address.
Set a new read address OUT2 to an address 513 bit lines back from OUT. Next, go to P12, determine if there is a new key input, and YES
In this case, go to P13 and determine the type of the key. If the key (→) of the backward screen return switch is pressed, the process goes to P14, and it is determined whether the read address OUT2 is equal to the write address IN. Note that this determination is a process for preventing the circulation buffer memory 20 from outputting data for more than one round. If NO, go to P15,
Scroll the CRT display 24 screen one dot line to the right. Next, go to P16 and output one dot line from readout address OUT2 to the one dot line at the left end of the screen. That is, dot data for one bit line is written into the video RAM. Next, go to P17 and advance the read address OUT2 backward by one bit line in preparation for the next similar process. Next, go to P18 and read the normal read address.
Advance OUT backward by one bit line in preparation for the next similar process and return to P12. Again P12, P13, P14
After the determination, steps P15 to P18 are repeated. In this way, the readout address OUT2 is returned to an address one screen after the normal readout address OUT by key operation of the screen return switch, and then the readout is repeated by changing the address OUT2 from the circular buffer memory, and the CRT display 24 Display dot data indicating the previous screen on the screen.

先のP13で前方画面戻しスイツチのキー(←)
の場合にはP19へ行き、通常の読み出し番地
OUTが書き込み番地INと等しいか判定する。な
お、この判定も循環バツフアメモリ20を1周以
上出力しないようにする処理である。NOの場合
にはP20へ行き、CRTデイスプレイ24の画面を
1ドツトライン左へスクロールする。次にP21へ
行き、画面の右端の1ドツトラインへ、読み出し
番地OUTから1ビツトライン分出力する。即ち、
1ビヅトライン分のドツトデータをビデオRAM
に書き込んでおく。次にP22へ行き、読み出し番
地OUT2を次の同様な処理に備えて1ビツトライ
ン分前方に進める。次にP23へ行き、通常の読み
出し番地OUTを次の同様な処理に備えて1ビツ
トライン分前方に進め、P12へ戻る。再度P12、
P13、P19の判定を経て、P20〜P23のステツプを
繰り返して行なう。先のP13でスタートスイツチ
のキーの場合にはP1へ行く。ここで、上述した
スタートスイツチのキー(スタート)、ストツプ
スイツチのキー(ストツプ)、後方画面戻しスイ
ツチのキー(→)、前方画面戻しスイツチのキー
(←)の各操作時点と画面上に表示される波形の
動きとの対応例を第9図に示しておく。このよう
に、波形の表示されていない画面(イ)はスタートス
イツチのキーを押すと、波形が画面(ロ)のように表
示され、更に波形は画面(ハ)、(ニ)のように変化す
る。しかし、ストツプスイツチのキーを押すと画
面(ホ)のように波形が停止する。次に→のキーを押
すと、画面(ヘ)のように以前の画面における波形表
示に戻り、そのキーを押し続けると、画面(ト)のよ
うに更に以前の画面における波形表示に戻る。そ
こで、←のキーを押すと画面(チ)のように逆方向の
画面における波形表示に戻り、そのキーを押し続
けると、画面(リ)のように更に逆方向の画面におけ
る波形表示に戻る。この結果、適宜に以前の画面
に戻して波形を容易に観測することができる。
Previous screen return switch key (←) on P13
In this case, go to P19 and read the normal read address.
Determine whether OUT is equal to write address IN. Note that this determination is also a process for preventing the circulation buffer memory 20 from outputting data for more than one round. If NO, go to P20 and scroll the CRT display 24 screen one dot line to the left. Next, go to P21 and output one bit line from the read address OUT to the one dot line at the right end of the screen. That is,
The dot data for one bit line is stored in the video RAM.
Write it in. Next, go to P22 and advance the read address OUT2 by one bit line in preparation for the next similar process. Next, go to P23, advance the normal read address OUT by one bit line in preparation for the next similar process, and return to P12. P12 again,
After making the determinations in P13 and P19, steps P20 to P23 are repeated. If the start switch key is pressed on P13, go to P1. Here, each time the start switch key (start), the stop switch key (stop), the backward screen return switch key (→), and the front screen return switch key (←) are operated, and the information displayed on the screen is displayed. An example of correspondence with waveform movements is shown in FIG. In this way, if you press the start switch key on the screen (A) where no waveform is displayed, the waveform will be displayed as on the screen (B), and the waveform will change as shown on the screen (C) and (D). do. However, when you press the stop switch key, the waveform stops as shown in the screen (e). Next, pressing the → key returns to the waveform display on the previous screen as shown in screen (f), and if you continue to press that key, the screen returns to the waveform display on the previous screen as shown in screen (g). Therefore, if the ← key is pressed, the screen returns to the waveform display in the opposite direction as shown in screen (H), and if the key is kept pressed, the waveform display returns to the waveform display in the screen in the further opposite direction as shown in screen (R). As a result, the waveform can be easily observed by returning to the previous screen as appropriate.

なお、上記実施例では各番地を8ビツト構成に
したが、256ビツト構成にすれば各ビツトライン
毎に番地を付けるだけでよい。
In the above embodiment, each address has an 8-bit structure, but if a 256-bit structure is used, it is only necessary to assign an address to each bit line.

又、上記実施例では循環バツフアメモリを電圧
等の波形を描くドツトデータの記憶専用に用いて
いるが、プリンタ等への出力用のバツフアメモリ
を別に設けてもよい。例えば記憶用は波形専用に
し、出力用はコメント文字等を含めてバツフアリ
ングする等である。又、循環バツフアメモリには
波形に加え、コメント文字等のドツトデータも一
緒に記憶してもよい。
Further, in the above embodiment, the circular buffer memory is used exclusively for storing dot data that depicts waveforms such as voltage, but a separate buffer memory for outputting to a printer or the like may be provided. For example, data for storage may be dedicated to waveforms, and data for output may be buffered including comment characters. Further, in addition to waveforms, dot data such as comment characters may also be stored in the circular buffer memory.

又、上記実施例では1ビツトライン毎に出力処
理をしていたが、ハードウエアの都合等により、
複数ラインにまとめて出力処理をしてもよい。
Also, in the above embodiment, output processing was performed for each bit line, but due to hardware reasons, etc.
Output processing may be performed on multiple lines at once.

又、上記実施例では循環バツフアメモリに
RAMを用いていたが、フロツピーデイスク等を
使用してもよい。
In addition, in the above embodiment, the circular buffer memory
Although RAM was used, a floppy disk, etc. may also be used.

又、上記実施例ではその操作部にスタートスイ
ツチ、ストツプスイツチ等も備えてあるが、それ
らは不可欠ではなく、プログラムによつて処理し
てもよい。
Further, in the above embodiment, the operating section is provided with a start switch, a stop switch, etc., but these are not essential and may be processed by a program.

発明の効果 以上説明した本発明によれば、適宜以前の画面
に戻して波形等の入力データを容易に観測するこ
とができる。
Effects of the Invention According to the present invention described above, input data such as waveforms can be easily observed by returning to the previous screen as appropriate.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明によるレコーダの構成を示すブ
ロツク図である。第2図は本発明を適用したレコ
ーダの構成を示すブロツク図である。第3図は同
レコーダによる入力波形のドツトマトリツクス構
成によるプリント例を示す図、第4図は同レコー
ダにおけるCRTデイスプレイのドツトマトリツ
クス画面に対応させて番地割り付けをした循環バ
ツフアメモリを示す図、第5図はその1ビツトラ
インに対する書き込み状態を示す図である。第6
図、第7図、及び第8図は同レコーダに採用した
入力データ処理プログラムを示すフローチヤート
である。第9図は同レコーダにおける各キーの操
作時点とCRTデイスプレイの画面上に表示され
る波形の動きとの対応例を示す図である。 10……A−D変換器、12……タイマ、14
……操作部、18……CPUを備えた装置、20
……循環バツフアメモリ、22……プリンタ、2
4……デイスプレイ、26……CPU、38……
ドツトデータ入力手段、40……ドツトデータ出
力手段、42……戻し画面出力手段。
FIG. 1 is a block diagram showing the structure of a recorder according to the present invention. FIG. 2 is a block diagram showing the configuration of a recorder to which the present invention is applied. FIG. 3 is a diagram showing an example of printing an input waveform by the same recorder using a dot matrix structure, and FIG. FIG. 5 is a diagram showing the state of writing to one bit line. 6th
7, and 8 are flowcharts showing an input data processing program adopted in the same recorder. FIG. 9 is a diagram showing an example of the correspondence between the operation time of each key on the same recorder and the movement of the waveform displayed on the screen of the CRT display. 10...A-D converter, 12...Timer, 14
...Operation unit, 18...Device equipped with CPU, 20
... Circulating buffer memory, 22 ... Printer, 2
4...Display, 26...CPU, 38...
Dot data input means, 40... dot data output means, 42... return screen output means.

Claims (1)

【特許請求の範囲】[Claims] 1 アナログ入力データをデジタル入力データに
変換するA−D変換器と、以前の画面に表示を戻
す画面戻し指示手段を有する操作部と、ドツトマ
トリツクスで構成した画面を表示するデイスプレ
イと、デイスプレイのドツトマトリツクス画面に
対応する番地割り付けをして、書き込み及び読み
出し番地を循環的に構成した循環バツフアメモリ
と、時系列に沿つてサンプリングする入力データ
からドツトデータを作成して、一定サンプリング
数又は一定時間毎に循環バツフアメモリの番地を
替えて書き込みを繰り返すドツトデータ入力手段
と、読み出し番地を書き込み番地より後方の番地
に定め、循環バツフアメモリからその番地を替え
て読み出しを繰り返し、デイスプレイの画面上に
ドツトデータを表示するドツトデータ出力手段
と、画面戻し指示手段の操作により、循環バツフ
アメモリからその番地を逆時系列に戻す戻し画面
出力手段とを具備することを特徴とするレコー
ダ。
1. An A-D converter that converts analog input data into digital input data, an operation unit having a screen return instruction means for returning the display to the previous screen, a display that displays a screen composed of dot matrix, and a display Dot data is created from a circular buffer memory in which write and read addresses are configured cyclically with addresses assigned corresponding to the dot matrix screen, and input data sampled in chronological order, and dot data is generated at a fixed number of samples or over a fixed period of time. The dot data input means repeats writing by changing the address of the circular buffer memory each time, and the dot data input means sets the read address at an address after the write address, and repeats reading by changing the address from the circular buffer memory, and writes dot data on the screen of the display. What is claimed is: 1. A recorder comprising: dot data output means for display; and return screen output means for returning addresses from a circular buffer memory in reverse chronological order by operating a screen return instruction means.
JP26240387A 1987-10-17 1987-10-17 recorder Granted JPH01105111A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26240387A JPH01105111A (en) 1987-10-17 1987-10-17 recorder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26240387A JPH01105111A (en) 1987-10-17 1987-10-17 recorder

Publications (2)

Publication Number Publication Date
JPH01105111A JPH01105111A (en) 1989-04-21
JPH0559368B2 true JPH0559368B2 (en) 1993-08-30

Family

ID=17375293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26240387A Granted JPH01105111A (en) 1987-10-17 1987-10-17 recorder

Country Status (1)

Country Link
JP (1) JPH01105111A (en)

Also Published As

Publication number Publication date
JPH01105111A (en) 1989-04-21

Similar Documents

Publication Publication Date Title
JPS641794B2 (en)
JPH0559368B2 (en)
JPH0390351U (en)
JPH0551088B2 (en)
JPH0581846B2 (en)
JPH0646197B2 (en) Waveform observation device
JP3437717B2 (en) Waveform recorder
JP2791684B2 (en) Waveform recorder
JPS6034312B2 (en) information recording device
JPH051889B2 (en)
SU1441453A1 (en) Device for displaying graphic information
JPH01166097A (en) Display of instrument
JPH0224155A (en) Recording system in thermal recorder
JPS59218544A (en) X-Y recorder
JPH0720153A (en) Waveform display method of waveform recorder
JPS63113493A (en) Blinking display control system
JP3241715B2 (en) Document processing device
SU602948A1 (en) Device for shaping command addresses
JPH01105797A (en) Xy recorder having xy plotter function
JPS60209786A (en) Color display unit
SU1401511A1 (en) Information displaying device
JPS63163926A (en) Data form conversion system
JPS61230190A (en) Memory for multiwindow display
JPH02209128A (en) Waveform display method
JPH0457589A (en) Time division switch memory writer

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees