JPH0560128B2 - - Google Patents
Info
- Publication number
- JPH0560128B2 JPH0560128B2 JP26746284A JP26746284A JPH0560128B2 JP H0560128 B2 JPH0560128 B2 JP H0560128B2 JP 26746284 A JP26746284 A JP 26746284A JP 26746284 A JP26746284 A JP 26746284A JP H0560128 B2 JPH0560128 B2 JP H0560128B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- reference voltage
- resistor
- base
- whose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特にアナログ
IC回路における定電圧源等に用いる基準電圧発
生回路に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to semiconductor integrated circuits, and particularly to analog integrated circuits.
This invention relates to a reference voltage generation circuit used as a constant voltage source in an IC circuit.
既に知られるように基準電圧発生回路はアバラ
ンシエブレークダウンダイオードを用いる方法
と、半導体内のエネルギーバンドを利用したバン
ドギヤツプリフアレンスによる方法とに大別され
る。いずれも目的は発生基準電圧の温度依存性を
改善するものであるが、ここでは後者による方法
を用いた基準電圧発生回路について第3図を参照
しつつ概説する。第3図回路は基本的にはトラン
ジスタのベース・エミツタ間のエネルギーバンド
を利用した基準電圧発生回路であつて、発生され
る基準電圧Vrefは次の関係式で表わせる。すなわ
ち、
Vref=(R3+R4+R5)・(VB1−VB2)
/R4+VBEQ5 …(1)
=(R3+R4+R5)・VT・lo(N)
/R4+VBEQ5 …(2)
ここで、VB1,VB2はそれぞれトランジスタQ3,
Q4のベース電位、VBEQ5はトランジスタQ5のベー
ス・エミツタ間電位、VTはkT/qで示される定
数でkはボルツマン定数、Tは絶対温度、qは電
荷、そしてln(N)はトランジスタQ3,Q4のエミ
ツタ比Nにおける自然対数である。
As is already known, reference voltage generation circuits are broadly divided into methods using avalanche breakdown diodes and methods using band gear preference using energy bands within semiconductors. The purpose of both methods is to improve the temperature dependence of the generated reference voltage, but here a reference voltage generating circuit using the latter method will be outlined with reference to FIG. The circuit shown in FIG. 3 is basically a reference voltage generating circuit that utilizes the energy band between the base and emitter of a transistor, and the generated reference voltage V ref can be expressed by the following relational expression. That is, V ref = (R 3 + R 4 + R 5 )・(V B1 − V B2 ) /R 4 +V BEQ5 …(1) = (R 3 +R 4 +R 5 )・V T・lo (N) /R 4 +V BEQ5 …(2) Here, V B1 and V B2 are transistors Q 3 and
The base potential of Q 4 , V BEQ5 is the base-emitter potential of transistor Q 5 , V T is a constant expressed as kT/q, k is Boltzmann's constant, T is absolute temperature, q is electric charge, and ln (N) is This is the natural logarithm of the emitter ratio N of transistors Q 3 and Q 4 .
トランジスタQ5のVBEはベース・エミツタ接合
による負の温度係数を有し、一方、各抵抗R3,
R4,R5は正の温度係数を有し、さらにVTも温度
依存性を有している。従つて基準電圧Vrefは上式
(1),(2)中の各抵抗およびトランジスタQ3,Q4の
エミツタ比を適切に選択することによつて温度補
償を行つている。この場合、トランジスタQ1,
Q2と抵抗R1,R2によつて定電流回路を構成して
おり、R1=R2であり、ここを流れる電流I1,I2は
カレントミラー構成となつているので整合してい
る時にはI1=I2である。またエミツタ比とはトラ
ンジスタのエミツタ面積比であるが、等価的にト
ランジスタを並列に並べた使用個数比と置換える
ことができる。 The V BE of transistor Q 5 has a negative temperature coefficient due to the base-emitter junction, while each resistor R 3 ,
R 4 and R 5 have positive temperature coefficients, and V T also has temperature dependence. Therefore, the reference voltage V ref is given by the above formula
Temperature compensation is performed by appropriately selecting each resistor in (1) and (2) and the emitter ratio of transistors Q 3 and Q 4 . In this case, transistor Q 1 ,
Q 2 and resistors R 1 and R 2 constitute a constant current circuit, R 1 = R 2 , and the currents I 1 and I 2 flowing through this are in a current mirror configuration, so they are matched. When there is, I 1 = I 2 . Further, the emitter ratio is the emitter area ratio of a transistor, but it can be equivalently replaced with the ratio of the number of transistors arranged in parallel.
上記の構成にあつては、トランジスタQ1,Q2
による定電流源によつてトランジスタQ3,Q4に
等しい電流を供給しているが、何らかの要因によ
つて定電流源の整合性がずれた場合、即ち、I1≠
I2の場合には、Q3,Q4に供給する電流値の変化
が各々のベース電位VB1,VB2の変化となつて表
われ、基準電圧Vrefに変動を生ずる。この場合、
不整合を生ずる要因は、回路を構成する素子自体
に存在し、IC化した場合にPNPトランジスタは
NPNトランジスタに比べて特性バラツキが大、
パターン設計上で配線の長さによる特性バラツ
キ、製造プロセス上のバラツキ等が考えられ、こ
れらによつて定電流回路に不整合を生じ、基準電
圧Vrefに変動を来している。
In the above configuration, transistors Q 1 and Q 2
Equal current is supplied to transistors Q 3 and Q 4 by a constant current source, but if the consistency of the constant current source deviates due to some factor, that is, I 1 ≠
In the case of I 2 , a change in the current value supplied to Q 3 and Q 4 appears as a change in the respective base potentials V B1 and V B2 , causing a change in the reference voltage V ref . in this case,
The factors that cause mismatch exist in the elements themselves that make up the circuit, and when integrated into an IC, PNP transistors
Characteristics vary widely compared to NPN transistors.
In pattern design, variations in characteristics due to wiring length, variations in manufacturing process, etc. are considered, and these cause mismatch in the constant current circuit and cause fluctuations in the reference voltage V ref .
本発明は上記の問題点を解消した基準電圧発生
回路を提供することにあり、その手段は、第1の
抵抗R1を介してコレクタが基準電圧発生端子Vref
と定電流源Q7、Jとの共通接点に接続され、ベ
ースが第3の抵抗R3を介して該基準電圧発生端
子に接続される第1のトランジスタQ3と、第2
の抵抗R2を介してコレクタが該共通接点に接続
され、ベースが該第3の抵抗及び第4の抵抗R4
を介して該基準電圧発生端子に接続される第2の
トランジスタQ4と、該第2のトランジスタのベ
ースと該第4の抵抗との共通接点に第5の抵抗
R5を介してコレクタがベースに接続され、エミ
ツタが接地される第3のトランジスタQ5と、該
第1のトランジスタのコレクタと共通にベースが
接続され、該第1及び第2のトランジスタのエミ
ツタとコレクタが接続されるとともに、エミツタ
が接地される第4のトランジスタQ6と、該定電
流源にコレクタが接続され、ベースが該第2のト
ランジスタののコレクタに接続されるととも、エ
ミツタが接地される第5のトランジスタQ10とを
具備し、該第1のトランジスタのベース電位VB1
と該第2のトランジスタのベース電位VB2が、該
第1のトランジスタ及び該第2のトランジスタの
コレクタ電位VC1,VC2と、電圧利得AQ3,AQ4の
逆数の積(VB1=VC1/AQ3,VB2=VC2/AQ4によ
り設定されるようにしたことを特徴とする。
An object of the present invention is to provide a reference voltage generation circuit which solves the above-mentioned problems .
a first transistor Q 3 connected to a common contact with constant current sources Q 7 and J, and whose base is connected to the reference voltage generation terminal via a third resistor R 3 ;
The collector is connected to the common contact via the resistor R2 , and the base is connected to the third resistor and the fourth resistor R4 .
a second transistor Q 4 connected to the reference voltage generation terminal via a fifth resistor Q4, and a fifth resistor connected to a common contact between the base of the second transistor and the fourth resistor.
a third transistor Q 5 whose collector is connected to the base and whose emitter is grounded via R 5 ; whose base is commonly connected to the collector of the first transistor and whose emitters are A fourth transistor Q6 has a collector connected to the constant current source, a collector connected to the constant current source, a base connected to the collector of the second transistor, and an emitter connected to the fourth transistor Q6. a fifth transistor Q10 that is grounded, and a base potential VB1 of the first transistor;
and the base potential V B2 of the second transistor is the product of the collector potentials V C1 , V C2 of the first transistor and the second transistor, and the reciprocals of the voltage gains A Q3 , A Q4 (V B1 = V It is characterized in that it is set by C1 /A Q3 and V B2 =V C2 /A Q4 .
第1図は本発明に係る基準電圧発生回路の一実
施例回路図である。第1図から明らかなように、
従来の定電流源を構成していたトランジスタQ1,
Q2、トランジスタQ8、トランジスタQ9は除去さ
れ、代わりに第1のトランジスタとしてのトラン
ジスタQ3のコレクタと抵抗R1と第4のトランジ
スタとしてのトランジスタQ6のベース、および
第2のトランジスタとしてのトランジスタQ4の
コレクタと抵抗R2と第5のトランジスタとして
のトランジスタQ10のベースとが接続される。ま
た抵抗R1=R2とし、基準電圧Vrefは基準電圧発
生端子Vref(便宜上同一参照記号とする)から発
生され、第3のトランジスタとしのてトランジス
タQ5および第3、第4、第5の抵抗R3,R4,R5
は従来通りである。
FIG. 1 is a circuit diagram of an embodiment of a reference voltage generating circuit according to the present invention. As is clear from Figure 1,
The transistor Q 1 that constituted the conventional constant current source,
Q 2 , transistor Q 8 , transistor Q 9 are removed and instead the collector of the transistor Q 3 as the first transistor and the base of the resistor R 1 and the transistor Q 6 as the fourth transistor, and as the second transistor The collector of the transistor Q 4 is connected to the resistor R 2 and the base of the transistor Q 10 as the fifth transistor. Further, the resistor R 1 =R 2 , the reference voltage V ref is generated from the reference voltage generation terminal V ref (same reference symbol for convenience), and the transistor Q 5 and the third, fourth, and third transistors are used as the third transistor. 5 resistances R 3 , R 4 , R 5
is the same as before.
このような構成において、トランジスタQ3,
Q4のコレクタ電位を各々VC1,VC2とし、第1お
よび第2の抵抗R1,R2を流れる電流を各々I1,I2
とすると、トランジスタQ3,Q4の増幅作用によ
つて各々の電圧利得AQ3,AQ4は次の如く表わせ
る。すなわち、
AQ3=ΔVC1/ΔVB1=R1/γe1 …(3)
AQ4=ΔVC2/ΔVB2=R2/γe2 …(4)
ここで、γe1,γe2は各々トランジスタQ3,Q4
のエミツタ抵抗であつて、γe1=VT/I1,γe2=
VT/I2である。 In such a configuration, transistors Q 3 ,
Let the collector potentials of Q 4 be V C1 and V C2 , respectively, and the currents flowing through the first and second resistors R 1 and R 2 as I 1 and I 2, respectively.
Then, the respective voltage gains A Q3 and A Q4 can be expressed as follows due to the amplification effect of the transistors Q 3 and Q 4 . That is, A Q3 = ΔV C1 / ΔV B1 = R 1 / γe1 …(3) A Q4 = ΔV C2 / ΔV B2 = R 2 / γe2 … (4) Here, γe1 and γe2 are transistors Q 3 and Q 4 respectively.
The emitter resistance is γe1=V T /I 1 , γe2=
V T /I 2 .
式(3),(4)から明らかなように、トランジスタ
Q3,Q4のベース電位VB1,VB2は各々VC1,VC2の
1/AQ3,1/AQ4である。従つて前述したよう
に何らかの要因によつて電流I1≠I2が生じても
VB1,VB2に与える誤差は上述の如く各々(1/
AQ3)倍および(1/AQ4)倍となり極めて影響
の小さいことが解かる。基準電圧Vrefは式(1)で示
したようにVB1,VB2の値に大きく依存するが、
このような回路構成とすることにより、I1,I2の
変動に対してVB1,VB2の影響を極めて小さくす
ることが出来、その結果基準電圧Vrefを安定化さ
せることが出来る。尚、第3図の従来の回路では
トランジスタQ3,Q4に増幅作用がないためにI1,
I2の変動が直接VB1,VB2に表われ基準電圧Vrefの
変動を来している。本発明ではトランジスタQ3,
Q4の利得のより大きいもの、あるいは抵抗R1,
R2の値より大きいものを使用すれば、当然VB1,
VB2の変動をより小さく押さえることができる。
尚、トランジスタQ7,Jは電源Vccを定電流化す
る定電流源である。 As is clear from equations (3) and (4), the transistor
The base potentials V B1 and V B2 of Q 3 and Q 4 are 1/A Q3 and 1/A Q4 of V C1 and V C2 , respectively. Therefore, as mentioned above, even if the current I 1 ≠ I 2 occurs due to some factor,
The errors given to V B1 and V B2 are (1/
A Q3 ) times and (1/A Q4 ) times, and it can be seen that the influence is extremely small. The reference voltage V ref depends largely on the values of V B1 and V B2 as shown in equation (1), but
With such a circuit configuration, the influence of V B1 and V B2 on fluctuations in I 1 and I 2 can be made extremely small, and as a result, the reference voltage V ref can be stabilized. In the conventional circuit shown in FIG. 3, since transistors Q 3 and Q 4 have no amplifying effect, I 1 ,
Fluctuations in I 2 directly appear in V B1 and V B2 , causing fluctuations in the reference voltage V ref . In the present invention, the transistor Q 3 ,
The larger the gain of Q 4 or the resistor R 1 ,
If you use a value larger than R 2 , then naturally V B1 ,
Fluctuations in V B2 can be suppressed to a smaller level.
Note that the transistors Q 7 and J are constant current sources that make the power supply V cc a constant current.
第2図は本発明に係る基準電圧発生回路の他の
実施例回路図である。この回路では回路構成上電
源端子Vccを持たず、外部抵抗Rによつて電源か
ら電流の供給を受けるものである。この場合には
トランジスタQ8,Q9およびトランジスタQ10,
Q11によつて定電流回路を構成し、トランジスタ
Q3,Q4等の作用は第1の実施例と同様である。
図から明らかなように第1図回路ではVref,Vcc、
GND用の3端子を必要としたが、この回路では
VrefとGNDの2端子となり回路を簡素化するこ
とができる。 FIG. 2 is a circuit diagram of another embodiment of the reference voltage generating circuit according to the present invention. This circuit does not have a power supply terminal Vcc due to its circuit configuration, and receives current from the power supply through an external resistor R. In this case, transistors Q 8 , Q 9 and transistors Q 10 ,
Configure a constant current circuit with Q11 , and
The effects of Q 3 , Q 4 etc. are the same as in the first embodiment.
As is clear from the figure, in the circuit of Figure 1, V ref , V cc ,
Three terminals for GND were required, but in this circuit
It has two terminals, V ref and GND, which can simplify the circuit.
本発明によれば、何らかの要因によつて不整合
を生じても確実に温度補償することが出来、温度
依存性の少ない基準電圧発生回路を提供すること
が出来る。
According to the present invention, even if a mismatch occurs due to some factor, temperature compensation can be reliably performed, and a reference voltage generation circuit with less temperature dependence can be provided.
第1図は本発明に係る基準電圧発生回路の一実
施例回路図、第2図は本発明に係る基準電圧発生
回路の他の実施例回路図、および第3図は従来の
基準電圧発生回路である。
符号の説明、Q1〜Q11……トランジスタ、R1〜
R6……抵抗、Vref……基準電圧発生端子、Vcc…
…電源電圧端子。
FIG. 1 is a circuit diagram of one embodiment of the reference voltage generation circuit according to the present invention, FIG. 2 is a circuit diagram of another embodiment of the reference voltage generation circuit according to the present invention, and FIG. 3 is a conventional reference voltage generation circuit. It is. Explanation of symbols, Q 1 ~ Q 11 ...Transistor, R 1 ~
R 6 ...Resistor, V ref ...Reference voltage generation terminal, V cc ...
...Power supply voltage terminal.
Claims (1)
発生端子Vrefと定電流源Q7,Jとの共通接点に接
続され、ベースが第3の抵抗R3を介して該基準
電圧発生端子に接続される第1のトランジスタ
Q3と、 第2の抵抗R2を介してコレクタが該共通接点
に接続され、ベースが該第3の抵抗及び第4の抵
抗R4を介して該基準電圧発生端子に接続される
第2のトランジスタQ4と、 該第2のトランジスタのベースと該第4の抵抗
との共通接点に第5の抵抗R5を介してコレクタ
がベースに接続され、エミツタが接地される第3
のトランジスタQ5と、 該第1のトランジスタのコレクタと共通にベー
スが接続され、該第1及び第2のトランジスタの
エミツタとコレクタが接続されるとともに、エミ
ツタが接地される第4のトランジスタQ6と、 該定電流源にコレクタが接続され、ベースが該
第2のトランジスタののコレクタに接続されると
ともに、エミツタが接地される第5のトランジス
タQ10とを具備し、 該第1のトランジスタのベース電位VB1と該第
2のトランジスタのベース電位VB2が、該第1の
トランジスタ及び該第2のトランジスタのコレク
タ電位VC1,VC2と、電圧利得AQ3,AQ4の逆数の
積(VB1=VC1/AQ3,VB2=VC2/AQ4)により設
定されるようにしたことを特徴とする基準電圧発
生回路。[Claims] 1 The collector is connected to the common contact between the reference voltage generation terminal V ref and the constant current sources Q 7 and J through the first resistor R 1 , and the base is connected through the third resistor R 3 to the common contact between the reference voltage generation terminal V ref and the constant current sources Q 7 and J. a first transistor connected to the reference voltage generation terminal;
Q 3 and a second resistor whose collector is connected to the common contact via a second resistor R 2 and whose base is connected to the reference voltage generation terminal via the third resistor and fourth resistor R 4 . a third transistor Q 4 whose collector is connected to the base via a fifth resistor R 5 to a common contact between the base of the second transistor and the fourth resistor, and whose emitter is grounded.
a fourth transistor Q 6 whose base is commonly connected to the collector of the first transistor, whose collectors are connected to the emitters of the first and second transistors, and whose emitter is grounded. and a fifth transistor Q10 whose collector is connected to the constant current source, whose base is connected to the collector of the second transistor, and whose emitter is grounded, The base potential V B1 and the base potential V B2 of the second transistor are the product ( A reference voltage generation circuit characterized in that the reference voltage generation circuit is set by V B1 = V C1 /A Q3 , V B2 = V C2 /A Q4 ).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26746284A JPS61147317A (en) | 1984-12-20 | 1984-12-20 | Reference voltage generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26746284A JPS61147317A (en) | 1984-12-20 | 1984-12-20 | Reference voltage generating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61147317A JPS61147317A (en) | 1986-07-05 |
| JPH0560128B2 true JPH0560128B2 (en) | 1993-09-01 |
Family
ID=17445170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26746284A Granted JPS61147317A (en) | 1984-12-20 | 1984-12-20 | Reference voltage generating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61147317A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0447717U (en) * | 1990-08-30 | 1992-04-23 |
-
1984
- 1984-12-20 JP JP26746284A patent/JPS61147317A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61147317A (en) | 1986-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5229711A (en) | Reference voltage generating circuit | |
| JPS61187020A (en) | Voltage reference circuit | |
| JPH0153807B2 (en) | ||
| JPS6323568B2 (en) | ||
| CN114489222A (en) | A Bandgap Reference Circuit for Power Chips | |
| JPS6326895B2 (en) | ||
| US4926138A (en) | Fully-differential reference voltage source | |
| JPS635923B2 (en) | ||
| JPH0123802B2 (en) | ||
| JPS5824042B2 (en) | voltage follower circuit | |
| JPS6346444B2 (en) | ||
| US4675592A (en) | Voltage output circuit | |
| KR950003142B1 (en) | Filter circuit | |
| JPH0560128B2 (en) | ||
| JPH05235661A (en) | Constant current source circuit | |
| JPH04290B2 (en) | ||
| JPS61244058A (en) | Band gap voltage reference circuit | |
| JP2663449B2 (en) | Constant current circuit | |
| JPS60250417A (en) | Reference voltage circuit | |
| JPH0682309B2 (en) | Reference voltage generation circuit | |
| JP2996551B2 (en) | Current mirror circuit device | |
| JPS5829621Y2 (en) | signal conversion circuit | |
| JPS5855454Y2 (en) | constant current circuit | |
| JPS6297362A (en) | Reference-voltage generating circuit | |
| JPH067379Y2 (en) | Reference voltage source circuit |