Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0560257B2 - - Google Patents
[go: Go Back, main page]

JPH0560257B2 - - Google Patents

Info

Publication number
JPH0560257B2
JPH0560257B2 JP59186732A JP18673284A JPH0560257B2 JP H0560257 B2 JPH0560257 B2 JP H0560257B2 JP 59186732 A JP59186732 A JP 59186732A JP 18673284 A JP18673284 A JP 18673284A JP H0560257 B2 JPH0560257 B2 JP H0560257B2
Authority
JP
Japan
Prior art keywords
copper
photoresist
thin film
inductor
electrolytic plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP59186732A
Other languages
English (en)
Other versions
JPS6164140A (ja
Inventor
Takashi Hirose
Hiroshi Yamazoe
Atsushi Nakagawa
Ichiro Yamashita
Hisashi Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59186732A priority Critical patent/JPS6164140A/ja
Publication of JPS6164140A publication Critical patent/JPS6164140A/ja
Publication of JPH0560257B2 publication Critical patent/JPH0560257B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電解メツキによる数十μm程度の微
細な厚膜銅線のパターンによるインダクタや配線
の形成に用いることができる半導体装置の製造方
法に関するものである。
従来例の構成とその問題点 近年、半導体装置は、小型化、高集積化により
わずか数mm角の大きさにチツプ化され、従来外付
け部品であつたコンデンサやインダクタも半導体
チツプへの一体化もしくは、半導体部品と同程度
の大きさにしたハイブリツド化が考えられてい
る。このような小型化において、導電線の線幅の
微細化による電気抵抗の増加を回避するため、線
の厚さを数十μm程度とした。いたゆる厚膜化が
必要とされる。例えば、インダクタの場合、導電
部の電気抵抗がそのままインダクタの特性を示す
Q値を悪化させるものとなる。
以下、図面を参照しながら、スパイラル型イン
ダクタを例に、従来の半導体装置の製造方法につ
いて説明する。第1図は、スパイラル型インダク
タの斜視図であり、1は絶縁性基板、10は、前
記絶縁性基板上に形成されたスパイラル型インダ
クタである。第2図a,b,c,d,eは、従来
の半導体装置の製造方法の工程断面図である。1
は絶縁性基板、2は電解メツキを行なうときに電
極となる銅薄膜、3は前記電解メツキに対するマ
スクとなるフオトレジスト、2aは前記フオトレ
ジスト3により形成された前記銅薄膜の露呈部
で、幅は約20μmである。4は前記電解メツキに
より形成されたインダクタの導電部となる銅であ
る。
以上のように構成された半導体装置の製造方法
について以下に説明する。
まず、絶縁性基板1の表面全体に銅薄膜2を、
真空蒸着等を用い厚さ約1μm形成する(第2図
a)。前記銅薄膜2は、電解メツキを行なう際の
電極となり、前記電解メツキを行なう面積等に依
るが、前記電極としての抵抗が無視できる程度に
厚く形成する必要がある。
次にフオトリソグラフイーにより、フオトレジ
スト3をパターニングし、インダクタを形成する
部位にあたる前記銅薄膜2の露呈部2aを形成す
る(第2図b)。次に、希塩酸で前記露呈部2a
の銅を洗浄、さらに水洗後、電解メツキにより、
インダクタの導電部となる銅4を厚さ約10μm形
成する(第2図c)。次に前記フオトレジスト3
をアセトン等の有機溶剤で除去し(第2図d)、
さらに前記銅薄膜2を塩化第二鉄系等の銅のエツ
チング液で除去を行なうことにより、インダクタ
が形成される(第2図e)。
しかしながら、前記のような方法においては、
第1図のdとeを比較して明らかなように前記銅
薄膜2のエツチング時に、前記インダクタの導電
部となる銅4も同時にエツチングされるため、前
記銅4の細りが避けられず、この細りを見込んだ
インダクタの設計を行なつても、エツチングの不
均一性から、インダクタの特性の均一化が困難で
あり、またオーバーエツチ等による、前記インダ
クタの導体部4の部分的欠落や溶出の危険性を含
んでいる。これらは、前記インダクタの歩留りの
向上を妨げるという問題点を有していた。なお従
来、厚膜のインダクタのサイズは、第2図に示し
たインダクタの導体部の銅4において厚さ約
100μm、幅約1mmほどのものであり、前記従来例
で示した方法での前記銅4の細り等は問題となつ
ていなかつた。
発明の目的 本発明の目的は、電解メツキにより厚膜銅線を
形成し、さらに前記電解メツキにおける電極を前
記電気メツキにより形成した前記厚膜銅線を侵す
ことなしにエツチングで除去し、もつて、より設
計値に近く、歩留りの向上を可能とする微細な半
導体装置の製造方法を提供することである。
発明の構成 本発明の半導体装置の製造方法は、絶縁性基板
上に、アルカリ溶液に可溶な金属薄膜を形成する
工程と、前記金属薄膜上にフオトレジストをパタ
ーニングする工程と、前記フオトレジストをマス
クとして銅の電解メツキを行なう工程と、前記フ
オトレジストを除去し、前記金属薄膜をアルカリ
溶液を用いてエツチング除去する工程とを含むよ
うに構成したものであり、これにより、前記電解
メツキで形成した銅の形状を損なうことなしに前
記金属薄膜のみをエツチング除去し、もつて設計
値に近い厚膜銅線の形成ができ、歩留りの向上と
なるものである。
実施例の説明 以下、本発明の実施例について、図面を参照し
ながら説明する。
第3図は本発明の一実施例に係る半導体装置の
製造方法の工程断面図を示すものである。第3図
において、1は絶縁性基板、22は電解メツキに
おける電極となるアルミニウム薄膜、3は前記電
解メツキ時のマスクとなるフオトレジスト、22
aは前記フオトレジスト3のパターニングによつ
て生じた前記アルミニウム薄膜22の露呈部で幅
は約20μmである。4は前記電解メツキにより生
成した銅であり、前記銅4は例えばインダクタの
導電部となる。4aは、前記フオトレジスト3を
除去した後の前記銅4の凹部である。
以上のように構成された本実施例の半導体装置
の製造方法について以下に説明する。まず絶縁性
基板1としてサフアイヤ基板を用い、表面にアル
ミニウムを真空蒸着で約1μmの厚さに形成し、ア
ルミニウム薄膜22とする(第3図a)、次にポ
ジ型フオトレジストを用いる所要のパターニング
を行ないフオトレジスト3を形成する(第3図
b)、次に希塩酸(1N程度)でアルミニウム薄膜
の露呈部22aを酸処理し、水洗後すみやかに、
硫酸と硫酸銅からなる硫酸銅浴に浸漬し銅4を電
解メツキにより厚さ約10μm形成する(第3図
c)、次に前記フオトレジスト3を有機溶剤で除
去し(第3図d)、さらにアンモニア水(28%)
を用い、アルミニウム薄膜22を、前記銅4との
接合部を残すようにエツチングを行なう(第3図
e)。
以上のように本実施例によれば、電解メツキに
おける電極をアルカリ溶液に可溶なアルミニウム
を用いることにより、電解メツキにより形成した
前記銅4の溶解による細そりや欠落を生じること
なく導電部の銅4が形成でき、もつて歩留りの大
幅な向上を実現している。なお本実施例では、絶
縁性基板としてサフアイア基板を用いたが、絶縁
性基板は、サフアイア、ガラス、ヒ化ガリウム等
の基板それ自身が絶縁性であるものならば何でも
よく、さらに、前記アルミニウム薄膜22との接
合面か絶縁性であるという機能を有するものであ
れば何でもよい。例えば、半導体シリコン基板上
に二酸化シリコン等の絶縁層を形成したものを用
いることができる。
また、本実施例では、アルカリ性溶液に可溶な
金属薄膜としてアルミニウムを用いたが、前記金
属薄膜はアルミニウムに限定されるものではなく
アルカリ性溶液に可溶であるという機能を有する
金属であれば何でもよい。例えば、スズ、ガリウ
ム、亜鉛、鉛を用いることができる。
発明の効果 以上の説明から明らかなように、本発明は、絶
縁性基板上に、アルカリ溶液に可溶な金属の薄膜
を形成する工程と、前記金属薄膜上にフオトレジ
ストをパターニングする工程と、前記フオトレジ
ストをマスクとして銅の電解メツキを行なう工程
と、前記フオトレジストを除去し、前記金属薄膜
をアルカリ溶液を用いてエツチング除去する工程
とを含むように構成しているので、電解メツキ時
の電極である金属の薄膜のエツチング除去に際し
電解メツキで形成された銅を浸食することがない
という優れた効果を得ることができる。またフオ
トレジストとしてポジ型フオトレジストを用いる
ことにより、電解メツキ時に電極となる金属薄膜
をエツチング除去する際に用いるアルカリ溶液に
よつて、電解メツキにより形成された銅の凹部
(第3図dの4a)に生じやすいポジ型フオトレ
ジストの残渣も前記ポジ型フオトレジストがアル
カリ性溶液に可溶なためきれいに除去できるとい
う効果が得られる。
【図面の簡単な説明】
第1図は、スパイラル型インダクタの斜視図、
第2図は従来の半導体装置の製造方法の工程断面
図、第3図は本発明の一実施例に係る半導体装置
の製造方法の工程断面図である。 1……絶縁性基板、2……銅薄膜、3……フオ
トレジスト、4……電解メツキにより形成された
銅、22……アルミニウム薄膜。

Claims (1)

  1. 【特許請求の範囲】 1 電解メツキによる厚膜銅線の形成に際し、絶
    縁性基板上にアルカリ性溶液に可溶な金属薄膜を
    形成する工程と、前記金属薄膜上にフオトレジス
    トのパターニングを行なう工程と、前記フオトレ
    ジストをマスクとして銅の電解メツキを行なう工
    程と、前記フオトレジストを除去し、しかる後前
    記金属薄膜をアルカリ性溶液を用いてエツチング
    除去する工程とを含むことを特徴とした半導体装
    置の製造方法。 2 アルカリ性溶液に可溶な金属薄膜が、アルミ
    ニウル、スズ、ガリウム、亜鉛、鉛である特許請
    求の範囲第1項記載の半導体装置の製造方法。
JP59186732A 1984-09-06 1984-09-06 半導体装置の製造方法 Granted JPS6164140A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59186732A JPS6164140A (ja) 1984-09-06 1984-09-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59186732A JPS6164140A (ja) 1984-09-06 1984-09-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6164140A JPS6164140A (ja) 1986-04-02
JPH0560257B2 true JPH0560257B2 (ja) 1993-09-01

Family

ID=16193670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59186732A Granted JPS6164140A (ja) 1984-09-06 1984-09-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6164140A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065785A (ja) * 1992-06-24 1994-01-14 Nec Corp スパイラルインダクタの製造方法
JP5013131B2 (ja) * 2009-02-13 2012-08-29 セイコーエプソン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS6164140A (ja) 1986-04-02

Similar Documents

Publication Publication Date Title
US5316974A (en) Integrated circuit copper metallization process using a lift-off seed layer and a thick-plated conductor layer
KR940010510B1 (ko) 반도체 장치 제조 방법
US5171711A (en) Method of manufacturing integrated circuit devices
JP3413020B2 (ja) 半導体装置の製造方法
US3386894A (en) Formation of metallic contacts
EP1093329A3 (en) Wiring circuit substrate and manufacturing method therefor
US3528090A (en) Method of providing an electric connection on a surface of an electronic device and device obtained by using said method
US4078980A (en) Electrolytic chromium etching of chromium-layered semiconductor
CN110337710B (zh) 用于铂图案化的牺牲层
JP2002231871A (ja) リードフレームの製造方法及びリードフレーム
JPH06196846A (ja) セラミック基板上に銅回路パターンを形成する方法
JPH0560257B2 (ja)
US4082604A (en) Semiconductor process
US5403466A (en) Silver plating process for lead frames
US4873565A (en) Method and apparatus for providing interconnection between metallization layers on semiconductor devices
JPS5823928B2 (ja) ハンドウタイソウチノセイゾウホウホウ
US4963510A (en) Method and apparatus for providing interconnection between metallization layers on semiconductors devices
JP3211287B2 (ja) 半導体装置の製造方法
JPH10135604A (ja) 105乃至400ミクロン膜厚並びに17乃至105ミクロン膜厚のハイブリットプリント回路の製造方法
JP2005129665A (ja) 半導体装置およびその製造方法
JPS6032357B2 (ja) 容量素子の製造方法
JP3191686B2 (ja) 印刷配線板の製造方法
JP2004063643A (ja) プリント配線板の製造方法
JP2001127062A (ja) 配線の形成方法
JPH07231061A (ja) リードフレームの加工方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees