Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0563817B2 - - Google Patents
[go: Go Back, main page]

JPH0563817B2 - - Google Patents

Info

Publication number
JPH0563817B2
JPH0563817B2 JP56187352A JP18735281A JPH0563817B2 JP H0563817 B2 JPH0563817 B2 JP H0563817B2 JP 56187352 A JP56187352 A JP 56187352A JP 18735281 A JP18735281 A JP 18735281A JP H0563817 B2 JPH0563817 B2 JP H0563817B2
Authority
JP
Japan
Prior art keywords
external storage
control
dkc
channel
dku
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56187352A
Other languages
Japanese (ja)
Other versions
JPS5890256A (en
Inventor
Michio Myazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18735281A priority Critical patent/JPS5890256A/en
Publication of JPS5890256A publication Critical patent/JPS5890256A/en
Publication of JPH0563817B2 publication Critical patent/JPH0563817B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)

Description

【発明の詳細な説明】 本発明は磁気デイスク記憶装置等、電子計算機
における外部記憶装置の制御方式に関するもので
ある。以下、磁気デイスク制御装置を例に説明す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a control method for an external storage device such as a magnetic disk storage device in an electronic computer. A magnetic disk control device will be explained below as an example.

磁気デイスク制御装置(DKC)と磁気デイス
ク記憶装置(DKU)の接続構成法に、複数台の
DKCに複数台のDKUが接続されるデバイスクロ
スコール構成法がある。第1図は2台のDKCに
n台のDKUが接続される場合を示し、1は中央
処理装置に結合されているチヤネル(CH)、2
はDKC、3は接続信号線、4はDKUである。と
ころで、従来技術においては、DKUの位置決め
動作(SEEK動作)からデイスクの回転待ちを経
て、目的の読み書き(READ/WRITE)動作に
至るまでの一連の制御動作の間、CHで指示され
たDKCとDKUの組合めは固定されるため、せつ
かく複数台のDKCがあつても、それらの能力を
十分発揮させることができないという欠点があつ
た。これについて第1図の場合を例に説明する。
The connection configuration method for magnetic disk controller (DKC) and magnetic disk storage device (DKU) requires multiple units.
There is a device cross call configuration method in which multiple DKUs are connected to a DKC. Figure 1 shows the case where n DKUs are connected to two DKCs, 1 is the channel (CH) connected to the central processing unit, 2 is the channel (CH) connected to the central processing unit,
is DKC, 3 is the connection signal line, and 4 is DKU. By the way, in the conventional technology, during a series of control operations from the DKU positioning operation (SEEK operation), waiting for disk rotation, and the desired read/write (READ/WRITE) operation, the DKC commanded by the CH and The combination of DKUs was fixed, so even if you had multiple DKCs, you would not be able to fully utilize their capabilities. This will be explained using the case of FIG. 1 as an example.

今、DKC−AがDKU−1に対してSEEK及び
SET SECTORコマンドを発行し、該DKUの回
転待ち状態になつたとする。この状態で、DKC
−Aはその前に回転待ち指令を与えたDKU−2
の回転待ち完了(RECORD READY)を検出す
ると、引き続いてDKU−2との間でデータ転送
(読み書き動作)に入る。従つて、その後DKU−
1が回転待ち完了になつたとしても、DKC−A
はDKU−2との間でBUSY状態であるため、
DKU−1との間でデータ転送に入ることができ
ない。つまり、DKU−1はDKC−Aよりコマン
ドを受けており、DKC−Aがフリー(NOT
BUSY)の時にRECORD READYにならない限
りデータ転送に入ることができない。一方、
DKC−Bは自分がSET SECTORコマンドを発
行したDKUしか処理できない。このように、せ
つかく2台のDKCがあつても、十分に各DKCの
能力が発揮できず、DKUのRECORD READY
信号の空振りを発生させてしまう。
Now, DKC-A is SEEK and
Assume that the SET SECTOR command is issued and the DKU enters a rotation wait state. In this state, DKC
-A is DKU-2 which gave the rotation wait command before that.
When the completion of rotation waiting (RECORD READY) is detected, data transfer (read/write operation) is started between the DKU-2 and the DKU-2. Therefore, after that DKU−
Even if 1 completes the rotation wait, DKC-A
is in a BUSY state with DKU-2, so
Unable to start data transfer with DKU-1. In other words, DKU-1 is receiving commands from DKC-A, and DKC-A is free (NOT
BUSY), data transfer cannot begin unless the status becomes RECORD READY. on the other hand,
DKC-B can only process the DKU for which it issued the SET SECTOR command. In this way, even if there are two DKCs, each DKC's ability cannot be fully demonstrated, and the DKU's RECORD READY
This will cause the signal to be missed.

本発明の目的は上述した従来技術の問題点を除
去し、より高性能を達成する外部記憶制御方式を
提供することにある。
An object of the present invention is to provide an external storage control method that eliminates the problems of the prior art described above and achieves higher performance.

上述の目的を達成するため、本発明では外部記
憶制御装置と外部記憶装置とのくゝりつけを排除
し、一連の動作制御中、外部記憶装置を任意の外
部記憶制御装置と切換えて接続してデータ転送を
可能とすることにより、外部記憶制御装置/チヤ
ネルの能力を最大限に発揮させるものである。
In order to achieve the above object, the present invention eliminates the connection between an external storage control device and an external storage device, and connects the external storage device to any external storage control device by switching during a series of operation controls. By making it possible to transfer data using the external storage controller, the capabilities of the external storage control device/channel can be maximized.

以下、本発明の一実施例を第2図乃至第8図に
より説明する。
An embodiment of the present invention will be described below with reference to FIGS. 2 to 8.

第2図は本発明によるDKCとDKUの接続構成
例を示したものである。第2図において、2は
DKC(本実施例では3台)、4はDKU(n台)で
あり、これらの中間に、DKCとDKUの間で任意
の接続構成がとれるように接続切換器5を設置す
る。なお、DKC/DKUの任意の接続ができれ
ば、第1図のような形態のものでもよい。各
DKUは制御メモリ6を持ち、DKC/DKUの結
合が切れて他の任意のDKCより制御を再開する
のに必要な制御情報を格納しておく。第3図は制
御メモリ6の一例で、チヤネル番号(CH NO)、
DKC番号(DKC NO)、SET FN(FNをセツト
するコマンド)の有無、SEEK ADDRESS、
SET SECTOR NO等が格納されている。なお、
FM(FILE MASK)はフアイル保護のためにシ
ーク動作とライト動作の許容範囲を決める情報で
ある。
FIG. 2 shows an example of a connection configuration between DKC and DKU according to the present invention. In Figure 2, 2 is
DKC (3 units in this embodiment) and 4 are DKU (n units), and a connection switch 5 is installed between these so that any connection configuration can be established between the DKC and DKU. Note that the configuration shown in FIG. 1 may be used as long as DKC/DKU can be arbitrarily connected. each
The DKU has a control memory 6, which stores control information necessary for restarting control from any other DKC after the DKC/DKU connection is broken. FIG. 3 shows an example of the control memory 6, including channel numbers (CH NO),
DKC number (DKC NO), presence or absence of SET FN (command to set FN), SEEK ADDRESS,
SET SECTOR NO etc. are stored. In addition,
FM (FILE MASK) is information that determines the allowable range of seek and write operations for file protection.

第4図はDKCの構成例で、CHとインタフエー
ス制御を行なうCHインタフエース制御部10
0、DKCとのインタフエース制御を行うデバイ
スインタフエース制御部101、送受信データを
一時格納するバツフアメモリ102、制御に必要
なマイクロプログラムが格納されている制御メモ
リ103、マイクロプログラムによりCHインタ
フエース制御部100、デバイスインタフエース
制御101、バツフアメモリ102を制御すマイ
クロプロセツサ104等で構成される。なお、細
線は制御パス、太線はデータパスを示す。
Figure 4 shows an example of the configuration of the DKC, in which the CH interface control unit 10 performs interface control with the CH.
0, a device interface control unit 101 that performs interface control with DKC, a buffer memory 102 that temporarily stores transmitted and received data, a control memory 103 that stores microprograms necessary for control, and a CH interface control unit 100 that uses microprograms. , a device interface control 101, a microprocessor 104 that controls a buffer memory 102, and the like. Note that thin lines indicate control paths and thick lines indicate data paths.

第5図乃至第8図はDKC内の制御メモリ10
3に格納されているマイクロプログラムの処理フ
ローを示すものであり、以下、これらによつて動
作を説明する。
Figures 5 to 8 show the control memory 10 in the DKC.
3 shows the processing flow of the microprogram stored in the microprogram 3, and the operation will be explained below using these.

第5図はDKCにチヤネルより起動があつて、
指定されたDKUを結合した後、当該DKUを切離
すまでの制御の流れ図である。DKC2はCHイン
タフエース制御部100を通してチヤネルより入
出力命令を受け取ると、マイクロプロセツサ10
4の制御下で、指定されたDKU4をデバイスイ
ンタフエース制御部101を通して結合し、当該
CH/DKU間でのコマンド、応答の制御を行う
(ステツプ10,11)。このDKC/DKUが結合状態
の場合の動作は従来と同じである。一連の動作制
御中、当該DKU4を切離してもよいかどうかテ
ストし(ステツプ12)、切離し可能であると(例
えば、DKU4に対してSEEK及びSET
SECTORコマンドを発行し、DKUが回転待ち状
態になつた場合、DKC2はデバイスインタフエ
ース制御部101を通し、それまで当該DKCの
制御メモリ103内に格納されている制御情報
(第3図の内容)を当該DKU4の制御メモリ6に
転送した後、当該DKU4を論理的に切離す(ス
テツプ13,14)。これにより当該DKC2はフリー
の状態になり、CHからの次の起動待ち、あるい
は任意のDKUからの接続要求待ちとなる。
Figure 5 shows that DKC is activated from the channel,
It is a flowchart of control from merging specified DKUs to separating them. When the DKC 2 receives input/output commands from the channel through the CH interface control unit 100, the microprocessor 10
4, connects the specified DKU 4 through the device interface control unit 101, and
Controls commands and responses between CH/DKU (steps 10 and 11). The operation when DKC/DKU is in a combined state is the same as before. During a series of operation controls, it is tested whether the DKU4 can be disconnected (step 12), and if it is possible to disconnect it (for example, SEEK and SET are applied to the DKU4).
When the SECTOR command is issued and the DKU enters the rotation wait state, the DKC 2 transmits the control information (contents in FIG. 3) stored in the control memory 103 of the DKC through the device interface control unit 101. After transferring the data to the control memory 6 of the DKU 4, the DKU 4 is logically separated (steps 13 and 14). As a result, the DKC2 becomes free and waits for the next activation from the CH or a connection request from any DKU.

第6図はDKUが例えばSEEKの完了、回転待
ちの完了等で、DKCとの結合の必要性が発生し
た後の制御の流れ図である。DKUよりDKCへの
結合要求が発生すると、当該結合要求は当該
DKUへ接続パスを持つ全てのDKCに出される
が、そのうちフリー状態のDKCが当該DKUの選
択動作に入る(ステツプ20)。複数のDKCが選択
動作を行つた場合、最初に選択動作を開始した
DKCが当該DKUとの結合を完成し、結合に失敗
したDKCはフリー状態に戻る(ステツプ21)。
DKC/DKUの結合が成立したか否かは、例えば
接続トライ動作に対する当該DKUからの応答で
判定する。DKUとの結合が成立すると、DKC2
はマイクロプロセツサ104の制御下で、当該
DKU4の制御メモリ6に格納されている制御情
報をデバイスインタフエース制御部101を通し
て制御メモリ103へ取り込み(ステツプ22)、
DKU切離し前の状態に復帰した後、チヤネルへ
の結合要求を発行することになる。一方、チヤネ
ルとしては、在来の切離し機能がないチヤネル
(在来チヤネルという)、本DKCと同様に切離し
機能を備えたチヤネル(新チヤネルという)のい
ずれか一方あるいは両方の使用が可能である。該
チヤネル側の能力により、在来チヤネルの場合
は、当該DKCへ起動要求を発行したチヤネルに
限つて、CHインタフエース制御部100を通し
て結合要求を発行し(ステツプ23)、結合が成立
したら制御の再開を行う(ステツプ24)。また、
新チヤネルの場合は、全チヤネルへCHインタフ
エース制御部100を通して結合要求を発行し
(ステツプ25)、結合が成立したチヤネルに対し
て、前回結合していたチヤネルのサブチヤネル情
報、即ち、前回結合時のチヤネルNO、デバイス
NOを転送し(ステツプ26,27)、動作の継続が
できるようにする。このチヤネルでの動作の乗り
換えができるためには、一群のチヤネル間でサブ
チヤネルレジスタのシエアが必要となるが、これ
はLSI技術の進歩によつて十分実現可能である。
制御再開後のDKC2の処理は第5図と同じであ
る。
FIG. 6 is a flowchart of control after the DKU becomes necessary to connect with the DKC due to completion of SEEK, completion of rotation waiting, etc., for example. When a join request is made from DKU to DKC, the join request is
It is sent to all DKCs that have a connection path to the DKU, but among them, the DKC that is in a free state enters the selection operation for the DKU in question (step 20). If multiple DKCs perform a selection operation, the one that started the selection operation first
The DKC completes the connection with the DKU, and the DKC that fails in the connection returns to the free state (step 21).
Whether or not the DKC/DKU combination has been established is determined based on, for example, a response from the DKU to the connection try operation. Once the connection with DKU is established, DKC2
is under the control of the microprocessor 104.
The control information stored in the control memory 6 of the DKU 4 is imported into the control memory 103 through the device interface control unit 101 (step 22);
After returning to the state before DKU separation, a request to join the channel will be issued. On the other hand, as a channel, it is possible to use either or both of a conventional channel without a disconnection function (referred to as a conventional channel), a channel with a disconnection function similar to this DKC (referred to as a new channel). Depending on the capability of the channel, in the case of a conventional channel, a connection request is issued through the CH interface control unit 100 only for the channel that issued the startup request to the DKC (step 23), and once the connection is established, the control is started. Perform restart (step 24). Also,
In the case of a new channel, a connection request is issued to all channels through the CH interface control unit 100 (step 25), and the subchannel information of the channel that was previously combined is sent to the channel that has been combined. channel no., device
Transfer NO (steps 26, 27) and allow operation to continue. In order to be able to switch operations in this channel, it is necessary to share subchannel registers between a group of channels, but this is fully achievable with advances in LSI technology.
The processing of the DKC2 after the control is restarted is the same as that shown in FIG.

第7図及び第8図はチヤネルの乗り換えを行う
ための更に別の実施例を示すものである。本実施
例では、CH/DKU切離しの際に、DKUは当該
チヤネルにサブチヤネルレジスタの内容の転送を
要求し(ステツプ32)、DKCが制御再開に必要と
するDKC制御メモリの内容のみならず、チヤネ
ルが制御再開に必要とする該サブチヤネルレジス
タの内容を当該DKUに待機しておき(ステツプ
33)、チヤネルとの再結合時、前回結合していた
チヤネルNO、デバイスNOに加えて、サブチヤ
ネルレジスタの内容も、結合が成立したチヤネル
へ転送することにより(ステツプ42)、再結合チ
ヤネルにより動作の再開を行う。本実施例では、
結合チヤネルでの動作再開に必要な情報をすべて
デバイス経由で取り出して来るため、チヤネル間
でのサブチヤネルのシエアが不要になる。
FIGS. 7 and 8 show still another embodiment for changing channels. In this embodiment, when a CH/DKU is disconnected, the DKU requests the channel concerned to transfer the contents of the subchannel register (step 32), and not only the contents of the DKC control memory necessary for the DKC to resume control, but also The contents of the subchannel register required for the channel to resume control are kept in standby in the corresponding DKU (step
33) When recombining with a channel, in addition to the previously connected channel number and device number, the contents of the subchannel register are also transferred to the channel to which the connection was established (step 42). Resumes operation. In this example,
Since all the information necessary to resume operation in the combined channel is retrieved via the device, there is no need to share subchannels between channels.

次に、本発明を適用した場合、従来技術に比べ
てRECORD READY時のチヤネルとの再結合失
敗割がどの程度減少するか、具体的で説明する。
今、チヤネルとDKCはくくりつけ(1対1対
応)、各ルートともDKUは均等のアクセス頻度と
して、チヤネル数(=DKC数)Nc=4、DKU数
Nd16、チヤネル(=DKC)使用率ρCH=0.3とす
ると、RECORD READY時の再結合失敗確率ρb
は、従来技術では、 ρb=Nd−1/Nd−ρCH0.3 となるが、本発明を適用した場合は、 ρb=(Nd−1/Nd−ρCHρCHNc (0.3)40.01 となる。即ち、チヤネル再結合失敗確率は1/30に
減少し、ほとんど無視できる値となり、大巾な改
善が可能となる。
Next, a specific explanation will be given of how much the recombination failure rate with channels during RECORD READY is reduced when the present invention is applied, compared to the prior art.
Now, channels and DKC are tied together (one-to-one correspondence), DKU is accessed equally on each route, and the number of channels (= number of DKC) N c = 4, number of DKU
N d 16, channel (=DKC) usage rate ρ CH = 0.3, recombination failure probability ρ b at RECORD READY
In the conventional technology, ρ b =N d -1/N dCH 0.3, but when the present invention is applied, ρ b = (N d -1/N dCH ρ CH ) Nc (0.3) 4 0.01. In other words, the channel recombination failure probability is reduced to 1/30, which becomes an almost negligible value, and a significant improvement is possible.

又、本発明の効果は、DKCとチヤネルが1対
1にくくりつけでない場合は更に大巾なものとな
る。即ち、一般にDKCがフリーになつてもチヤ
ネルがフリーとは限らず、従来のDKCとチヤネ
ルがくくりつけの場合は、1対1対応のチヤネル
とDKCの双方がフリーでないと結合成立しなか
つたものが、実施例ではDKC、チヤネルで各々
フリーなものが1台づつでもあれば結合は成立す
ることになる。
Furthermore, the effects of the present invention will be even more significant if the DKC and channel are not connected one-to-one. In other words, in general, even if DKC becomes free, it does not necessarily mean that the channel is free, and in the case of traditional DKC and channel connections, the combination would not be established unless both the channel and DKC, which have a one-to-one correspondence, are free. However, in the embodiment, if there is at least one free device in each of the DKC and the channel, the connection will be established.

更に、本発明では、DKC、チヤネルが動作途
中で障害によつて機能停止しても、残りの
DKC/チヤネルで引き続いて動作が可能であり、
障害対策の面でも大巾な機能向上、信頼度向上が
期待できる。
Furthermore, in the present invention, even if the DKC or channel stops functioning due to a failure during operation, the remaining
Continued operation is possible on DKC/channel,
Significant improvements in functionality and reliability can be expected in terms of troubleshooting.

以上、DKCを例に本発明を説明してきたが、
勿論、本発明はこれに限定されないことは云うま
でもない。
The present invention has been explained above using DKC as an example, but
Of course, it goes without saying that the present invention is not limited to this.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のDKCとDKUの接続構成例を示
す図、第2図は本発明による接続構成例を示す
図、第3図はDKUに設けた制御メモリの構成例
を示す図、、第4図はDKCのハードウエア構成例
を示す図、第5図乃至第8図は本発明の制御動作
を説明するための流れ図である。 1……チヤネル、2……磁気デイスク制御装置
(DKC)、3……接続信号線、4……磁気デイス
ク記憶装置(DKU)、5……接続切換器、6……
DKU制御メモリ。
FIG. 1 is a diagram showing an example of the connection configuration between a conventional DKC and DKU, FIG. 2 is a diagram showing an example of the connection configuration according to the present invention, and FIG. 3 is a diagram showing an example of the configuration of a control memory provided in the DKU. FIG. 4 is a diagram showing an example of the hardware configuration of the DKC, and FIGS. 5 to 8 are flowcharts for explaining the control operation of the present invention. 1... Channel, 2... Magnetic disk controller (DKC), 3... Connection signal line, 4... Magnetic disk storage device (DKU), 5... Connection switch, 6...
DKU control memory.

Claims (1)

【特許請求の範囲】 1 複数の外部記憶制御装置と、該複数の外部記
憶制御装置により相互に制御される複数の外部記
憶装置とを具備し、外部記憶制御装置がチヤネル
を通して中央処理装置に接続されている電子計算
機システムにおいて、 前記外部記憶装置対応に制御メモリを設けると
共に、 前記各外部記憶制御装置は、チヤネルより指定
された外部記憶装置に対する一連の動作制御中の
切れ目で、以後制御を再開するのに必要な制御情
報を当該外部記憶装置対応の前記制御メモリに転
送して当該外部記憶装置を切離す機能と、任意の
外部記憶装置から結合要求が発生したとき動作中
にないと、該結合要求のあつた外部記憶装置を選
択して、当該外部記憶装置対応の制御メモリから
制御情報を取り込んで制御を再開する機能とを有
することを特徴とする外部記憶制御方式。 2 制御再開時、外部記憶制御装置は複数のチヤ
ネルに結合要求を発し、その時、動作中にない任
意のチヤネルを選択して制御を再開することを特
徴とする特許請求の範囲第1項記載の外部記憶制
御方式。
[Scope of Claims] 1 A system comprising a plurality of external storage control devices and a plurality of external storage devices mutually controlled by the plurality of external storage control devices, the external storage control device being connected to a central processing unit through a channel. In the computer system, a control memory is provided corresponding to the external storage device, and each of the external storage control devices resumes control at a break in a series of operation controls for the external storage device specified by the channel. A function that transfers the control information necessary for the external storage device to the control memory corresponding to the external storage device and disconnects the external storage device, and a function that disconnects the external storage device if it is not in operation when a connection request is generated from any external storage device. 1. An external storage control method comprising a function of selecting an external storage device that has received a connection request, importing control information from a control memory corresponding to the external storage device, and restarting control. 2. When resuming control, the external storage control device issues a connection request to a plurality of channels, selects any channel that is not in operation at that time, and resumes control. External storage control method.
JP18735281A 1981-11-21 1981-11-21 External storage controlling system Granted JPS5890256A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18735281A JPS5890256A (en) 1981-11-21 1981-11-21 External storage controlling system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18735281A JPS5890256A (en) 1981-11-21 1981-11-21 External storage controlling system

Publications (2)

Publication Number Publication Date
JPS5890256A JPS5890256A (en) 1983-05-28
JPH0563817B2 true JPH0563817B2 (en) 1993-09-13

Family

ID=16204484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18735281A Granted JPS5890256A (en) 1981-11-21 1981-11-21 External storage controlling system

Country Status (1)

Country Link
JP (1) JPS5890256A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59194511U (en) * 1983-06-13 1984-12-24 本田技研工業株式会社 Valve gear with shutdown function for internal combustion engines
JPS6037030A (en) * 1983-08-09 1985-02-26 Fujitsu Ltd File connection method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS585825A (en) * 1981-07-03 1983-01-13 Fujitsu Ltd Reserve/release system in device cross call

Also Published As

Publication number Publication date
JPS5890256A (en) 1983-05-28

Similar Documents

Publication Publication Date Title
JP3694273B2 (en) Data processing system having multipath I/O request mechanism - Patents.com
US4014005A (en) Configuration and control unit for a heterogeneous multi-system
US6973586B2 (en) System and method for automatic dynamic address switching
US6321346B1 (en) External storage
US20070174849A1 (en) Non-disruptive multipath device driver update system and method
US6389559B1 (en) Controller fail-over without device bring-up
US6038681A (en) Multi-array disk apparatus
JPH0563817B2 (en)
JPS6259333B2 (en)
JPH0792731B2 (en) External storage device diagnosis method
JPS605329A (en) Managing system of duplex disk
JPH10326154A (en) Array controller and data server
JPH0612190A (en) Magnetic disk control system
JPH0251951A (en) Exchange processing program verification system
JPS638500B2 (en)
JPS60144820A (en) Input and output channel processor
JPS62160540A (en) Redundant information processing equipment
JPS597971B2 (en) I/O device control method
JPS63193252A (en) Macrocommand processor
JPS6113627B2 (en)
JPH05313831A (en) Control system for duplexed volume
JPS6130309B2 (en)
JPH06282382A (en) Dual magnetic disk drive system
JPS6136861A (en) Memory device
JPS6339065A (en) Data transfer device