JPH0567964B2

JPH0567964B2 -

Info

Publication number: JPH0567964B2
Application number: JP56188843A
Authority: JP
Inventors: Hideji Koike
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-11-25
Filing date: 1981-11-25
Publication date: 1993-09-28
Also published as: DE3243674C2; GB2113877B; US4499416A; GB2113877A; DE3243674A1; JPS5890177A

Description

【発明の詳細な説明】発明の技術分野この発明は基準電圧を発生する基準電圧回路に
関する。

発明の技術的背景従来、集積回路内部の基準電圧回路として、第
１図に示すような抵抗分割による基準電圧回路が
用いられていた。

背景技術の問題点しかしながら、従来の回路は、電源電圧Vccの
変動により基準電圧V_REFが変動するため、広い電
源電圧範囲における基準電圧回路としては適して
いない。

発明の目的この発明は上記実情に鑑みて成されたもので、
その目的は、広い電圧範囲に渡つて、一定な基準
電圧を発生し得る基準電圧回路を特徴することに
ある。

発明の概要この発明は、一端が接地され、かつ他端が基準
電圧端子に接続された第１の抵抗と、一端が電源
電圧端子に接続され、かつ他端が基準電圧端子に
接続された第２の抵抗と、ドレインが前記基準電
圧端子に接続されると共にソースが接地され、か
つゲートが前記電源電圧端子に接続された第２の
抵抗調整用MOS型電界効果トランジスタとから
なる基準電圧回路であり、前記基準電圧端子から
得られる基準電圧は、電源電圧の変動の影響を受
けることがない。

発明の実施例以下図面を参照してこの発明の一実施例を説明
する。第２図において、１１は電源電圧Vccが供
給される電源電圧端子、１２は基準電圧V_REFが得
られる基準電圧端子である。基準電圧端子１２と
接地間には、抵抗R₁が接続されている。電源電
圧端子１１と基準電圧端子１２との間には、抵抗
R₂が接続されている。また、１３はエンハンス
メント型のＮチヤンネルMOS（Metal Oxide
Semiconductor）型電界効果トランジスタであ
り、このトランジスタ１３のドレインは基準電圧
端し１２に接続されると共にソースは接地され、
かつゲートは電源電圧端子１１に接続されてい
る。

上記の回路構成において、基準電圧Vccが
ΔVccだけ増加したとすれば、抵抗R₂を流れる電
流I₂の増加分ΔI₂は、 ΔI₂＝ΔVcc／R₂ ……(1) となる。

一方、基準電圧V_REF＝一定とし、抵抗R₁を流
れる電流I₁の増加分をΔI₁とすると、 ΔI₁＝０である。

また、トランジスタ１３のしきい値をV_Tとし、
Vcc−V_T＞V_REFとすると、トランジスタ１３は３
極管動作をしており、トランジスタ１３に流れる
電流I₃は次式で与えられる。

I₃＝β｛（Vcc−V_T）V_REF−V²／_REF／２｝ ……(2) 但し、 β＝Ｗ／Ｌ・ε_pxμ／t_px ……(3) ここで、Ｗ：トランジスタ１３のゲート幅、Ｌ：トランジスタ１３のゲート長、 ε_px：ゲート酸化
膜の誘電率、 t_px：ゲート酸化
膜の厚さ、 μ：移動度で
ある。

従つて、電流I₃の増加分ΔI₃は、 ΔI₃＝∂I₃／∂Vcc・ΔVcc＝βV_REFΔVcc ……(4) となる。また、 ΔI₂＝ΔI₁＋ΔI₃ ……(5) である。従つて、(1)、(4)、(5)式より R₂＝１／βV_REF ……(6) が得られる。

以上のことから、抵抗R₂の値を式(6)のように
設定すれば、基準電圧V_REFを電源電圧Vccに依存
しないようにできることが分かる。

また、抵抗R₁の値は、次のようになる。すな
わち、 I₂＝Vcc−V_REF／R₂ ……(7) だから、(6)式を(7)式に代入して I₂＝βV_REF（Vcc−V_REF） ……(8) また、I₁＝V_REF／R₁だから、この式と(2)式、(8)
式をI₂＝I₁＋I₃に代入して βV_REF（Vcc−V_REF）＝V_REF／R₁−β／２｛V_REF−２（Vcc−V_T）｝V_REF １／R₁ ＝β（Vcc−V_REF）＋β／２｛V_REF−２（Vcc− V_T）｝＝β／２（2V_T−V_REF） ∴R₁−２／β（2V_T−V_REF） ……(9) (6)式、(9)式から分かるように、抵抗R₁，R₂は、
基準電圧V_REF、定数β、しきい値電圧V_Tで一意
的に表現され、電源電圧Vccに依存しないように
できる。言い換えれば第２図の回路は、抵抗R₁
に定電流が流れるように、トランジスタ１３によ
り電流制御をして、電源電圧Vccに影響されない
一定の基準電圧V_REFを得るようにしている。

第３図は、本発明の他の実施例を示すもので、
第２図の抵抗R₁の代わりに、ゲートがドレイン
に接続されたエンハンスメント型のＮチヤンネル
MOSトランジスタ１４を用いたものである。こ
の回路も、第２図の回路と同様に、抵抗R₂とト
ランジスタ１３との間には(6)式の関係が成立す
る。つまり、(6)式の関係により、基準電圧V_REF、
トランジスタ１３の定数（大きさ）β₁₃、抵抗R₂、
及びこれら定数間の関係が定まる。したがつてこ
の場合も、基準電圧V_REFは電源電圧Vccに何ら影
響されないことはない。このことを別の見方をす
れば、トランジスタ１４に一定電流が流れるよう
に、トランジスタ１３の電流制御を電源Vccで行
つていることである。また、ここでトランジスタ
１４の定数（大きさ）β（ここではβ₁₄という）を
求めておく。トランジスタ１４は、ドレインとゲ
ートが共通接続されており、５極管動作であるか
ら、トランジスタ１４を流れる電流I₁は、次式で
与えられる。

I₁＝β₁₄／２（V_REF−V_T）² ……(10) I₂＝I₁＋I₃ であるから（I₂は抵抗R₂を流れる電流、I₃はトラ
ンジスタ１３を流れる電流）、 I₂ ＝Vcc−V_REF／R₂ ＝β₁₄／２（V_REF−V_T）² −β₁₃／２｛V_REF−２（Vcc−V_T）｝V_REF β₁₄／２（V_REF−V_T）² ＝β₁₃V_REF（Vcc−V_REF）＋β₁₃／２｛V_REF−２（Vcc−V_T）｝V_REF β₁₄＝β₁₃V_REF（V_REF−2V_T）（V_REF−V_T）²
……(11) この(11)式によつて、定数β₁₄は、基準電圧V_REF、
しきい値電圧V_Tトランジスタ１３の定数β₁₃で一
意的に与えられるものである。

第４図は、本発明のさらに他の実施例を示すも
ので、第３図の抵抗R₂の代わりに、ゲートがド
レインに接続されたエンハンスメント型のＮチヤ
ンネルMOS型電界効果トランジスタ１５を用い
たものである。第４図の回路では、(6)式の関係は
成立しない。しかし、トランジスタ１５を線形抵
抗で近似することにより、(6)式と同様の関係式を
得ることができる。即ち、トランジスタ１５を流
れる電流I₂は、電源電圧Vccの関数であるので、
トランジスタ１５の微分抵抗r₂は、１／r²＝（∂I₂／∂Vcc）Vcc＝V₀ …(12) で与えられる。ただし、V₀は一定電圧で、通常
5Vである。

ここで、Vcc＝V₀のときのr₂をR₂と見なすと、
(6)、(12)式から、（∂I₂／∂cc）_Vcc=V0＝βV_REF …(13) なる関係式を得る。

(13)式は、抵抗R₂が非線形抵抗である場合に一
般的に成り立つ関係式であつて、電源電圧Vccの
変動幅が、比較的小さい場合にのみ有効である。

また本発明には次の利点もある。即ち、基準電
圧回路の他の公知例として、第５図に示すものが
ある（特開昭54−152138号公報参照）。この公知
例の回路は、本発明の第２図の回路において、こ
の回路から抵抗R₁を削除したような形をしてい
る。以下、上記公知例の回路を、上記本発明の第
２図と対応させた形で解析する。

第５図において、 I₂＝I₃ ……(14) であるから、前記(2)式に準じて考えれば、 Vcc−V_REF／R₂＝−β／２｛V_REF−２（Vcc−V_T）｝ V_REF ……(15) 電圧V_REFを、Vccの変化に対して一定に保つに
は、 ΔI₂／ΔVcc＝ΔI₃／ΔVcc ……(16) であるから、１／R₂＝βV_REF ……(17) (14)式、(17)式から、（Vcc−V_REF）βV_REF ＝−β／２V_REF ｛V_REF−２（Vcc−V_T｝ Vcc−V_REF＝（Vcc−V_T）−V_REF／２ V_REF＝2V_T …(18) つまり第５図の回路は、基準電圧V_REFが2V_T
（２倍のしきい値電圧）に等しい場合にのみ、
V_REFは一定に保たれる。換言すれば、第５図の公
知例では、基準電圧V_REFは、トランジスタのしき
い値電圧によつて一意的に決定される。

これに対し、本発明の第２図の回路の場合、 I₂＝I₁＋I₃ ……(19) が成立するから、 Vcc−V_REF／R₂＝V_REF／R₁−β／２｛V_REF−２（Vcc
−V_T）｝V_REF…(20) さらに、第２図の回路が電源Vccの変化に対し
て、基準電圧V_REFが一定であるためには、 ΔI₂／ΔVcc＝ΔI₃／ΔVcc ……(21) つまり１／R₂＝βV_REF ……(22) が成立する必要がある。(20)式、（22）式から、（Vcc−V_REF）βV_REF＝ＡV_REF／R₁−βV_REF／２｛V
_REF−２（Vcc−V_T）｝…(23) （23）式から、１／R₁＝β（Vcc−V_REF）＋β／２｛V_REF−２（Vcc−
V_T）｝＝β／２（2V_T−V_REF）…(24) となる。

従つて、抵抗R₁を（24）式によつて設定し、
抵抗R₂を（22）式によつて設定することにより、
基準電圧V_REFを任意の値に設定できるのである。
つまり本発明は、抵抗R₁を追加することにより、
基準電圧V_REFを自由に設定できるものである。

なお、上記第２図ないし第４図の実施例におい
ては、基準電圧端子と接地間に接続されるトラン
ジスタを、ＮチヤンネルMOSトランジスタ１３
としたが、電源電圧Vccが負の場合には、Ｐチヤ
ンネルMOSトランジスタとすればよい。

また、第３図、第４図の実施例において、抵抗
として、ゲートがドレインに接続されたエンハン
スメント型のMOSトランジスタ１４，１５を用
いたが、ゲートがソースに接続されたデプリーシ
ヨン型のMOSトランジスタとしてもよい。

発明の効果以上のようにこの発明によれば、広い電圧範囲
に渡つて、一定な基準電圧を自由に発生し得る基
準電圧回路を提供できるものである。

【図面の簡単な説明】

第１図は従来の基準電圧回路の構成図、第２図
はこの発明の一実施例に係わる基準電圧回路の構
成図、第３図はこの発明の実施例に係わる回路構
成図、第４図はこの発明のさらに他の実施例に係
わる回路構成図、第５図は、本発明の効果を説明
するために用いた他の従来例の基準電圧回路図で
ある。１１……電源電圧端子、１２……基準電圧端
子、１３，１４，１５……エンハンスメント型Ｎ
チヤンネルMOSトランジスタ、R₁，R₂……抵
抗。

Claims

【特許請求の範囲】１一端が接地され、かつ他端が基準電圧端子に
接続された第１の抵抗と、一端が電源電圧端子に
接続され、かつ他端が基準電圧端子に接続された
第２の抵抗と、ドレインが前記基準電圧端子に接
続されると共にソースが接地され、かつゲートが
前記電源電圧端子に接続された第２の抵抗調整用
MOS型電界効果トランジスタとを具備し、前記
第２の抵抗の抵抗値R₂、前記MOS型電界効果ト
ランジスタの定数β、及び前記基準電圧端子から
得られる基準電圧V_REFの間に、 R₂＝１／βV_REF 但し、 β＝Ｗ／Ｌ・ε_pxμ／t_px Ｗ：MOS型電界効果トランジスタのゲート
幅Ｌ：MOS型電界効果トランジスタのゲート
長 ε_px：MOS型電界効果トランジスタのゲート
酸化膜の誘電率 t_px：AMOS型電界効果トランジスタのゲー
ト酸化膜厚 μ：移動度の関係式が成り立つことを特徴とする基準電圧回
路。２前記第１の抵抗はゲートがドレインに接続さ
れたエンハンスメント型電界効果トランジスタで
ある特許請求の範囲第１項に記載の基準電圧回
路。３前記第１の抵抗は、ゲートがソースに接続さ
れたデプリーシヨン型電界効果トランジスタであ
る特許請求の範囲第１項に記載の基準電圧回路。４前記第１の抵抗及び第２の抵抗は、それぞれ
ゲートがソースに接続されたデプリーシヨン型電
界効果トランジスタである特許請求の範囲第１項
に記載の基準電圧回路。