JPH0568950B2 - - Google Patents
Info
- Publication number
- JPH0568950B2 JPH0568950B2 JP59168790A JP16879084A JPH0568950B2 JP H0568950 B2 JPH0568950 B2 JP H0568950B2 JP 59168790 A JP59168790 A JP 59168790A JP 16879084 A JP16879084 A JP 16879084A JP H0568950 B2 JPH0568950 B2 JP H0568950B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic flux
- frequency
- voltage
- transformer
- saturation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004907 flux Effects 0.000 claims description 22
- 238000001514 detection method Methods 0.000 claims description 10
- 238000012937 correction Methods 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 6
- 108091006776 SLC18B1 Proteins 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 230000005284 excitation Effects 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004146 energy storage Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/40—Means for preventing magnetic saturation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、直流電力を商用周波数程度の低周波
交流電力に変換する電力変換装置に関するもので
ある。
交流電力に変換する電力変換装置に関するもので
ある。
［発明の技術的背景とその問題点］
第６図に、直流電力を商用周波数の交流電力に
変換し、交流系統に連系する本発明を適用出来る
電力変換装置の主回路構成の一例を示す。
変換し、交流系統に連系する本発明を適用出来る
電力変換装置の主回路構成の一例を示す。
この装置は、直流電源１から高周波インバータ
２を介して、高周波交流（例えば20KHz）に変換
する。その後、直流電源側と交流電源側とを絶縁
する高周波トランス３を介して電力を伝達し、再
び整流器４により一度直流に変換した後、エネル
ギー蓄積素子（本図に於てはリアクトル）５を経
て、再度交流系統連系用低周波インバータ６によ
り、商用周波数（例えば60KHz）の交流電力に変
換して、交流系統７に連系するものである。
２を介して、高周波交流（例えば20KHz）に変換
する。その後、直流電源側と交流電源側とを絶縁
する高周波トランス３を介して電力を伝達し、再
び整流器４により一度直流に変換した後、エネル
ギー蓄積素子（本図に於てはリアクトル）５を経
て、再度交流系統連系用低周波インバータ６によ
り、商用周波数（例えば60KHz）の交流電力に変
換して、交流系統７に連系するものである。
一般に、直流電源１と交流系統７との間には、
地絡保護や、インバータ２中のスイツチング素子
２１，２２，２３，２４の耐圧の問題等のため、
絶縁用のトランス３を必要とする。その際、仮に
インバータ２に於て、直流電力を、高周波交流で
なく、直接商用周波数の交流電力に変換すれば、
第６図中の整流器４、商用電源連系用インバータ
６は不要となる。（ただしリアクトル５は、この
場合でも省略することはできない。）この様に、
直接商用周波数の交流に変換した場合、絶縁用ト
ランス３は、商用周波数程度の低周波電力を伝達
しなければならないため、第６図の電力変換装置
の様に高周波電力を伝達する場合に比べて、変圧
器の大きさは、格段に増加する。従つて、商用周
波トランスよりも、高周波トランス３、整流器
４、交流系統連系用低周波インバータ６の組合せ
の方が、装置全体として、小形化が可能である。
また効率の点に於ても、低周波トランスよりも高
周波トランスの方が低損失にできるため、整流
器、連系用インバータの損失を含めても、装置全
体の総合効率を良くすることが可能である。
地絡保護や、インバータ２中のスイツチング素子
２１，２２，２３，２４の耐圧の問題等のため、
絶縁用のトランス３を必要とする。その際、仮に
インバータ２に於て、直流電力を、高周波交流で
なく、直接商用周波数の交流電力に変換すれば、
第６図中の整流器４、商用電源連系用インバータ
６は不要となる。（ただしリアクトル５は、この
場合でも省略することはできない。）この様に、
直接商用周波数の交流に変換した場合、絶縁用ト
ランス３は、商用周波数程度の低周波電力を伝達
しなければならないため、第６図の電力変換装置
の様に高周波電力を伝達する場合に比べて、変圧
器の大きさは、格段に増加する。従つて、商用周
波トランスよりも、高周波トランス３、整流器
４、交流系統連系用低周波インバータ６の組合せ
の方が、装置全体として、小形化が可能である。
また効率の点に於ても、低周波トランスよりも高
周波トランスの方が低損失にできるため、整流
器、連系用インバータの損失を含めても、装置全
体の総合効率を良くすることが可能である。
しかしながらここで問題となる点として、高周
波トランス３の飽和があげられる。つまり、装置
の小形化、高効率化を図れば図る程、飽和問題が
顕著になつてくる。従つて何らかの対策をしなけ
れば、スイツチング素子２１〜２４の破壊ない
し、トランス３の焼損という事故につながる可能
性がある。
波トランス３の飽和があげられる。つまり、装置
の小形化、高効率化を図れば図る程、飽和問題が
顕著になつてくる。従つて何らかの対策をしなけ
れば、スイツチング素子２１〜２４の破壊ない
し、トランス３の焼損という事故につながる可能
性がある。
［発明の目的］
本発明は、上記事情を考慮してなされたもの
で、交流系統に所望の電流を流す様に制御しつ
つ、高周波インバータ２中のスイツチング素子２
１，２２，２３，２４のオン時間を制御すること
により、トランス３が発生する磁束を制御し、一
方では、その制御誤差の蓄積により、トランス３
が飽和し始めた場合、速やかに制御回路にリセツ
トをかけて、通常の制御に復帰させることで、完
全にトランスを飽和させてしまうことが無い様
な、電力変換装置を提供することを目的とするも
のである。
で、交流系統に所望の電流を流す様に制御しつ
つ、高周波インバータ２中のスイツチング素子２
１，２２，２３，２４のオン時間を制御すること
により、トランス３が発生する磁束を制御し、一
方では、その制御誤差の蓄積により、トランス３
が飽和し始めた場合、速やかに制御回路にリセツ
トをかけて、通常の制御に復帰させることで、完
全にトランスを飽和させてしまうことが無い様
な、電力変換装置を提供することを目的とするも
のである。
［発明の概要］
この目的を達成するために本発明は、直流電力
を高周波インバータを介して高周波交流に変換
し、高周波トランスを介して電力を伝達した後、
一度整流器を通して直流に戻し、エネルギー蓄積
素子、商用電源連系用インバータにより再び商用
周波の交流電力に変換して、商用電源に連系する
電力変換装置に於て、商用電源に正弦波状の電源
電流を流す様な電圧パターン発生回路の信号によ
り、前記高周波インバータのスイツチング素子を
オン、オフさせつつ、前記高周波トランスに印加
される電圧の極性に応じて、前記スイツチング素
子のオン時間を制御することで、間接的に、前記
高周波トランス内の発生磁束を制御する磁束制御
回路を設け、一方ではその制御回路の制御誤差を
蓄積により、前記高周波トランスが飽和し始めた
場合、直ちに飽和を検出する回路を設け、その飽
和検出回路の信号により前記磁束制御回路にリセ
ツトをかけて、速やかに飽和解除の方向に動作さ
せて、通常の制御に復帰させることで、前記高周
波トランスの飽和を防止している。
を高周波インバータを介して高周波交流に変換
し、高周波トランスを介して電力を伝達した後、
一度整流器を通して直流に戻し、エネルギー蓄積
素子、商用電源連系用インバータにより再び商用
周波の交流電力に変換して、商用電源に連系する
電力変換装置に於て、商用電源に正弦波状の電源
電流を流す様な電圧パターン発生回路の信号によ
り、前記高周波インバータのスイツチング素子を
オン、オフさせつつ、前記高周波トランスに印加
される電圧の極性に応じて、前記スイツチング素
子のオン時間を制御することで、間接的に、前記
高周波トランス内の発生磁束を制御する磁束制御
回路を設け、一方ではその制御回路の制御誤差を
蓄積により、前記高周波トランスが飽和し始めた
場合、直ちに飽和を検出する回路を設け、その飽
和検出回路の信号により前記磁束制御回路にリセ
ツトをかけて、速やかに飽和解除の方向に動作さ
せて、通常の制御に復帰させることで、前記高周
波トランスの飽和を防止している。
［発明の実施例］
まず、第６図により、本発明の原理を説明す
る。
る。
電源電流IUを電源電圧VACと同相（つまり力率
＝１）とするには、商用電源連系用低周波インバ
ータ６中のスイツチング素子６１，６２，６３，
６４を位相角α＝0°で制御する。つまり電源電圧
VACが０となるタイミングでスイツチング素子
（図ではサイリスタ）６１，６４又は６２，６３
の組合せでオンさせる。従つてインバータ６の入
力側の電圧VINVは、スイツチング素子６１，６
２，６３，６４の導通状態に応じて、商用電源が
全波整流された電圧波形となる。一方高周波イン
バータ２において、高速スイツチング素子２１，
２２，２３，２４のうち、２１，２４又は２２，
２３の組合せでオンさせると高周波トランス３の
一次側（高周波インバータ側を一次側、整流器側
を二次側とする。）に直流電圧VDCが印加され、
従つて二次側に電圧V2が現われる。つまり、ト
ランスの巻数比をn1：n2として スイツチング素子２１，２４オンの場合 V2＝n2／n1VDC スイツチング素子２２，２３オンの場合 V2＝n2／n1VDC その他の場合 V2≒０又は無励磁となる。故
に、整流器４の出力電圧VRECは スイツチング素子２１，２４オン又は ２２，２３オンの場合VREC＝n2／n1VDC その他の場合 VREC≒０ となる。従つてリアクトル５に印加される電圧は
VREC−VINVであるのでスイツチング素子２１，２
４又は２２，２３の組合せでオンの場合 n2／n1VDC−VINV ……(A) その他の場合 −VINV ……(B) となる。そこでn2／n1VDC＞（VINVの最大値）となる 様に、トランスの巻数比n1：n2を決めておけば、
リアクトル５を流れる電流ILは (A)の場合 IL 増加 (B)の場合 IL 減少 となる。
＝１）とするには、商用電源連系用低周波インバ
ータ６中のスイツチング素子６１，６２，６３，
６４を位相角α＝0°で制御する。つまり電源電圧
VACが０となるタイミングでスイツチング素子
（図ではサイリスタ）６１，６４又は６２，６３
の組合せでオンさせる。従つてインバータ６の入
力側の電圧VINVは、スイツチング素子６１，６
２，６３，６４の導通状態に応じて、商用電源が
全波整流された電圧波形となる。一方高周波イン
バータ２において、高速スイツチング素子２１，
２２，２３，２４のうち、２１，２４又は２２，
２３の組合せでオンさせると高周波トランス３の
一次側（高周波インバータ側を一次側、整流器側
を二次側とする。）に直流電圧VDCが印加され、
従つて二次側に電圧V2が現われる。つまり、ト
ランスの巻数比をn1：n2として スイツチング素子２１，２４オンの場合 V2＝n2／n1VDC スイツチング素子２２，２３オンの場合 V2＝n2／n1VDC その他の場合 V2≒０又は無励磁となる。故
に、整流器４の出力電圧VRECは スイツチング素子２１，２４オン又は ２２，２３オンの場合VREC＝n2／n1VDC その他の場合 VREC≒０ となる。従つてリアクトル５に印加される電圧は
VREC−VINVであるのでスイツチング素子２１，２
４又は２２，２３の組合せでオンの場合 n2／n1VDC−VINV ……(A) その他の場合 −VINV ……(B) となる。そこでn2／n1VDC＞（VINVの最大値）となる 様に、トランスの巻数比n1：n2を決めておけば、
リアクトル５を流れる電流ILは (A)の場合 IL 増加 (B)の場合 IL 減少 となる。
ここで注目すべき点は、高速スイツチング素子
２１，２４又は２２，２３の組合せのどちらに於
ても、その結果として、リアクトルを流れる電流
ILを増加させることができることである。従つて
トランスの飽和を考慮した場合、ILを増加させな
ければならない期間に於て、２１，２４又は２
２，２３がオンしている時間をバランスよく制御
してやれば良いことになる。
２１，２４又は２２，２３の組合せのどちらに於
ても、その結果として、リアクトルを流れる電流
ILを増加させることができることである。従つて
トランスの飽和を考慮した場合、ILを増加させな
ければならない期間に於て、２１，２４又は２
２，２３がオンしている時間をバランスよく制御
してやれば良いことになる。
以下、本発明の一実施例を第１図を参照して説
明する。この図は、第６図の主回路構成を同一と
していて、図中の電源電流IU（つまりアクトル電
流IL）を所定の正弦波状の電流になる様に制御し
つつ、かつ高周波トランス３が飽和しない様に高
周波インバータ２中の高速スイツチング素子２
１，２２，２３，２４を駆動するためのブロツク
図である。
明する。この図は、第６図の主回路構成を同一と
していて、図中の電源電流IU（つまりアクトル電
流IL）を所定の正弦波状の電流になる様に制御し
つつ、かつ高周波トランス３が飽和しない様に高
周波インバータ２中の高速スイツチング素子２
１，２２，２３，２４を駆動するためのブロツク
図である。
スイツチングパターン発生回路１００では電源
電流IUを正弦波状の電流にするために、高周波イ
ンバータ２中のスイツチング素子のスイツチング
信号SW１４、SW23を出力する。そのためにま
ず整流器４の出力VRECとして発生すべき電圧のパ
ターンVPATを電圧パターン発生回路より出力
する。この電圧パターン発生回路は、通常よく行
なわれている様な、ある電流基準の付近に被制御
電流が存在する様に比較器で比較してオン、オフ
のパターンつまり電圧パターンVPATを発生す
る回路（直接電流比較型パルス幅変調制御）や、
所定の電流を流す様な電圧基準と三角波を比較し
てVRECとして発生すべき電圧パターンVPATを
発生する回路（三角波比較型パルス幅変調制御）、
あるいは、あらかじめ演算等により電圧パターン
を用意しておく様な回路等で良い。ここで注目す
べき点は、発生された電圧パターンVPATは、
特にトランスの飽和を意識せずに、電源電流IUの
つまりリアクトル電流ILを制御するための任意の
パターンで良い点である。ただし、振幅変調制御
ではなくパルス幅変調制御である。よつて、発生
された電圧VPATは幅の広いパルスを含んでい
ても良い。
電流IUを正弦波状の電流にするために、高周波イ
ンバータ２中のスイツチング素子のスイツチング
信号SW１４、SW23を出力する。そのためにま
ず整流器４の出力VRECとして発生すべき電圧のパ
ターンVPATを電圧パターン発生回路より出力
する。この電圧パターン発生回路は、通常よく行
なわれている様な、ある電流基準の付近に被制御
電流が存在する様に比較器で比較してオン、オフ
のパターンつまり電圧パターンVPATを発生す
る回路（直接電流比較型パルス幅変調制御）や、
所定の電流を流す様な電圧基準と三角波を比較し
てVRECとして発生すべき電圧パターンVPATを
発生する回路（三角波比較型パルス幅変調制御）、
あるいは、あらかじめ演算等により電圧パターン
を用意しておく様な回路等で良い。ここで注目す
べき点は、発生された電圧パターンVPATは、
特にトランスの飽和を意識せずに、電源電流IUの
つまりリアクトル電流ILを制御するための任意の
パターンで良い点である。ただし、振幅変調制御
ではなくパルス幅変調制御である。よつて、発生
された電圧VPATは幅の広いパルスを含んでい
ても良い。
電圧パターン発生回路により発生した電圧パタ
ーン信号VPATは、スイツチング素子選択回路
へ入力される。この回路では、次にオンすべきス
イツチング素子２１，２４又は２２，２３の組合
せを選択する。例えば２１，２４をオンすべき場
合は、２１，２４選択信号SEL１４を縦短絡防止
用遅延回路へ出力する。そこで例えば数μSECの
遅延ののち、２１，２４オン信号SW１４がスイ
ツチング素子駆動回路へ出力されて、スイツチン
グ素子２１，２４にそれぞれ駆動信号Ｄ１、Ｄ４
が出力される。そして素子２１，２４が導通して
高周波トランス３の一次側へ直流電圧VDCが印加
され、その結果VRECに電圧が現われて、リアクト
ル電流ILが増加する。一方スイツチング素子２
１，２４オン信号SW１４及び２２，２３オン信
号SW２３は、磁束制御回路１００へも出力され
る。そこで、まずSW１４，SW２３は極性付全
導通時間計算回路へ入力される。そこでは、SW
１４又はSW２３の信号が出ている時間を符号付
で計測する。つまりSW１４が出力されている時
間は正、SW２３が出力されている時間は負とし
てその総和をとる。その結果が極性付全導通時間
ＴＮとなる。このＴＮは、高周波トランス３
内に発生する磁束の模擬信号つまり発生磁束レベ
ルと見ることができる。従つて本発明において
は、この極性付全体導通時間ＴＮがある一定レ
ベルを越えない様に制御を行なうことにより、高
周波トランス３の磁束の飽和を防止あるいは制御
している。この時間データＴＮは次に領域判別
回路へ出力される。ＴＮがある上限値ULMT
を越えた場合、上限オーバ信号ULＶが出力さ
れる。またある下限値DLMTの下まわつた場合、
下限オーバ信号DLＶが出力される。またそれ
らの限界値内に位置する場合には交互にスイツチ
ング信号ALTが出力される。それらの信号（UL
ｏＶ、DLＶ、ALT）は、スイツチング素子選
択回路へ出力され、その信号をもとにしてスイツ
チング素子の組２１，２４，２２，２３を選択す
る。
ーン信号VPATは、スイツチング素子選択回路
へ入力される。この回路では、次にオンすべきス
イツチング素子２１，２４又は２２，２３の組合
せを選択する。例えば２１，２４をオンすべき場
合は、２１，２４選択信号SEL１４を縦短絡防止
用遅延回路へ出力する。そこで例えば数μSECの
遅延ののち、２１，２４オン信号SW１４がスイ
ツチング素子駆動回路へ出力されて、スイツチン
グ素子２１，２４にそれぞれ駆動信号Ｄ１、Ｄ４
が出力される。そして素子２１，２４が導通して
高周波トランス３の一次側へ直流電圧VDCが印加
され、その結果VRECに電圧が現われて、リアクト
ル電流ILが増加する。一方スイツチング素子２
１，２４オン信号SW１４及び２２，２３オン信
号SW２３は、磁束制御回路１００へも出力され
る。そこで、まずSW１４，SW２３は極性付全
導通時間計算回路へ入力される。そこでは、SW
１４又はSW２３の信号が出ている時間を符号付
で計測する。つまりSW１４が出力されている時
間は正、SW２３が出力されている時間は負とし
てその総和をとる。その結果が極性付全導通時間
ＴＮとなる。このＴＮは、高周波トランス３
内に発生する磁束の模擬信号つまり発生磁束レベ
ルと見ることができる。従つて本発明において
は、この極性付全体導通時間ＴＮがある一定レ
ベルを越えない様に制御を行なうことにより、高
周波トランス３の磁束の飽和を防止あるいは制御
している。この時間データＴＮは次に領域判別
回路へ出力される。ＴＮがある上限値ULMT
を越えた場合、上限オーバ信号ULＶが出力さ
れる。またある下限値DLMTの下まわつた場合、
下限オーバ信号DLＶが出力される。またそれ
らの限界値内に位置する場合には交互にスイツチ
ング信号ALTが出力される。それらの信号（UL
ｏＶ、DLＶ、ALT）は、スイツチング素子選
択回路へ出力され、その信号をもとにしてスイツ
チング素子の組２１，２４，２２，２３を選択す
る。
以上の様子を第２図のタイミングチヤートをも
とにして、更に説明する。図の様な電圧パターン
信号VPATが電圧パターン発生回路より出力さ
れた場合を考える。このVPATは、前記の様に、
整流器４の出力電圧VRECとほぼ相似の関係にあ
る。図中のＡで示される時点よりも前の期間は、
極性付全導通時間ＴＮ（すなわち、発生磁束模
擬信号）は、上限ULMT、下限DLMT内にある
ため、それぞれの限界オーバ信号ULＶ、DL
Ｖは出力されず、交互スイツチング信号ALTが
出力されている。このALTが出力されている期
間（つまり“Ｈ”）は、図の様にVPATが出力さ
れるごとに、SW１４，SW２３が交互に出力さ
れる。ここで、前回どちらの組が導通状態にあつ
たかは、スイツチング素子記憶回路からの信号
MEM１４，MEM２３をもとにしている。その
結果、高周波トランス３には正、負の電圧が交互
に印加される。しかしながらSW１４，SW２３
のオン時間は、VPATのオン時間によるため、
必ずしも同一でない。従つて、その総和であるＴ
ｏＮのレベルも次第に増加（あるいは減少）し、
その結果上限値（あるいは下限値）をオーバす
る。第２図では、Ａ点において、上限値を越えた
場合を示している。この時点で、上限オーバ信号
ULＶが出力され、同時に（実際は縦短絡防止
のための微小時間経過後であるが、図では略して
ある。）SW１４信号をリセツトしてSW２３信号
を出力することにより、高周波インバータ２にお
いては、素子２１，２４の組から２２，２３の組
へと導通状態が替わり、高周波トランス３には、
正から負の極性の電圧が印加される。一方その二
次電圧V2は、整流器４により整流されるため、
VRECには電圧が現われ、その結果リアクトル電流
を増加させ続けることができる。その後ＴＮは
減少して、上限・下限内に設けられた限界値オー
バ信号をリセツトレベルRSTＶ（図では、中心
にとつてあるが、任意でよい。）に達した時点で
（第２図中ではA′点）ULＶ信号をリセツトす
る。図にも示してある様にULＶが出力されて
いる期間は、SW２３のみを出力する様にする。
その後ALT信号が復活することにより、A′点以
後は、Ａ点以前の様に交互スイツチングを繰り返
すことになる。
とにして、更に説明する。図の様な電圧パターン
信号VPATが電圧パターン発生回路より出力さ
れた場合を考える。このVPATは、前記の様に、
整流器４の出力電圧VRECとほぼ相似の関係にあ
る。図中のＡで示される時点よりも前の期間は、
極性付全導通時間ＴＮ（すなわち、発生磁束模
擬信号）は、上限ULMT、下限DLMT内にある
ため、それぞれの限界オーバ信号ULＶ、DL
Ｖは出力されず、交互スイツチング信号ALTが
出力されている。このALTが出力されている期
間（つまり“Ｈ”）は、図の様にVPATが出力さ
れるごとに、SW１４，SW２３が交互に出力さ
れる。ここで、前回どちらの組が導通状態にあつ
たかは、スイツチング素子記憶回路からの信号
MEM１４，MEM２３をもとにしている。その
結果、高周波トランス３には正、負の電圧が交互
に印加される。しかしながらSW１４，SW２３
のオン時間は、VPATのオン時間によるため、
必ずしも同一でない。従つて、その総和であるＴ
ｏＮのレベルも次第に増加（あるいは減少）し、
その結果上限値（あるいは下限値）をオーバす
る。第２図では、Ａ点において、上限値を越えた
場合を示している。この時点で、上限オーバ信号
ULＶが出力され、同時に（実際は縦短絡防止
のための微小時間経過後であるが、図では略して
ある。）SW１４信号をリセツトしてSW２３信号
を出力することにより、高周波インバータ２にお
いては、素子２１，２４の組から２２，２３の組
へと導通状態が替わり、高周波トランス３には、
正から負の極性の電圧が印加される。一方その二
次電圧V2は、整流器４により整流されるため、
VRECには電圧が現われ、その結果リアクトル電流
を増加させ続けることができる。その後ＴＮは
減少して、上限・下限内に設けられた限界値オー
バ信号をリセツトレベルRSTＶ（図では、中心
にとつてあるが、任意でよい。）に達した時点で
（第２図中ではA′点）ULＶ信号をリセツトす
る。図にも示してある様にULＶが出力されて
いる期間は、SW２３のみを出力する様にする。
その後ALT信号が復活することにより、A′点以
後は、Ａ点以前の様に交互スイツチングを繰り返
すことになる。
以上の様に制御することにより、極性付全導通
時間ＴＮすなわち、発生磁束模擬値は上限
（ULMT）及び下限（DLMT）範囲内に入り、
従つてトランスの飽和は理想的な場合防止でき
る。しかしながら実際問題としてスイツチング素
子のターンオン時間、ターンオン時間のばらつ
き、あるいはスイツチング時の過渡現象（振動
等）の影響、直流電圧の時間的な変動又は制御誤
差の蓄積（デイジタル制御の場合量子化誤差、ア
ナログ制御の場合ドリフトによる誤差等）等のた
め、磁束制御回路上では、正規に制御を行なつて
いるにもかかわらず、トランスに於ては次第に飽
和の方向へ進んで行くことがありうる。その対策
として、第１図の様に飽和検出回路を設け、そこ
から出力されるトランス飽和信号SATにより、
磁束制御回路にいわばリセツトをかける様にす
る。そこでこの飽和検出回路について説明する。
一般にトランスが飽和し始めると、励磁電流が増
加し、２次電圧が低下する。第３図に定性的な電
圧、電流波形を示す。従つてトランスの飽和を検
出するためには、２次電圧V2又は一次電流I1を監
視することによりV2の場合は電圧の低下、I1の場
合はI1中の励磁電流の増加を検出すれば良い。た
だし励磁電流の増加を精度良く検出するために
は、I1電流を精度良くかつ高速に検出する必要が
あるため、一般にV2を検出するよりは難度が高
い。またトランスに磁束センサを埋め込み、Ｂ−
Ｈ特性上のポイントを直接監視して、飽和点を検
出する方法も考えられる。
時間ＴＮすなわち、発生磁束模擬値は上限
（ULMT）及び下限（DLMT）範囲内に入り、
従つてトランスの飽和は理想的な場合防止でき
る。しかしながら実際問題としてスイツチング素
子のターンオン時間、ターンオン時間のばらつ
き、あるいはスイツチング時の過渡現象（振動
等）の影響、直流電圧の時間的な変動又は制御誤
差の蓄積（デイジタル制御の場合量子化誤差、ア
ナログ制御の場合ドリフトによる誤差等）等のた
め、磁束制御回路上では、正規に制御を行なつて
いるにもかかわらず、トランスに於ては次第に飽
和の方向へ進んで行くことがありうる。その対策
として、第１図の様に飽和検出回路を設け、そこ
から出力されるトランス飽和信号SATにより、
磁束制御回路にいわばリセツトをかける様にす
る。そこでこの飽和検出回路について説明する。
一般にトランスが飽和し始めると、励磁電流が増
加し、２次電圧が低下する。第３図に定性的な電
圧、電流波形を示す。従つてトランスの飽和を検
出するためには、２次電圧V2又は一次電流I1を監
視することによりV2の場合は電圧の低下、I1の場
合はI1中の励磁電流の増加を検出すれば良い。た
だし励磁電流の増加を精度良く検出するために
は、I1電流を精度良くかつ高速に検出する必要が
あるため、一般にV2を検出するよりは難度が高
い。またトランスに磁束センサを埋め込み、Ｂ−
Ｈ特性上のポイントを直接監視して、飽和点を検
出する方法も考えられる。
第４図に、２次電圧V2を監視した場合の飽和
検出回路の一実施例を示す。２次電圧が飽和した
かどうかレベルチエツクする信号V′2は、２次電
圧V2又は検出用３次巻線電圧V3を整流後直流電
圧VDCとの除算結果を使用する。この目的はVDC
の時間的な変動を考慮して、レベルチエツクする
信号V′2を正規化するためのものである。従つて
VDCが一定、つまりV1のピーク一定の場合省略可
能である。V′2と飽和検出レベルSATLBLと比較
して、V′2＜SATLBLとなつた時点で飽和検出信
号SATを第１図における極性付全導通時間計算
回路へ出力する。
検出回路の一実施例を示す。２次電圧が飽和した
かどうかレベルチエツクする信号V′2は、２次電
圧V2又は検出用３次巻線電圧V3を整流後直流電
圧VDCとの除算結果を使用する。この目的はVDC
の時間的な変動を考慮して、レベルチエツクする
信号V′2を正規化するためのものである。従つて
VDCが一定、つまりV1のピーク一定の場合省略可
能である。V′2と飽和検出レベルSATLBLと比較
して、V′2＜SATLBLとなつた時点で飽和検出信
号SATを第１図における極性付全導通時間計算
回路へ出力する。
極性付全導通時間計算回路では、飽和検出信号
SATを受けると、SW１４又はSW２３の信号
（又はMEM１４，MEM２３）よりスイツチング
素子２１，２４，２２，２３の組合せのうち、ど
ちらが導通しているかをチエツクして、トランス
に印加されている電圧の極性を判断する。そし
て、飽和時補正データ転送回路より、 SW１４の場合−極性飽和補正レベス SACP（＜ULMT） SW２３の場合＋極性飽和補正レベス SACM（＞DLMT） を読み込んで、極性付全導通時間ＴＮを、強制
的にセツトする。これが、飽和検出時における、
飽和制御回路のリセツト機構である。以後、飽和
制御回路は新しくセツトされたＴＮの値を
ULMT、DLMTの範囲内に復帰する様に動作
し、速やかに飽和の解除が実現される。
SATを受けると、SW１４又はSW２３の信号
（又はMEM１４，MEM２３）よりスイツチング
素子２１，２４，２２，２３の組合せのうち、ど
ちらが導通しているかをチエツクして、トランス
に印加されている電圧の極性を判断する。そし
て、飽和時補正データ転送回路より、 SW１４の場合−極性飽和補正レベス SACP（＜ULMT） SW２３の場合＋極性飽和補正レベス SACM（＞DLMT） を読み込んで、極性付全導通時間ＴＮを、強制
的にセツトする。これが、飽和検出時における、
飽和制御回路のリセツト機構である。以後、飽和
制御回路は新しくセツトされたＴＮの値を
ULMT、DLMTの範囲内に復帰する様に動作
し、速やかに飽和の解除が実現される。
以上の様子を第５図のタイムチヤートをもとに
説明する。Ｂの時点で飽和信号SATが発生する
と、この場合、SW１４が出力（素子２１，２４
がオン）されているので、トランスは＋極性で飽
和していることになり、その結果ＴＮには、＋
極性飽和補正レベルSACPがセツトされる。領域
判別回路では、ＴＮの値をともに、上限オーバ
信号ULＶを出力して交互スイツチング信号
ALTをリセツトする。その結果、スイツチング
素子選択回路では、ULＶが出力されている期
間は、常にSEL２３を出力することによりスイツ
チング素子２２，２３が導通してトランスには−
極性の電圧が印加されて飽和を解除する。
説明する。Ｂの時点で飽和信号SATが発生する
と、この場合、SW１４が出力（素子２１，２４
がオン）されているので、トランスは＋極性で飽
和していることになり、その結果ＴＮには、＋
極性飽和補正レベルSACPがセツトされる。領域
判別回路では、ＴＮの値をともに、上限オーバ
信号ULＶを出力して交互スイツチング信号
ALTをリセツトする。その結果、スイツチング
素子選択回路では、ULＶが出力されている期
間は、常にSEL２３を出力することによりスイツ
チング素子２２，２３が導通してトランスには−
極性の電圧が印加されて飽和を解除する。
勿論、上限値ULMT、下限値DLMTの値を、
その時の直流電圧VDCのレベルに合せて、適当に
増減させて、制御を行なうことも可能である。
その時の直流電圧VDCのレベルに合せて、適当に
増減させて、制御を行なうことも可能である。
［発明の効果］
以上述べた様に、本発明によれば、高周波トラ
ンスの飽和を防止する様に、高周波トランスのス
イツチング素子のオン、オフを制御し、また制御
誤差等の蓄積により、実際にトランスが飽和し始
めた場合においても速やかに飽和解除の方向へ動
作させ、その場合でも連続して電力変換装置の出
力電流の所望の値に制御している。従つて高周波
トランスの限界設計が可能となり、トランスの小
形化、高効率化が図れ、その結果電力変換装置と
して小形化、高効率化が可能となる。
ンスの飽和を防止する様に、高周波トランスのス
イツチング素子のオン、オフを制御し、また制御
誤差等の蓄積により、実際にトランスが飽和し始
めた場合においても速やかに飽和解除の方向へ動
作させ、その場合でも連続して電力変換装置の出
力電流の所望の値に制御している。従つて高周波
トランスの限界設計が可能となり、トランスの小
形化、高効率化が図れ、その結果電力変換装置と
して小形化、高効率化が可能となる。
第１図は本発明の一実施例を示すブロツク図、
第２図は第１図の動作を説明するためのタイミン
グチヤート、第３図は一般のトランスの電圧電流
の定性的な波形図、第４図は第１図の飽和検出回
路の一例を示すブロツク図、第５図は本発明の動
作を説明するためのタイミングチヤート、第６図
は本発明が適用される電力変換装置の構成図であ
る。 １……直流電源、２……高周波インバータ、３
……高周波トランス、２１，２２，２３，２４…
…高速スイツチング素子、４……全波整流器、７
……商用電源、ＴＮ……極性付全導通時間、
ULMT……導通時間上限値、DLMT……導通時
間下限値、SAT……トランス飽和信号、SACP
……＋極性飽和補正レベル、SACM……−極性
飽和補正レベル、１００……スイツチングパター
ン発生回路、１０１……磁束制御回路。
第２図は第１図の動作を説明するためのタイミン
グチヤート、第３図は一般のトランスの電圧電流
の定性的な波形図、第４図は第１図の飽和検出回
路の一例を示すブロツク図、第５図は本発明の動
作を説明するためのタイミングチヤート、第６図
は本発明が適用される電力変換装置の構成図であ
る。 １……直流電源、２……高周波インバータ、３
……高周波トランス、２１，２２，２３，２４…
…高速スイツチング素子、４……全波整流器、７
……商用電源、ＴＮ……極性付全導通時間、
ULMT……導通時間上限値、DLMT……導通時
間下限値、SAT……トランス飽和信号、SACP
……＋極性飽和補正レベル、SACM……−極性
飽和補正レベル、１００……スイツチングパター
ン発生回路、１０１……磁束制御回路。
Claims (1)
- １ 直流を高周波交流に変換する高周波インバー
タと、該高周波交流が供給される高周波トランス
と、該高周波トランスで絶縁された高周波交流を
第２の直流に変換する整流器と、該第２の直流を
所定周波数の交流に変換して交流系統へ供給する
交流系統連系用インバータとを備えた電力変換装
置において、パルス幅変調制御により前記高周波
インバータに正あるいは負の電圧を出力させるス
イツチ信号を発生するスイツチングパターン発生
手段と、前記スイツチ信号の全導通指令時間を、
前記高周波インバータの正の出力電圧に対応する
導通指令時間には正の符号を付して、負の出力電
圧に対応する導通指令時間には負の符号を付し
て、その総和をとることにより前記高周波トラン
スの磁束を模擬し該模擬磁束が正側あるいは負側
の所定の磁束レベルを越えたとき前記高周波イン
バータの出力電圧の極性を反転させる指令を出力
する磁束模擬手段と、前記高周波トランスの一次
電流の増加及び二次電圧の低下、あるいは磁束セ
ンサーにより前記高周波トランスの飽和を検出す
る飽和検出手段とを設け、前記磁束模擬手段には
更に前記飽和検出手段により前記高周波トランス
の飽和が検出されたとき前記模擬磁束を前記正側
あるいは負側の所定の磁束レベルを越える値に置
換える補正手段を設けたことを特徴とする電力変
換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59168790A JPS6149666A (ja) | 1984-08-14 | 1984-08-14 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59168790A JPS6149666A (ja) | 1984-08-14 | 1984-08-14 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6149666A JPS6149666A (ja) | 1986-03-11 |
| JPH0568950B2 true JPH0568950B2 (ja) | 1993-09-30 |
Family
ID=15874518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59168790A Granted JPS6149666A (ja) | 1984-08-14 | 1984-08-14 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6149666A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2750854B2 (ja) * | 1987-01-23 | 1998-05-13 | 山洋電気 株式会社 | パルス幅変調インバータの制御回路 |
-
1984
- 1984-08-14 JP JP59168790A patent/JPS6149666A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6149666A (ja) | 1986-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4727469A (en) | Control for a series resonant power converter | |
| KR910008547B1 (ko) | 자기소호소자를 구비한 전류형 전력변환장치 | |
| KR930005835B1 (ko) | 백업(Backup) 전지를 가진 전원시스템 | |
| JP4687839B2 (ja) | ３相電源欠相検出回路 | |
| US7843710B2 (en) | Apparatus and method for controlling power converter | |
| JP3927787B2 (ja) | 線路整流変換器においてゼロ電流レベルを検出する方法及びシステム | |
| JPH0591719A (ja) | 自励式変換器の試験方法 | |
| JPH0568950B2 (ja) | ||
| JP4423949B2 (ja) | 交流交流直接変換装置の制御装置 | |
| JP2850274B2 (ja) | スイッチング電源装置 | |
| JP2569745B2 (ja) | 超電導エネルギー貯蔵装置 | |
| JPH10178785A (ja) | ゼロ電圧回路およびインバータ | |
| JP3133964B2 (ja) | 絶縁ゲートドライブ回路 | |
| JPH08331862A (ja) | 無停電電源装置 | |
| JP2712178B2 (ja) | 光サイリスタのゲート制御装置 | |
| JP2797495B2 (ja) | スイッチング電源の異常検出回路 | |
| JPS6318965A (ja) | エネルギ−変換器 | |
| JPH11184541A (ja) | 定電流電源装置 | |
| JPH0819251A (ja) | スイッチング電源装置 | |
| JPH0681496B2 (ja) | 突入電流防止回路 | |
| JP3005224B2 (ja) | 電源システム | |
| JPH07154966A (ja) | カレントモード制御コンバータ | |
| JPH10304662A (ja) | スイッチング電源装置 | |
| JPH07213059A (ja) | スイッチングレギュレータ | |
| JPS59209074A (ja) | インバ−タ装置 |