Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0569296B2 - - Google Patents
[go: Go Back, main page]

JPH0569296B2 - - Google Patents

Info

Publication number
JPH0569296B2
JPH0569296B2 JP60131503A JP13150385A JPH0569296B2 JP H0569296 B2 JPH0569296 B2 JP H0569296B2 JP 60131503 A JP60131503 A JP 60131503A JP 13150385 A JP13150385 A JP 13150385A JP H0569296 B2 JPH0569296 B2 JP H0569296B2
Authority
JP
Japan
Prior art keywords
oxide film
opening
semiconductor substrate
sidewall
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60131503A
Other languages
Japanese (ja)
Other versions
JPS61289662A (en
Inventor
Katsuaki Asano
Chiaki Sakai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP60131503A priority Critical patent/JPS61289662A/en
Publication of JPS61289662A publication Critical patent/JPS61289662A/en
Publication of JPH0569296B2 publication Critical patent/JPH0569296B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 本発明半導体装置の製造方法を以下の項目に従
つて説明する。
DETAILED DESCRIPTION OF THE INVENTION A method of manufacturing a semiconductor device according to the present invention will be explained according to the following items.

A 産業上の利用分野 B 発明の概要 C 従来技術[第2図] D 発明が解決しようとする問題点 E 問題点を解決するための手段 F 実施例[第1図] a 製造方法[第1図] b 作用 G 発明の効果 (A 産業上の利用分野) 本発明は新規な半導体装置の製造方法に関す
る。より詳しくは、半導体基板上の半導体層に形
成された開口部の内側面に酸化膜、即ち、サイド
ウオールを形成する半導体装置の製造方法に関す
るものである。
A. Industrial application field B. Summary of the invention C. Prior art [Figure 2] D. Problem to be solved by the invention E. Means for solving the problem F. Example [Figure 1] a. Manufacturing method [Figure 1] Figure] b Effect of the invention (A Field of industrial application) The present invention relates to a novel method for manufacturing a semiconductor device. More specifically, the present invention relates to a method of manufacturing a semiconductor device in which an oxide film, ie, a sidewall, is formed on the inner surface of an opening formed in a semiconductor layer on a semiconductor substrate.

(B 発明の概要) 本発明半導体装置の製造方法は、酸化膜からな
るサイドウオールの膜厚を高精度に制御できるよ
うにし、且つ、そのサイドウオールの形成によつ
て半導体基板の側面にサイドウオールが形成され
る開口部に臨む表面が損傷されないようにするた
めに、半導体基板上の半導体層に開口部を形成し
た後、上記半導体層と、半導体基板の開口部に臨
む面とを酸化し、その酸化によつて形成された酸
化膜のうち半導体基板の開口部表面上に形成され
た部分を除去し、その後、半導体基板の開口部に
臨む面に耐酸化膜を形成したうえで上記開口部の
内側面を酸化することにより酸化膜からなるサイ
ドウオールを形成するものである。
(B. Summary of the Invention) The method for manufacturing a semiconductor device of the present invention enables the thickness of a sidewall made of an oxide film to be controlled with high precision, and by forming the sidewall, a sidewall is formed on the side surface of a semiconductor substrate. In order to prevent damage to the surface facing the opening where the semiconductor layer is formed, after forming the opening in the semiconductor layer on the semiconductor substrate, oxidizing the semiconductor layer and the surface facing the opening of the semiconductor substrate, Of the oxide film formed by the oxidation, the portion formed on the surface of the opening of the semiconductor substrate is removed, and then an oxidation-resistant film is formed on the surface of the semiconductor substrate facing the opening, and then the opening is removed. A sidewall made of an oxide film is formed by oxidizing the inner surface of the oxide film.

(C 従来技術)[第2図] バイポーラ素子、例えばECL用等のバイポー
ラ素子はエミツタのベースに対する位置合せをセ
ルフアライメントにより行わなければ要求される
特性が得られない。そして、エミツタのベースに
対する位置をサイドウオール(側壁)を利用して
位置決めする技術が例えば特公昭59−2187号公報
等によつて紹介されている。第2図はその技術を
工程順に示すものである。以下にその技術を第2
図に従つて簡単に説明する。
(C. Prior Art) [Figure 2] A bipolar element, for example, a bipolar element for ECL, cannot obtain the required characteristics unless the emitter is aligned with the base by self-alignment. A technique for positioning the emitter with respect to the base using a side wall has been introduced, for example, in Japanese Patent Publication No. 59-2187. FIG. 2 shows the technology in the order of steps. The technology is explained in the second section below.
This will be briefly explained according to the diagram.

(A) P型半導体基板a上にグラフトベース形成用
N型不純物を含んだ多結晶シリコン層bを形成
し、該多結晶シリコン層b上にシリコン酸化膜
cを形成する。そして、多結晶シリコン層b及
びシリコン酸化膜cにベース形成のために開口
部dを形成する。そして、開口部dを通して半
導体基板aの表面部にベース形成用のP型不純
物をイオン打込みによりドープする。eはその
イオン打込みにより形成されたベース領域であ
る。第2図Aはベース領域e形成のためのイオ
ン打込みをした後の状態を示す。
(A) A polycrystalline silicon layer b containing an N-type impurity for forming a graft base is formed on a P-type semiconductor substrate a, and a silicon oxide film c is formed on the polycrystalline silicon layer b. Then, an opening d is formed in the polycrystalline silicon layer b and the silicon oxide film c to form a base. Then, a P-type impurity for forming a base is doped into the surface of the semiconductor substrate a through the opening d by ion implantation. e is the base region formed by the ion implantation. FIG. 2A shows the state after ion implantation for forming the base region e.

(B) 次に、半導体基板a表面状にCVDによりシ
リコン酸化膜fを形成する[第2図B参照]。
(B) Next, a silicon oxide film f is formed on the surface of the semiconductor substrate a by CVD [see FIG. 2B].

CVDにより形成した膜はステツプカバレー
ジが良いので、シリコン酸化膜fの開口部d内
側面上における膜厚は半導体a上における膜厚
に比較的近い値となる。
Since the film formed by CVD has good step coverage, the thickness of the silicon oxide film f on the inner surface of the opening d is relatively close to the film thickness on the semiconductor a.

(C) 次いで、シリコン酸化膜fに対する異方性エ
ツチング、例えば、RIEによりCVDによるシ
リコン酸化膜fを除去する[第2図C参照]。
(C) Next, the silicon oxide film f is removed by CVD by anisotropic etching, for example, RIE [see FIG. 2C].

異方性エツチングによりシリコン酸化膜fを
除去するので、シリコン酸化膜fの開口部d内
側面上に位置する部分gまではさほど除去され
ずサイドウオールとして残存する。一方、半導
体基板aのベース領域eの表面のサイドウオー
ルgが形成されていない部分は完全に露出した
状態になる。
Since the silicon oxide film f is removed by anisotropic etching, a portion g of the silicon oxide film f located on the inner surface of the opening d is not removed much and remains as a sidewall. On the other hand, the portion of the surface of the base region e of the semiconductor substrate a where the sidewall g is not formed is completely exposed.

(D) その後、シリコン酸化膜c及びサイドウオー
ルgをマスクとしてベース領域eの表面部にN
型を不純物イオン打込みすることによりエミツ
タhを形成し、その後、アニールする。このア
ニールによつてエミツタhが活性化されると共
に多結晶シリコン層b内ののP型不純物が半導
体基板aの表面に拡散され、グラフトベースi
が形成される。
(D) After that, using silicon oxide film c and sidewall g as a mask, apply N to the surface of base region e.
The emitter h is formed by implanting impurity ions into the mold, and then annealing is performed. By this annealing, the emitter h is activated, and the P-type impurity in the polycrystalline silicon layer b is diffused to the surface of the semiconductor substrate a, and the graft base i
is formed.

しかる後、アルミニウムからなる電極jを形
成する。第2図Dは電極j形成後の状態を示
す。
After that, an electrode j made of aluminum is formed. FIG. 2D shows the state after the electrode j is formed.

このように、ベース領域の形成後そのベース領
域e形成のための不純物導入用の開口部d内側面
にサイドウオールgを形成し、そのサイドウオー
ルgにより狭められた開口部を通してエミツタ領
域h形成のための不純物導入を行うことにより、
ベース領域eに対するエミツタ領域hの位置決め
をセルフアライメントにより行なうことが可能で
ある。このようなセルフアライメント方法は特開
昭54−44474号公報によつても紹介されており、
また、サイドウオールの形成方法等についての詳
細が特開昭54−44477号公報に紹介されている。
In this way, after forming the base region, a sidewall g is formed on the inner surface of the opening d for impurity introduction to form the base region e, and the emitter region h is formed through the opening narrowed by the sidewall g. By introducing impurities for
It is possible to position the emitter region h with respect to the base region e by self-alignment. Such a self-alignment method was also introduced in Japanese Patent Application Laid-Open No. 54-44474,
Furthermore, details regarding the method of forming the sidewalls are introduced in Japanese Patent Application Laid-Open No. 54-44477.

(D 発明が解決しようとする問題点) 上記したセルフアライメント方法によりベース
領域に対するエミツタ領域の位置合せを行うこと
により、ベース幅の狭い高速性の優れたバイポー
ラICを得ることができる。しかしながら、CVD
によるシリコン酸化膜により形成したサイドウオ
ールは膜厚のコントロールが非常に難しく、膜厚
に大きなバラツキが生じ易い。即ち、CVDによ
り形成されるシリコン酸化膜はステツプカバレー
バが良いけれども平坦な下地上における膜厚はと
もかく段差部における膜厚の制御が非常に難し
い。しかも、RIE等による異方性エツチングによ
つてシリコン酸化膜をエツチングする場合、シリ
コン酸化膜の段差部上に位置する部分に対する横
方向(サイドウオールの膜厚方向)のエツチング
進行量も一定しない。従つて、サイドウオールの
再現性が非常に悪い。しかも、サイドウオールを
厚くすることが非常に難しく、また、サイドウオ
ールを厚くするには多結晶エツチング層bを厚く
しなければならないので基板表面の凹凸が激しく
なり、好ましくない。そのため、トランジスタ素
子の特性(遮断周波数等)にバラツキが生じた
り、エミツタ・ベース間がシヨートしたりすると
いう問題があつた。
(D Problems to be Solved by the Invention) By aligning the emitter region with respect to the base region using the self-alignment method described above, a bipolar IC with a narrow base width and excellent high-speed performance can be obtained. However, CVD
It is very difficult to control the thickness of the sidewall formed from a silicon oxide film according to the method described above, and large variations in the film thickness tend to occur. That is, although the silicon oxide film formed by CVD has good step coverage, it is very difficult to control the film thickness at step portions, apart from the film thickness on a flat base. Furthermore, when a silicon oxide film is etched by anisotropic etching using RIE or the like, the amount of etching progress in the lateral direction (in the thickness direction of the sidewall) with respect to the portion of the silicon oxide film located above the stepped portion is also not constant. Therefore, the reproducibility of the sidewall is very poor. Moreover, it is very difficult to make the sidewalls thicker, and since the polycrystalline etching layer b must be made thicker in order to make the sidewalls thicker, the surface of the substrate becomes more uneven, which is not preferable. This has resulted in problems such as variations in the characteristics (cutoff frequency, etc.) of the transistor elements and shorting between the emitter and base.

また、上記方法によればCVDによるシリコン
酸化膜fに対してRIE等異方性エツチング処理を
施してベース領域e表面を露出させるので、エミ
ツタ領域hを形成すべき部分の表面が損傷を受
け、その結果、特性が劣化するという問題もあつ
た。
In addition, according to the above method, since the silicon oxide film f formed by CVD is subjected to an anisotropic etching process such as RIE to expose the surface of the base region e, the surface of the portion where the emitter region h is to be formed is damaged. As a result, there was a problem that the characteristics deteriorated.

本発明は上記問題点を解決すべく為されたもの
で、サイドウオールたる酸化膜の膜厚を高精度に
制御できるようにし、且つ、その酸化膜形成によ
り半導体基板の開口部に臨む表面が損傷されない
ように保護することを目的とするものである。
The present invention has been made in order to solve the above-mentioned problems, and it is possible to control the thickness of the oxide film that is the sidewall with high precision, and also prevents damage to the surface facing the opening of the semiconductor substrate due to the formation of the oxide film. The purpose is to protect against

(E 問題点を解決するための手段) 本発明半導体装置の製造方法は上記問題点を解
決するため、半導体基板上の半導体層に開口部を
形成した後、該半導体層と半導体基板の開口部に
臨む面とを酸化し、その酸化によつて形成された
酸化膜のうち半導体基板の開口部表面に形成され
た部分を除去し、その後半導体基板の開口部に臨
む面に耐酸化膜を形成したうえで上記開口部の内
側面を酸化することによりサイドウオールである
酸化膜を形成することを特徴とするものである。
(E. Means for Solving Problems) In order to solve the above problems, the method for manufacturing a semiconductor device of the present invention includes forming an opening in a semiconductor layer on a semiconductor substrate, and then forming an opening between the semiconductor layer and the semiconductor substrate. oxidize the surface facing the opening of the semiconductor substrate, remove the portion of the oxide film formed by the oxidation that is formed on the surface of the opening of the semiconductor substrate, and then form an oxidation-resistant film on the surface of the semiconductor substrate facing the opening. The method is characterized in that an oxide film serving as a sidewall is formed by oxidizing the inner surface of the opening.

従つて、本発明半導体装置の製造方法によれ
ば、半導体層の開口部内側面を加熱酸化すること
によりサイドウオールたる酸化膜を形成するの
で、酸化時間の調節によりその酸化膜の膜厚を非
常に高精度に制御できる。そして、ステツプカバ
レージの良い酸化膜を形成した後その酸化膜を
RIE等により異方性エツチングすることにより開
口部内側面にのみ酸化膜を残存させるというサイ
ドウオール形成方法を用いないのでサイドウオー
ル形成のために異方性エツチングを必要としな
い。従つて、サイドウオール形成のためのRIE等
異方性エツチングによつて半導体基板表面がダメ
ージを受けることを回避することができる。
Therefore, according to the method for manufacturing a semiconductor device of the present invention, an oxide film serving as a sidewall is formed by heating and oxidizing the inner surface of an opening in a semiconductor layer, and the thickness of the oxide film can be greatly reduced by adjusting the oxidation time. Can be controlled with high precision. After forming an oxide film with good step coverage, the oxide film is
Since a sidewall formation method in which an oxide film is left only on the inner surface of the opening by anisotropic etching using RIE or the like is not used, anisotropic etching is not required to form the sidewall. Therefore, damage to the semiconductor substrate surface caused by anisotropic etching such as RIE for forming sidewalls can be avoided.

(F 実施例)[第1図] 以下に、本発明半導体装置の製造方法を添付図
面に示した実施例に従つて説明する。
(Embodiment F) [FIG. 1] A method of manufacturing a semiconductor device of the present invention will be described below with reference to an embodiment shown in the accompanying drawings.

(a 製造方法)[第1図] 第1図A乃至Hは本発明半導体装置の製造方法
の実施の一例を工程順に示すものである。
(a Manufacturing method) [FIG. 1] FIGS. 1A to 1H show an example of the implementation of the method for manufacturing a semiconductor device of the present invention in the order of steps.

(A) N型の半導体基板1上にグラフトベース形成
用のN型不純物を含んだ多結晶シリコン層2を
形成し、該多結晶シリコン層2上にシリコン酸
化膜3を形成し、その後、該シリコン酸化膜3
及び多結晶シリコン層2にベース領域形成用の
開口部4をエツチングにより形成する。
(A) A polycrystalline silicon layer 2 containing an N-type impurity for forming a graft base is formed on an N-type semiconductor substrate 1, a silicon oxide film 3 is formed on the polycrystalline silicon layer 2, and then a silicon oxide film 3
Then, an opening 4 for forming a base region is formed in the polycrystalline silicon layer 2 by etching.

しかる後、開口部4を通して半導体基板1表
面部にP型不純物をイオン打込みすることによ
りベース領域5を形成する。第1図AはP型不
純物のイオン打込み後の状態を示す。
Thereafter, a base region 5 is formed by implanting P-type impurity ions into the surface of the semiconductor substrate 1 through the opening 4. FIG. 1A shows the state after ion implantation of P-type impurities.

(B) 次いで、半導体基板1の表面を50〜500Å程
度加熱酸化する。すると、多結晶シリコン層2
の開口部4の内側面及び半導体基板1の開口部
4に臨む部分の表面に酸化膜6が形成される。
該酸化膜6は半導体基板1表面上の部分におけ
る膜厚t′よりも開口部4内側面上の部分におけ
る膜厚tの方が厚くなる。この酸化膜6は後の
窒化工程で多結晶シリコン層2の開口部4内側
面が窒化されるのを防止するために形成される
ものである。第1図Bは加熱酸化により酸化膜
6を形成した後の状態を示す。
(B) Next, the surface of the semiconductor substrate 1 is heated and oxidized by about 50 to 500 Å. Then, polycrystalline silicon layer 2
An oxide film 6 is formed on the inner surface of the opening 4 and on the surface of the portion of the semiconductor substrate 1 facing the opening 4.
The thickness t of the oxide film 6 on the inner surface of the opening 4 is thicker than the thickness t' on the surface of the semiconductor substrate 1. This oxide film 6 is formed to prevent the inner surface of the opening 4 of the polycrystalline silicon layer 2 from being nitrided in a later nitriding step. FIG. 1B shows the state after the oxide film 6 is formed by thermal oxidation.

(C) 次に、シリコン酸化膜3に対する異方性エツ
チング、例えばRIEによりシリコン酸化膜6の
半導体基板1表面上に形成された部分を除去す
る。異方性エツチングによるのでシリコン酸化
膜6の開口部4内側面上に位置する部分はほと
んどそのまま残存する。第1図Cはその異方性
エツチング後の状態を示す。
(C) Next, the portion of the silicon oxide film 6 formed on the surface of the semiconductor substrate 1 is removed by anisotropic etching of the silicon oxide film 3, for example, RIE. Since anisotropic etching is used, most of the portion of silicon oxide film 6 located on the inner surface of opening 4 remains intact. FIG. 1C shows the state after anisotropic etching.

(D) 次に、半導体基板1表面に対して直接窒化処
理を施すことによりシリコン酸化膜(膜厚80
Å)7を形成する。この窒化処理は具体的には
窒素のイオン打込みあるいはアンモニア系ガス
によるプラズマ窒化方によつて行うと良い。第
1図Dはシリコン窒化膜7形成後の状態を示
す。
(D) Next, the surface of the semiconductor substrate 1 is directly nitrided to form a silicon oxide film (thickness:
Å) form 7. Specifically, this nitriding treatment is preferably performed by nitrogen ion implantation or plasma nitriding using an ammonia-based gas. FIG. 1D shows the state after the silicon nitride film 7 is formed.

(E) 次に、加熱酸化によりサイドウオール(膜厚
例えば3000Å)8を多結晶シリコン層2の開口
部4内側面に形成する。この開口部4内側面に
形成されるところのシリコン酸化膜からなるサ
イドウオール8はその加熱酸化時間の調節によ
り非常に高精度に膜厚を制御することができ
る。
(E) Next, a sidewall (thickness: 3000 Å, for example) 8 is formed on the inner surface of the opening 4 of the polycrystalline silicon layer 2 by thermal oxidation. The thickness of the sidewall 8 made of a silicon oxide film formed on the inner surface of the opening 4 can be controlled with very high precision by adjusting the heating oxidation time.

尚、シリコン窒化膜7は耐酸化性を有するの
でこの加熱酸化に対してマスクとして機能し、
半導体基板1表面は酸化されない。第1図Eは
この加熱酸化処理後の状態を示す。
Furthermore, since the silicon nitride film 7 has oxidation resistance, it functions as a mask against this thermal oxidation.
The surface of semiconductor substrate 1 is not oxidized. FIG. 1E shows the state after this heating and oxidation treatment.

(F) 次に、シリコン窒化膜7をエツチングにより
除去する。このエツチングはシリコン窒化膜7
に対して侵蝕性を有するエツチング液を用いて
のウエツトエツチングにより行うと半導体基板
1表面がダメージを受けることはない。尚、シ
リコン窒化膜7を先ずある膜厚分まではRIE等
ドライエツチングにより行い、その後、残つて
いるシリコン窒化膜7をウエツトエツチングに
より行うようにしてもエミツタが形成される領
域表面が損傷されることを防止することができ
る。第1図Fはシリコン窒化膜7除去後の状態
を示す。
(F) Next, the silicon nitride film 7 is removed by etching. This etching is performed on the silicon nitride film 7.
If wet etching is performed using an etching solution that is corrosive to the semiconductor substrate 1, the surface of the semiconductor substrate 1 will not be damaged. Note that even if the silicon nitride film 7 is first etched by dry etching such as RIE to a certain thickness, and then the remaining silicon nitride film 7 is wet etched, the surface of the area where the emitter will be formed will be damaged. It is possible to prevent this from happening. FIG. 1F shows the state after the silicon nitride film 7 is removed.

(G) 次に、サイドウオール8によつて狭められた
開口部4′を通してベース領域5の表面部にN
型不純物をドープすることによりエミツタ領域
9を形成する。そして、アニール処理すること
によりベース領域5内及びエミツタ領域9内の
不純物を活性化すると同時に多結晶シリコン層
2内にドープされていたP型不純物を半導体基
板1表面部に拡散させてグラフトベース10を
形成する。第1図Gはエミツタ領域9及びグラ
フトベース10を形成した後の状態を示す。
(G) Next, N is applied to the surface of the base region 5 through the opening 4' narrowed by the sidewall 8.
An emitter region 9 is formed by doping type impurities. Then, by annealing, the impurities in the base region 5 and the emitter region 9 are activated, and at the same time, the P-type impurity doped in the polycrystalline silicon layer 2 is diffused into the surface of the semiconductor substrate 1 to form the graft base 10. form. FIG. 1G shows the state after the emitter region 9 and graft base 10 have been formed.

(H) その後、アルミニウムからなる電極11を形
成する。第1図Hは電極形成後の状態を示す。
(H) After that, an electrode 11 made of aluminum is formed. FIG. 1H shows the state after electrode formation.

(b 作用) 上記したバイポーラ素子の製造方法によれば、
半導体基板1上の多結晶シリコン層2に形成され
た開口部4を加熱酸化することによりサイドウオ
ール8を形成するので、加熱酸化時間の調節によ
つて非常に高精度にサイドウオール8の膜厚を制
御することができる。従つて、ベース領域5とエ
ミツタ領域9との位置関係をきわめて正確に制御
できる。
(b Effect) According to the above-described method for manufacturing a bipolar element,
Since the sidewall 8 is formed by heating and oxidizing the opening 4 formed in the polycrystalline silicon layer 2 on the semiconductor substrate 1, the film thickness of the sidewall 8 can be adjusted with high precision by adjusting the heating oxidation time. can be controlled. Therefore, the positional relationship between the base region 5 and the emitter region 9 can be controlled very accurately.

また、上記バイポーラ素子の製造方法によれば
半導体基板1の表面がRIE等の異方性エツチング
により大きなダメージを受けることを防止するこ
とができる。即ち、第2図に示した製造方法によ
れば、ステツプカバレージの良いCVDによるシ
リコン酸化膜fを形成した後そのシリコン酸化膜
fに対してRIEにより異方性エツチング処理を施
すことにより開口部d内側面にシリコン酸化膜を
残存させることでサイドウオールgを形成する。
従つて、サイドウオール形成のためのRIE等の異
方性エツチングによつて半導体基板の能動領域表
面が損傷されることは避け得ない。しかるに、第
1図に示した本発明の一実施例たる製造方法によ
れば、半導体基板1上の多結晶シリコン層2の開
口部4内側面を加熱酸化することによりサイドウ
オール8を形成するのでサイドウオール8の形成
のために異方性エツチングを必要としない。従つ
て、サイドウオール8の形成のために半導体基板
1の表面がダメージを受け、トランジスタの特性
が劣化するという惧れはない。尤も、半導体基板
1上のシリコン酸化膜6を除去するために異方性
エツチングを行つている[第1図B参照]が、そ
のシリコン酸化膜6は50〜500Åと非常に薄いの
で半導体基板1表面に大きな損傷を与えることな
く除去できるので問題はない。また、サイドウオ
ール8の形成後シリコン窒化膜7を除去するが、
この除去自身は異方性エツチングによらなければ
ならないというものではないし、また、異方性エ
ツチングにより除去したとしてもシリコン窒化膜
7は例えば80Å程度と膜厚が薄いので半導体基板
1の表面が損傷されることは回避できる。
Further, according to the method for manufacturing a bipolar element described above, it is possible to prevent the surface of the semiconductor substrate 1 from being seriously damaged by anisotropic etching such as RIE. That is, according to the manufacturing method shown in FIG. 2, a silicon oxide film f with good step coverage is formed by CVD, and then the silicon oxide film f is anisotropically etched by RIE to form the opening d. A sidewall g is formed by leaving a silicon oxide film on the inner surface.
Therefore, it is inevitable that the surface of the active region of the semiconductor substrate will be damaged by anisotropic etching such as RIE for forming sidewalls. However, according to the manufacturing method according to an embodiment of the present invention shown in FIG. No anisotropic etching is required to form the sidewalls 8. Therefore, there is no fear that the surface of the semiconductor substrate 1 will be damaged due to the formation of the sidewall 8 and that the characteristics of the transistor will deteriorate. Of course, anisotropic etching is performed to remove the silicon oxide film 6 on the semiconductor substrate 1 [see FIG. 1B], but since the silicon oxide film 6 is very thin at 50 to 500 Å, There is no problem because it can be removed without causing major damage to the surface. Furthermore, after forming the sidewall 8, the silicon nitride film 7 is removed.
This removal itself does not necessarily have to be done by anisotropic etching, and even if removed by anisotropic etching, the silicon nitride film 7 is thin, for example, about 80 Å, so the surface of the semiconductor substrate 1 may be damaged. This can be avoided.

(G 発明の効果) 以上に述べたようところから明らかなように、
本発明半導体装置の製造方法は、半導体基板上に
形成した半導体層に開口部を形成する工程と、上
記半導体層と上記半導体基板の上記開口部に臨む
面とを酸化する工程と、上記半導体基板の上記開
口部に臨む面に形成された酸化膜を除去する工程
と、上記酸化膜を除去した状態の半導体基板表面
に耐酸化膜を形成する工程と、酸化処理を施すこ
とにより少なくとも上記半導体層の上記開口部の
内側面に酸化膜を形成する工程と、からなること
を特徴とするものである。
(G Effect of the invention) As is clear from the above,
The method for manufacturing a semiconductor device of the present invention includes a step of forming an opening in a semiconductor layer formed on a semiconductor substrate, a step of oxidizing the semiconductor layer and a surface of the semiconductor substrate facing the opening, and a step of oxidizing the semiconductor layer and the surface of the semiconductor substrate facing the opening. removing the oxide film formed on the surface facing the opening of the semiconductor substrate, forming an oxidation-resistant film on the surface of the semiconductor substrate from which the oxide film has been removed, and performing oxidation treatment to remove at least the semiconductor layer. forming an oxide film on the inner surface of the opening.

従つて、本発明半導体装置の製造方法によれ
ば、半導体層の開口部内側面を加熱酸化すること
によりサイドウオールたる酸化膜を形成するの
で、酸化時間の調節によりその酸化膜の膜厚を非
常に高精度に制御できる。また、ステツプカバレ
ージの良い酸化膜を形成した後その酸化膜をRIE
等により異方性エツチングすることにより開口部
内側面にのみ酸化膜を残存するというサイドウオ
ール形成方法を用いないのでサイドウオール形成
のために異方性エツチングを必要としない。従つ
て、サイドウオール形成のためのRIE等異方性エ
ツチングによつて半導体基板表面がダメージを受
けることを回避することができる。
Therefore, according to the method for manufacturing a semiconductor device of the present invention, an oxide film serving as a sidewall is formed by heating and oxidizing the inner surface of an opening in a semiconductor layer, and the thickness of the oxide film can be greatly reduced by adjusting the oxidation time. Can be controlled with high precision. In addition, after forming an oxide film with good step coverage, the oxide film is RIE
Since the sidewall formation method of leaving an oxide film only on the inner surface of the opening by anisotropic etching is not used, anisotropic etching is not required to form the sidewall. Therefore, damage to the semiconductor substrate surface caused by anisotropic etching such as RIE for forming sidewalls can be avoided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図A乃至Hは本発明半導体装置の製造方法
の実施の一例を工程順に示す断面図、第2図A乃
至Dは半導体装置の製造方法の従来例の一を工程
順に示す断面図である。 符号の説明、1……半導体基板、2……半導体
層、4……開口部、6……酸化膜、7……耐酸化
膜、8……酸化膜(サイドウオール)。
1A to 1H are cross-sectional views showing an example of the method for manufacturing a semiconductor device according to the present invention in the order of steps, and FIGS. 2A to D are cross-sectional views showing a conventional example of the method for manufacturing a semiconductor device in the order of steps. . Explanation of symbols: 1... Semiconductor substrate, 2... Semiconductor layer, 4... Opening, 6... Oxide film, 7... Oxidation resistant film, 8... Oxide film (side wall).

Claims (1)

【特許請求の範囲】 1 半導体基板上に形成した半導体層に開口部を
形成する工程と、 上記半導体層と上記半導体基板の上記開口部に
臨む面とを酸化する工程と、 上記半導体基板の上記開口部に臨む面に形成さ
れた酸化膜を除去する工程と、 上記酸化膜を除去した状態の半導体基板の表面
に耐酸化膜を形成する工程と、 酸化処理を施すことにより少なくとも上記半導
体層の上記開口部の内側面に酸化膜を形成する工
程と、 からなることを特徴とする半導体装置の製造方
法。
[Claims] 1. A step of forming an opening in a semiconductor layer formed on a semiconductor substrate; A step of oxidizing the semiconductor layer and a surface of the semiconductor substrate facing the opening; a step of removing an oxide film formed on a surface facing the opening; a step of forming an oxidation-resistant film on the surface of the semiconductor substrate from which the oxide film has been removed; and an oxidation treatment to remove at least the semiconductor layer. A method for manufacturing a semiconductor device, comprising the steps of: forming an oxide film on the inner surface of the opening.
JP60131503A 1985-06-17 1985-06-17 Manufacture of semiconductor device Granted JPS61289662A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60131503A JPS61289662A (en) 1985-06-17 1985-06-17 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60131503A JPS61289662A (en) 1985-06-17 1985-06-17 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS61289662A JPS61289662A (en) 1986-12-19
JPH0569296B2 true JPH0569296B2 (en) 1993-09-30

Family

ID=15059540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60131503A Granted JPS61289662A (en) 1985-06-17 1985-06-17 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS61289662A (en)

Also Published As

Publication number Publication date
JPS61289662A (en) 1986-12-19

Similar Documents

Publication Publication Date Title
JP3029653B2 (en) Method for manufacturing semiconductor device
KR0132281B1 (en) Method of forming semiconductor transister devices
JPS6123657B2 (en)
JP3142125B2 (en) Semiconductor device
JPS63257231A (en) Manufacture of semiconductor device
KR940011478B1 (en) Manufacturing Method of Semiconductor Device
JPH0334541A (en) Manufacture of semiconductor device
JPS62291176A (en) Semiconductor device and manufacture thereof
JPH0569296B2 (en)
JPH0268930A (en) Manufacture of semiconductor device
JP2000077429A (en) Manufacture of semiconductor device
JP3455742B2 (en) Semiconductor device
KR100402105B1 (en) Method for manufacturing semiconductor device
US3977920A (en) Method of fabricating semiconductor device using at least two sorts of insulating films different from each other
JPS6037614B2 (en) Manufacturing method of semiconductor device
KR100226478B1 (en) Method of forming an element isolation region in a semiconductor device
KR19980058438A (en) Silicide Formation Method of Semiconductor Device
JP2812298B2 (en) Manufacturing method of bipolar transistor
JPH03145137A (en) Manufacture of semiconductor device
JP3121636B2 (en) Manufacturing method of bipolar transistor
JPS63177561A (en) Manufacture of semiconductor device
KR940007663B1 (en) Manufacturing method of mosfet
JP3373839B2 (en) Semiconductor device
JPH0475349A (en) Manufacture of semiconductor device
JPH02304931A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term