JPH0570168B2 - - Google Patents
Info
- Publication number
- JPH0570168B2 JPH0570168B2 JP63140836A JP14083688A JPH0570168B2 JP H0570168 B2 JPH0570168 B2 JP H0570168B2 JP 63140836 A JP63140836 A JP 63140836A JP 14083688 A JP14083688 A JP 14083688A JP H0570168 B2 JPH0570168 B2 JP H0570168B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- offset
- converter
- offset value
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P30/00—Technologies relating to oil refining and petrochemical industry
- Y02P30/20—Technologies relating to oil refining and petrochemical industry using bio-feedstock
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は順次入力される入力信号に対して所
定のオフセツト値を設定するためのオフセツト設
定装置に関し、特に詳しく言うと、デジタル処理
された入力信号に対するオフセツト値の設定時に
デジタル変換器等の精度によるズレを校正して正
確なオフセツト設定を行なうようにしたオフセツ
ト設定装置に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an offset setting device for setting a predetermined offset value for sequentially input input signals, and more particularly, the present invention relates to an offset setting device for setting a predetermined offset value for input signals that are input sequentially, and more particularly, The present invention relates to an offset setting device that calibrates deviations due to accuracy of a digital converter, etc. when setting an offset value for a signal, and performs accurate offset setting.
例えば、波形記録計において表示手段である
CRTの管面上に所望のオフセツトレベルを設定
表示することはしばしば行なわれている。従来の
オフセツト値の設定は、ボリユームつまみ等を操
作して管面上に表示されるオフセツトレベルの信
号線を所定のグリツド(ます目)に合わせるよう
に視覚的な操作でアナログ的に行なう場合が多か
つた。
For example, in a waveform recorder, it is a display means.
A desired offset level is often set and displayed on the screen of a CRT. Conventionally, the offset value is set in an analog way using a visual operation such as adjusting a volume knob or the like to align the offset level signal line displayed on the screen with a predetermined grid. There were many.
一方、デジタル技術の発達により、このような
オフセツトの設定をマイクロコンピユータ等の中
央処理手段(以下、CPUと称する)によりデジ
タル的に行なう方式も提案されている。このよう
なデジタル的なオフセツト設定装置は、オフセツ
ト値を所望のパーセント値あるいは電圧値等の数
値でCPUに指示し、CPUはそのオフセツト値に
対応したデジタル値をデジタル−アナログ変換器
(以下、D/A変換器と称する)に送り、ここで
アナログ値に変換し、このアナログオフセツト値
はアンプに入る前の信号入力線に加算し、その値
をアナログ−デジタル変換器(以下、A/D変換
器と称する)によりデジタル値に変換して、オフ
セツト値を出力するようにしている。 On the other hand, with the development of digital technology, a method has been proposed in which such offset setting is performed digitally by a central processing means (hereinafter referred to as CPU) such as a microcomputer. Such a digital offset setting device instructs the CPU to set an offset value as a desired percentage value or a numerical value such as a voltage value, and the CPU converts the digital value corresponding to the offset value into a digital-to-analog converter (hereinafter referred to as D). /A converter), where it is converted to an analog value, and this analog offset value is added to the signal input line before entering the amplifier, and the value is added to the analog-to-digital converter (hereinafter referred to as A/D converter). The offset value is converted into a digital value by a converter (referred to as a converter) and output as an offset value.
しかしながら、CPUからのオフセツト値は
D/A変換器、アンプそしてA/D変換器を通る
ため、それらの精度等により設定したオフセツト
値と最終的にA/D変換器からのオフセツト値と
の間にずれが生じることがある。そのため例え
ば、CRTの管面上に50%の位置にグリツドがあ
り、この50%にオフセツト値を設定しても、オフ
セツトがこの50%のグリツドに乗らない場合が生
じてしまう。
However, since the offset value from the CPU passes through the D/A converter, amplifier, and A/D converter, there may be a difference between the set offset value and the final offset value from the A/D converter depending on their accuracy. There may be deviations between the two. Therefore, for example, even if there is a grid at the 50% position on the screen of a CRT and the offset value is set to 50%, the offset may not fall on this 50% grid.
そこでこの発明の目的は、A/D変換器で得ら
れたオフセツト値を所定の指示されたオフセツト
値と比較して、異なる場合は校正をかけるように
ようにして上述したようなずれを防止するように
したオフセツト設定装置を提供することである。 Therefore, an object of the present invention is to compare the offset value obtained by the A/D converter with a predetermined instructed offset value, and if there is a difference, perform calibration to prevent the above-mentioned deviation. An object of the present invention is to provide an offset setting device as described above.
この発明は、制御手段により数値で設定された
オフセツト値をアナログ入力信号上に表示するた
め、オフセツト値をD/A変換器によりアナログ
変換し、かつ入力信号とともにA/D変換器によ
りデジタル変換するオフセツト設定装置におい
て、数値に対応する基準デジタル値を作成する基
準値作成手段と、アナログ/デジタル変換器から
のオフセツト値と基準値作成手段からの基準デジ
タル値とを比較し、所定の許容範囲内にある時は
制御手段にその前記オフセツト値を記憶するよう
に指示し、許容範囲内にない場合は補正値を設定
する補正値作成手段と、この補正値作成手段から
の補正値にしたがつて校正用オフセツト値を設定
し、この校正用オフセツト値をデジタル/アナロ
換器から補正値作成手段に送り校正用オフセツト
値と基準デジタル値とを再度比較させるための校
正オフセツト出力手段とを有し、補正値作成手段
は校正用オフセツト値が所定の許容範囲内に達し
た時にはこの校正用オフセツト値を制御手段が記
憶するように指示することを特徴とするものであ
る。
In order to display the offset value numerically set by the control means on the analog input signal, the present invention converts the offset value into an analog signal using a D/A converter, and converts the offset value into a digital signal together with the input signal using the A/D converter. In the offset setting device, a reference value creation means that creates a reference digital value corresponding to a numerical value compares the offset value from the analog/digital converter with the reference digital value from the reference value creation means, and determines whether the offset value is within a predetermined tolerance range. a correction value generating means for instructing the control means to store the offset value when the offset value is within the allowable range, and setting a correction value when the offset value is not within the allowable range; It has a calibration offset output means for setting a calibration offset value and sending the calibration offset value from the digital/analog converter to the correction value creation means to compare the calibration offset value and the reference digital value again, The correction value creation means is characterized in that when the offset value for calibration reaches within a predetermined tolerance range, it instructs the control means to store the offset value for calibration.
したがつて、制御手段で設定されたオフセツト
値がD/A変換器からA/D変換器を通つた場合
のデジタル値と比較して所定の許容範囲内にある
か否かを補正値作成手段は比較し、許容範囲内に
ない場合は校正オフセツト出力手段により校正用
オフセツト値を設定して再度D/A変換器から
A/D変換器に通して、比較するようにしている
ので、何回かのこのような処理によつて所定のオ
フセツト値に対応するデジタル値を設定すること
ができる。
Therefore, the correction value creation means compares the offset value set by the control means with the digital value when passing from the D/A converter to the A/D converter and determines whether or not it is within a predetermined tolerance range. If it is not within the allowable range, the offset value for calibration is set using the calibration offset output means, and the data is passed from the D/A converter to the A/D converter again for comparison. Through such processing, a digital value corresponding to a predetermined offset value can be set.
以下、この発明を図面に示す一実施例について
説明する。この実施例においては、波形記録計の
場合を例に取つている。測定入力信号が印加され
る入力端子1は、オフセツト設定用のスイツチ2
を介して加算器3に接続されている。加算器3の
出力側は、アンプ4、A/D変換器5そして補正
値作成手段6を介してCPU7に接続されている。
CPU7にはその動作プログラムが書き込まれた
ROM8、オフセツト値等の設定条件を記憶する
RAM9、そしてCRTや液晶表示装置あるいはプ
リンタ等の表示手段11が接続されている。
CPU7にはまた、オフセツト値を数値で設定す
るための、例えばテンキー等で構成されたオフセ
ツト設定手段12およびこのオフセツト設定手段
12で設定されたオフセツト値データをCPU7
から受けて、オフセツトの基準値を作成する基準
値作成手段13が接続されている。基準値作成手
段13の出力側は、補正値作成手段6に接続され
ている。補正値作成手段6はオフセツト設定時に
は、A/D変換器5からのオフセツト値と基準値
作成手段13からのオフセツトの基準値とを比較
し、一致していない時はその補正値を作成する。
補正値作成手段6には、この補正値に基づいて校
正用オフセツト値を出力する校正済オフセツト出
力手段14が接続され、校正済オフセツト出力手
段14はCPU7とD/A変換器15に接続され
ている。D/A変換器15はCPU7からの初期
化指示にしたがつて初期化されるようにCPU7
にも接続され、その出力側は加算器3に接続され
ている。
An embodiment of the present invention shown in the drawings will be described below. In this embodiment, a waveform recorder is taken as an example. Input terminal 1 to which the measurement input signal is applied is connected to switch 2 for offset setting.
The adder 3 is connected to the adder 3 via the adder 3. The output side of the adder 3 is connected to the CPU 7 via an amplifier 4, an A/D converter 5, and a correction value generating means 6.
The operating program was written into CPU7.
ROM8, stores setting conditions such as offset values, etc.
A RAM 9 and display means 11 such as a CRT, a liquid crystal display device, or a printer are connected.
The CPU 7 also includes an offset setting means 12 for setting an offset value numerically, which is comprised of, for example, a numeric keypad, and offset value data set by the offset setting means 12.
A reference value creation means 13 is connected to receive the reference value from the reference value and create an offset reference value. The output side of the reference value creation means 13 is connected to the correction value creation means 6. When setting the offset, the correction value creation means 6 compares the offset value from the A/D converter 5 with the offset reference value from the reference value creation means 13, and creates a correction value if they do not match.
A calibrated offset output means 14 that outputs a calibration offset value based on the correction value is connected to the correction value creation means 6, and the calibrated offset output means 14 is connected to the CPU 7 and the D/A converter 15. There is. The D/A converter 15 is initialized by the CPU 7 in accordance with an initialization instruction from the CPU 7.
is also connected to the adder 3, and its output side is connected to the adder 3.
次に、第2図に示すフローチヤートを参照しな
がらこの実施例の動作を説明する。まず、オフセ
ツト設定用スイツチ2をグランド側に切換えた
後、A/D変換器5、RAM9、そしてD/A変
換器15等の機器を初期化する。スイツチ2のオ
ンオフは手動で行なつてもあるいはCPU7によ
つて行なうようにしてもよい。これにより入力は
シヨートされた状態になる。この状態でオフセツ
ト設定手段12を操作して所望のオフセツト値を
数値で指示する。CPU7は、その値を基準値作
成手段13に送る。またCPU7は、この値に対
する校正用の変数となるようにD/A変換器15
を初期化する。基準値作成手段13では、この設
定されたオフセツト値でD/A変換器15によつ
てサンプリングされた時に得られるはずである値
を基準値として予め設定しておき、その値を補正
値作成手段6に送る。補正値作成手段6は、最初
に設定されたオフセツト値において、D/A変換
器15に対する補正値がゼロの値を校正済オフセ
ツト出力手段14に送り、この校正済オフセツト
出力手段14はその値をD/A変換器15に送つ
て、アナログ値に変換した後加算器3に加えられ
る。加算器3からの出力は、アンプ4により増幅
された後、A/D変換器5によつてサンプリング
される。このサンプリング値は、補正値作成手段
6に加えられ、基準値作成手段13の基準値と比
較される。補正値作成手段6は、サンプリング値
が基準値に等しいかあるいは予め設定された許容
された許容範囲内にある時は、補正値作成手段6
は校正値をCPU7のRAM9に記憶するように指
示を与え、CPU7はこれを受けて、校正済オフ
セツト出力手段14から校正値を読み出して
RAM9に記憶する。 Next, the operation of this embodiment will be explained with reference to the flowchart shown in FIG. First, after switching the offset setting switch 2 to the ground side, devices such as the A/D converter 5, RAM 9, and D/A converter 15 are initialized. The switch 2 may be turned on and off manually or by the CPU 7. This leaves the input in a shot state. In this state, the offset setting means 12 is operated to indicate a desired offset value numerically. The CPU 7 sends the value to the reference value creation means 13. In addition, the CPU 7 uses the D/A converter 15 as a calibration variable for this value.
Initialize. In the reference value creation means 13, the value that should be obtained when sampling is performed by the D/A converter 15 using this set offset value is set in advance as a reference value, and this value is used as the correction value creation means. Send to 6. The correction value creation means 6 sends a value in which the correction value for the D/A converter 15 is zero in the initially set offset value to the calibrated offset output means 14, and the calibrated offset output means 14 outputs the value. The signal is sent to the D/A converter 15, converted into an analog value, and then added to the adder 3. The output from the adder 3 is amplified by an amplifier 4 and then sampled by an A/D converter 5. This sampling value is added to the correction value creation means 6 and compared with the reference value of the reference value creation means 13. When the sampling value is equal to the reference value or within a preset allowed tolerance range, the correction value creation means 6
gives an instruction to store the calibration value in the RAM 9 of the CPU 7, and upon receiving this, the CPU 7 reads out the calibration value from the calibrated offset output means 14.
Store in RAM9.
一方、比較の結果、サンプリング値が基準値に
等しくない時は、補正値作成手段6はその情報を
校正済オフセツト出力手段14に送る。校正済オ
フセツト出力手段14では、比較の結果サンプリ
ング値が基準値より高い時は、A/D変換器5に
よつて得られるサンプリング値を低くするように
D/A変換器15に印加する値を前回より小さく
する。またサンプリング値が基準値より低い時
は、A/D変換器5によつて得られるサンプリン
グ値を高くするようにD/A変換器15に印加す
る値を前回より大きくする。このようにして再度
設定された値で、A/D変換器5によつて得られ
たサンプリング値を補正値作成手段6で基準値作
成手段13の基準値と比較して、その結果を見
る。サンプリング値が基準値に等しいかあるいは
予め設定された許容範囲内に達した時は、補正値
作成手段6は校正値をCPU7のRAM9に記憶す
るように指示を与える。これによりCPU7は校
正済オフセツト出力手段14から校正値を読み出
してRAM9に記憶する。このようにしてオフセ
ツト値の校正を終了したら、オフセツト設定用ス
イツチ2を閉じて、入力端子から波形信号を入力
する。これにより表示手段11には所定の位置の
グリツドに表示されたオフセツトラインとともに
波形を表示することができる。 On the other hand, as a result of the comparison, if the sampled value is not equal to the reference value, the correction value creation means 6 sends the information to the calibrated offset output means 14. In the calibrated offset output means 14, when the sampled value is higher than the reference value as a result of the comparison, the value applied to the D/A converter 15 is adjusted so as to lower the sampled value obtained by the A/D converter 5. Make it smaller than last time. Further, when the sampling value is lower than the reference value, the value applied to the D/A converter 15 is made larger than the previous value so as to increase the sampling value obtained by the A/D converter 5. With the value set again in this way, the sampling value obtained by the A/D converter 5 is compared with the reference value of the reference value creation means 13 by the correction value creation means 6, and the result is checked. When the sampling value is equal to the reference value or within a preset tolerance range, the correction value creation means 6 issues an instruction to store the calibration value in the RAM 9 of the CPU 7. Thereby, the CPU 7 reads out the calibration value from the calibrated offset output means 14 and stores it in the RAM 9. After the offset value has been calibrated in this way, the offset setting switch 2 is closed and a waveform signal is input from the input terminal. Thereby, the waveform can be displayed on the display means 11 together with the offset line displayed on the grid at a predetermined position.
なお、上述実施例では、補正値作成手段6、オ
フセツト設定手段12、基準値作成手段13そし
て校正済オフセツト出力手段14をCPU7と別
個に設けているが、CPU7によつてこれらの機
能を行なわせるようにしてもよい。また、オフセ
ツト設定時に入力をシヨートさせるためのスイツ
チ2は、カプラに代えて、CPU7によつて監視
するようにしても良い。 In the above embodiment, the correction value creation means 6, the offset setting means 12, the reference value creation means 13, and the calibrated offset output means 14 are provided separately from the CPU 7, but these functions can be performed by the CPU 7. You can do it like this. Further, the switch 2 for shorting the input when setting the offset may be monitored by the CPU 7 instead of the coupler.
以上のようにこの発明のオフセツト設定装置
は、数値的に指示されたオフセツト値が、アナロ
グ入力信号に組み合わされるため、オフセツト値
が処理されるD/A変換器やA/D変換器等の精
度等によつて変動しても、所望の範囲内の値で
A/D変換器から出力されるように自動的に校正
がかけられるので、表示手段や記憶手段の所定の
位置にオフセツトレベルを表示、記録することが
できる。
As described above, the offset setting device of the present invention combines a numerically specified offset value with an analog input signal, so that the accuracy of the D/A converter, A/D converter, etc. in which the offset value is processed can be improved. Even if the value fluctuates due to factors such as the Can be displayed and recorded.
第1図はこの発明の一実施例を示すブロツク線
図、第2図はその動作を説明するためのフローチ
ヤートである。
図面において、1は入力端子、2はオフセツト
設定用スイツチ、3は加算器、4はアンプ、5は
A/D変換器、6は補正値作成手段、7はCPU、
8はROM、9はRAM、11は表示手段、12
はオフセツト設定手段、13は基準値作成手段、
14は校正済オフセツト出力手段、15はD/A
変換器である。
FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG. 2 is a flowchart for explaining its operation. In the drawing, 1 is an input terminal, 2 is an offset setting switch, 3 is an adder, 4 is an amplifier, 5 is an A/D converter, 6 is a correction value creation means, 7 is a CPU,
8 is ROM, 9 is RAM, 11 is display means, 12
13 is an offset setting means, 13 is a reference value creation means,
14 is a calibrated offset output means, 15 is a D/A
It is a converter.
Claims (1)
値をアナログ入力信号上に表示するため、前記オ
フセツト値をデジタル/アナログ変換器によりア
ナログ変換し、かつ前記入力信号とともにアナロ
グ/デジタル変換器によりデジタル変換するオフ
セツト設定装置において、前記数置に対応する基
準デジタル値を作成する基準値作成手段と、前記
アナログ/デジタル変換器からの前記オフセツト
値と前記基準値作成手段からの基準デジタル値と
を比較し、所定の許容範囲内にある時は前記制御
手段にその前記オフセツト値を記憶するように指
示し、前記許容範囲内にない場合は補正値を設定
する補正値作成手段と、この補正値作成手段から
の前記補正値にしたがつて校正用オフセツト値を
設定し、この校正用オフセツト値を前記デジタ
ル/アナログ変換器から前記補正値作成手段に送
り前記校正用オフセツト値と前記基準デジタル値
とを再度比較させるための校正オフセツト出力手
段とを有し、前記補正値作成手段は前記校正用オ
フセツト値が所定の許容範囲内に達した時にはこ
の校正用オフセツト値を前記制御手段が記憶する
ように指示することを特徴とするオフセツト設定
装置。1. In order to display the offset value numerically set by the control means on the analog input signal, the offset value is converted into analog by a digital/analog converter, and the offset value is converted into digital by the analog/digital converter together with the input signal. In the setting device, a reference value creation means for creating a reference digital value corresponding to the numerical position compares the offset value from the analog/digital converter with the reference digital value from the reference value creation means, and determines a predetermined value. correction value creation means for instructing the control means to store the offset value when the offset value is within the tolerance range, and setting a correction value when the offset value is not within the tolerance range; A calibration offset value is set according to the correction value, and this calibration offset value is sent from the digital/analog converter to the correction value creation means, and the calibration offset value and the reference digital value are compared again. and a calibration offset output means for the calibration, and the correction value creation means instructs the control means to store the calibration offset value when the calibration offset value reaches a predetermined tolerance range. Characteristic offset setting device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63140836A JPH01310424A (en) | 1988-06-08 | 1988-06-08 | offset setting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63140836A JPH01310424A (en) | 1988-06-08 | 1988-06-08 | offset setting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01310424A JPH01310424A (en) | 1989-12-14 |
| JPH0570168B2 true JPH0570168B2 (en) | 1993-10-04 |
Family
ID=15277844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63140836A Granted JPH01310424A (en) | 1988-06-08 | 1988-06-08 | offset setting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01310424A (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5843032A (en) * | 1981-09-09 | 1983-03-12 | Canon Inc | Digital-analog converter |
| US4700174A (en) * | 1986-05-12 | 1987-10-13 | Westinghouse Electric Corp. | Analog signal processor |
-
1988
- 1988-06-08 JP JP63140836A patent/JPH01310424A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01310424A (en) | 1989-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4414638A (en) | Sampling network analyzer with stored correction of gain errors | |
| US5877749A (en) | Operation inputting apparatus | |
| US4122529A (en) | Method and apparatus for providing a circuit with a smooth transfer function | |
| JPH0570168B2 (en) | ||
| DE4016922A1 (en) | ELECTRICAL TRANSMITTER BY THE TWO-WIRE PROCESS | |
| DE3782310T2 (en) | TWO-WIRE TRANSMISSION SYSTEM. | |
| JP2624920B2 (en) | Vertical amplifier calibration system for multi-phenomenon oscilloscope | |
| DE3905664A1 (en) | CIRCUIT ARRANGEMENT WITH A SENSOR | |
| JP2800432B2 (en) | Setting method of set value in inverter device | |
| JPS6227401B2 (en) | ||
| DE4416776B4 (en) | Method for adjusting and linearizing a potentiometer | |
| JPH0712852A (en) | Waveform measurement device with waveform generation function | |
| JPS5875208A (en) | Process controller | |
| JPH0720904A (en) | Limiter setting device for process control equipment | |
| JPH02147909A (en) | Gain control for pressure sensor | |
| JP3153664B2 (en) | Broadband transmission line signal level measurement device | |
| JP3154311B2 (en) | Input conversion display device | |
| JPS60154704A (en) | Automatic gain control circuit | |
| JPS6156522B2 (en) | ||
| KR940010479B1 (en) | Facsimile black / white binary standard setting device and method | |
| JPH02236118A (en) | Apparatus for adjusting zero point and span | |
| JP2932863B2 (en) | Output level setting circuit | |
| JPS6162915A (en) | Position correction system for coordinate input device | |
| JPH02272904A (en) | Automatic adjusting device for electronic equipment | |
| JPH02203213A (en) | Analog signal measuring device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |