JPH0571166B2 - - Google Patents
Info
- Publication number
- JPH0571166B2 JPH0571166B2 JP62121829A JP12182987A JPH0571166B2 JP H0571166 B2 JPH0571166 B2 JP H0571166B2 JP 62121829 A JP62121829 A JP 62121829A JP 12182987 A JP12182987 A JP 12182987A JP H0571166 B2 JPH0571166 B2 JP H0571166B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- positioning
- semiconductor
- positioning mark
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置製造に係り、特に感光性樹
脂の焼き付け露光工程に於いて使用される縮小投
影型露光装置を用いた半導体装置の製造方法に関
するものである。
脂の焼き付け露光工程に於いて使用される縮小投
影型露光装置を用いた半導体装置の製造方法に関
するものである。
従来、半導体装置製造に使用される縮小投影型
露光装置に於ける半導体基板の位置決め方法は、
第２図に示すように半導体装置素子片間１０に配
置されている位置決めマーク６，７，８，９にレ
ーザー光を当て反射光を検出する事により位置決
めマーク部の位置を換算し半導体基板の位置合せ
を行う方式であつた。
露光装置に於ける半導体基板の位置決め方法は、
第２図に示すように半導体装置素子片間１０に配
置されている位置決めマーク６，７，８，９にレ
ーザー光を当て反射光を検出する事により位置決
めマーク部の位置を換算し半導体基板の位置合せ
を行う方式であつた。
上述した従来の縮小投影型露光装置の位置合せ
マーク検出方法では、半導体装置素子片間に配置
された位置決めマークに対して、数10ミクロン離
れた位置より、レーザー光をスキヤンさせ、位置
決めマークの反射光を受光し、半導体基板の位置
合せを行うが、この場合、半導体装置素子片間の
下地状態が悪く数ケ所の反射光を発生させたり、
あるいは、位置決めマーク近傍にある半導体装置
素子分離枠等のパターンを位置決めマークと誤認
識したりして半導体装置製造のフオトリソグラフ
イ技術に於いて、パターンの重ね合せ精度にばら
つきを生じさせ、作業能率を低下させたりしてい
た。
マーク検出方法では、半導体装置素子片間に配置
された位置決めマークに対して、数10ミクロン離
れた位置より、レーザー光をスキヤンさせ、位置
決めマークの反射光を受光し、半導体基板の位置
合せを行うが、この場合、半導体装置素子片間の
下地状態が悪く数ケ所の反射光を発生させたり、
あるいは、位置決めマーク近傍にある半導体装置
素子分離枠等のパターンを位置決めマークと誤認
識したりして半導体装置製造のフオトリソグラフ
イ技術に於いて、パターンの重ね合せ精度にばら
つきを生じさせ、作業能率を低下させたりしてい
た。
又、半導体装置素子片内へと位置合せマークを
配置させている半導体装置もあるが、年々進行す
る半導体装置の高集積化に伴ない、半導体装置素
子片１個当りの面積も縮小化され、数工程に及ぶ
工程の位置合せマークすべてを半導体素子片内へ
と配置するのは困難となつて来た。
配置させている半導体装置もあるが、年々進行す
る半導体装置の高集積化に伴ない、半導体装置素
子片１個当りの面積も縮小化され、数工程に及ぶ
工程の位置合せマークすべてを半導体素子片内へ
と配置するのは困難となつて来た。
本発明の縮小投影露光装置を用いた半導体装置
の製造方法は、半導体装置素子片内に配置された
基点となる第の位置決めマークと半導体装置素
子片間に配置された第の位置決めマークとの距
離を記憶回路に記憶させ基点となる第の位置決
めマークを検出した後、記憶された第、第の
位置決めマークの距離分だけステージ移動させ、
第の位置決めマークを検出する事により半導体
基板の位置決めを行う事である。
の製造方法は、半導体装置素子片内に配置された
基点となる第の位置決めマークと半導体装置素
子片間に配置された第の位置決めマークとの距
離を記憶回路に記憶させ基点となる第の位置決
めマークを検出した後、記憶された第、第の
位置決めマークの距離分だけステージ移動させ、
第の位置決めマークを検出する事により半導体
基板の位置決めを行う事である。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を説明する為の半導
体装置上に描かれた位置決めマークの平面図であ
る。
体装置上に描かれた位置決めマークの平面図であ
る。
本実施例の半導体装置の製造方法は、特にレー
ザー光を半導体基板上の位置決めマークへと照射
し、前記位置決めマークからの反射光を検出して
半導体基板の位置決めを行う縮小投影露光装置を
用いた半導体装置の製造方法に係り、半導体装置
素子片内Ａに配置された基点となる第の位置決
めマーク１と、半導体素子片間Ｂに配置された第
の位置決めマーク２との距離を予め記憶回路へ
と記憶させ、基点となる第の位置決めマーク１
を検出した後、記憶された第及び第の位置決
めマークの距離分だけ移動させ、第の位置決め
マーク２を検出する事で半導体基板の位置決めを
行う方法である。
ザー光を半導体基板上の位置決めマークへと照射
し、前記位置決めマークからの反射光を検出して
半導体基板の位置決めを行う縮小投影露光装置を
用いた半導体装置の製造方法に係り、半導体装置
素子片内Ａに配置された基点となる第の位置決
めマーク１と、半導体素子片間Ｂに配置された第
の位置決めマーク２との距離を予め記憶回路へ
と記憶させ、基点となる第の位置決めマーク１
を検出した後、記憶された第及び第の位置決
めマークの距離分だけ移動させ、第の位置決め
マーク２を検出する事で半導体基板の位置決めを
行う方法である。
以上説明した様に本発明は基点となる位置決め
マーク１を半導体素子片内Ａに配置した事によ
り、従来、半導体装置素子片間Ｂに配置された位
置決めマーク６〜９を基点として検出する時（第
２図）に生じる半導体装置素子片間Ｂの下地荒れ
の状態による誤検出又、半導体装置素子片間枠１
０との間隔がせまい為に生じる誤検出を防止する
事ができ、位置決め精度の向上、作業効率の向上
に期待がもてる。又、半導体装置素子片内Ａに配
置する基点となる位置決めマーク１は１ケ所で良
く、この位置決めマーク１を基点とし半導体素子
片間Ｂに配置される第〜第の位置決めマーク
２〜５を検出させ、半導体基板の位置決めを行え
ば良い訳であり、今後の高密度化高縮小化の支障
とはならない。
マーク１を半導体素子片内Ａに配置した事によ
り、従来、半導体装置素子片間Ｂに配置された位
置決めマーク６〜９を基点として検出する時（第
２図）に生じる半導体装置素子片間Ｂの下地荒れ
の状態による誤検出又、半導体装置素子片間枠１
０との間隔がせまい為に生じる誤検出を防止する
事ができ、位置決め精度の向上、作業効率の向上
に期待がもてる。又、半導体装置素子片内Ａに配
置する基点となる位置決めマーク１は１ケ所で良
く、この位置決めマーク１を基点とし半導体素子
片間Ｂに配置される第〜第の位置決めマーク
２〜５を検出させ、半導体基板の位置決めを行え
ば良い訳であり、今後の高密度化高縮小化の支障
とはならない。
第１図は本発明の半導体装置上に描かれた位置
決めマークの平面図であり、第２図は従来技術を
説明する為の平面図である。 尚図に於いて、１……基点となる位置決めマー
ク、２〜５……第〜第の位置決めマーク、６
〜９……従来技術の基点となる位置決めマーク、
１０……半導体装置素子片枠、Ａ……半導体装置
素子片内、Ｂ……半導体装置素子片間、である。
決めマークの平面図であり、第２図は従来技術を
説明する為の平面図である。 尚図に於いて、１……基点となる位置決めマー
ク、２〜５……第〜第の位置決めマーク、６
〜９……従来技術の基点となる位置決めマーク、
１０……半導体装置素子片枠、Ａ……半導体装置
素子片内、Ｂ……半導体装置素子片間、である。
Claims (1)
- レーザー光を半導体基板上の位置決めマークへ
と照射し、前記位置決めマークからの反射光へ検
出して、半導体基板の位置決めを行う縮小投影露
光装置を用いた半導体装置の製造方法において、
レーザー光を照射し半導体基板の位置決めを行う
マークが半導体素子片内に配置され、該位置決め
マークを基点として検出した後に半導体装置素子
片間に配置された位置決めマークを検出させ、半
導体基板の位置決めを行う事を特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62121829A JPS63285947A (ja) | 1987-05-18 | 1987-05-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62121829A JPS63285947A (ja) | 1987-05-18 | 1987-05-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63285947A JPS63285947A (ja) | 1988-11-22 |
| JPH0571166B2 true JPH0571166B2 (ja) | 1993-10-06 |
Family
ID=14820959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62121829A Granted JPS63285947A (ja) | 1987-05-18 | 1987-05-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63285947A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6005294A (en) * | 1996-05-29 | 1999-12-21 | Mitsubishi Denki Kabushiki Kaisha | Method of arranging alignment marks |
| JP3634505B2 (ja) * | 1996-05-29 | 2005-03-30 | 株式会社ルネサステクノロジ | アライメントマーク配置方法 |
-
1987
- 1987-05-18 JP JP62121829A patent/JPS63285947A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63285947A (ja) | 1988-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3042639B2 (ja) | 半導体装置製造用フォトレティクル | |
| JP2754609B2 (ja) | 半導体装置の製造方法 | |
| JPH0419545B2 (ja) | ||
| JP2859855B2 (ja) | 半導体素子の微細パターンアライメント方法 | |
| JP2001274073A (ja) | 重ね合わせ露光方法及び露光システム | |
| JPH0571166B2 (ja) | ||
| EP1091255A2 (en) | Method of aligning mask and workpiece in exposure device | |
| JP2830784B2 (ja) | 位置誤差計測方法および半導体装置の製造方法 | |
| JPH0672766B2 (ja) | 位置検出装置 | |
| JPH0443407B2 (ja) | ||
| JPH07111952B2 (ja) | ホトリソグラフィー工程におけるガラスマスク | |
| JPH06204308A (ja) | 半導体ウエハの特殊パターン位置認識方法 | |
| JPS6246239A (ja) | 表面異物検査装置 | |
| JPH01304721A (ja) | 標識を有する半導体基板 | |
| JP3721713B2 (ja) | 位置合わせ精度測定方法及び位置合わせ精度測定装置 | |
| JPS60246645A (ja) | 半導体ウエハチツプの位置合わせ方法 | |
| JP2003224061A (ja) | 合わせずれ測定方法 | |
| JP2903584B2 (ja) | レジストレーション測定用マークの検出処理方法 | |
| JPH02183511A (ja) | 半導体装置の製造方法 | |
| KR920006747B1 (ko) | 중첩 정확도 향상을 위한 리소그라피(lithography) 공정방법 | |
| JP2001044146A (ja) | 半導体ウェハのダイシング位置認識方法 | |
| JPH04287909A (ja) | ウエハのアライメント方法 | |
| KR20010028937A (ko) | 반도체 웨이퍼 패턴의 크기 및 오버레이 측정방법 | |
| JPH0494522A (ja) | アライメイト・マーク構造 | |
| JPH0226368B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |