Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH05720B2 - - Google Patents
[go: Go Back, main page]

JPH05720B2 - - Google Patents

Info

Publication number
JPH05720B2
JPH05720B2 JP15621182A JP15621182A JPH05720B2 JP H05720 B2 JPH05720 B2 JP H05720B2 JP 15621182 A JP15621182 A JP 15621182A JP 15621182 A JP15621182 A JP 15621182A JP H05720 B2 JPH05720 B2 JP H05720B2
Authority
JP
Japan
Prior art keywords
output
audio
gain
amplifier
sound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15621182A
Other languages
Japanese (ja)
Other versions
JPS5944684A (en
Inventor
Hiroshi Yabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP57156211A priority Critical patent/JPS5944684A/en
Publication of JPS5944684A publication Critical patent/JPS5944684A/en
Publication of JPH05720B2 publication Critical patent/JPH05720B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G13/00Producing acoustic time signals

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)

Abstract

PURPOSE:To obtain automatically a proper output, by controlling an amplification factor of an output amplifier in accordance with the maximum amplitude of a stored sound. CONSTITUTION:An output amplifier gain controlling circuit 9 stores the maximum value of a sound signal converted to a digital signal, which is obtained from an encoding circuit 6. When reproducing a sound, the output amplifier gain controlling circuit 9 controls the gain of an amplifier 4 so that a sound outputted from a loudspeaker serving also as a microphone 3 is not saturated but can be heard with a large sound.

Description

【発明の詳細な説明】 本発明は、外部から入力される音声を符号化し
録音再生する機能を有する音声機能付電子時計に
関し、特に音声出力時の出力アンプの増幅率(以
下、ゲインと言う)の制御方式に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic watch with an audio function that has a function of encoding and recording and playing back externally input audio, and in particular, the amplification factor (hereinafter referred to as gain) of an output amplifier when outputting audio. Regarding the control method.

本発明の目的は、入力音声の大小にかかわらず
常に適性なレベルの出力音声を得ることができる
機構を提供することである。
An object of the present invention is to provide a mechanism that can always obtain output audio at an appropriate level regardless of the magnitude of input audio.

なお、本明細書中の「音声」という言葉は、人
の声、音楽、凝似音等の音響すべてを包含する意
味で用いる。
Note that the term "sound" in this specification is used to include all sounds such as human voices, music, and imitation sounds.

近年、電子時計は多機能化が進み、例えばアラ
ーム・タイマー機能を有するものがある。しか
し、これらの機能の報時手段は、メーカー側で定
められた単なる音響であり、ユーザーは好む好ま
ざるにかかわらず与えられた音響を使用せねばな
らず、その上、常にその音響が何を意味するのか
認識記憶しておかねばならない不都合があつた。
音声記憶機能付電子時計とは、この不都合を解消
するために、外部からユーザーが自由に必要な情
報を音声で入力し、適当な時にそれを音声として
出力する音声記憶機能を具備した電子時計であ
る。
In recent years, electronic watches have become increasingly multi-functional, and some have, for example, alarm and timer functions. However, the time reporting means for these functions is simply a sound specified by the manufacturer, and the user must use the given sound whether he likes it or not, and on top of that, he is always unsure what the sound is. I had the inconvenience of having to recognize and remember what it meant.
In order to eliminate this inconvenience, an electronic watch with a voice memory function is an electronic watch that has a voice memory function that allows the user to freely input necessary information from the outside by voice and output it as voice at an appropriate time. be.

従つて、入力される音声の大きさは、個人差、
環境の相違等に大きく左右され、ゲインの固定さ
れた出力アンプしか持たないと、小さすぎる入力
音声の場合は出力音声が小さくて聞きとれず、大
きすぎる入力音声の場合はアンプ出力が飽和して
音質が悪くなり、聞くに堪えないものとなつてし
まう。また、スイツチ操作等で、出力アンプのゲ
インを変化させることにすると、操作が複雑にな
り、時計自身が非常に扱いずらくなるし、ボリユ
ームなどを付加すると形状が大きくなつてしま
う。
Therefore, the volume of the input voice varies between individuals.
This is greatly influenced by differences in the environment, and if you only have an output amplifier with a fixed gain, if the input audio is too low, the output audio will be too low to be heard, and if the input audio is too loud, the amplifier output will saturate. The sound quality deteriorates and becomes unbearable to listen to. Furthermore, if the gain of the output amplifier is changed by operating a switch or the like, the operation becomes complicated, making the watch itself extremely difficult to handle, and adding a volume or the like increases the size.

本発明は、前記問題を顧みて、この不都合を排
除し、自動的に適性出力が得られるように、出力
アンプのゲインを制御する機構を提供するもので
あり、以下図面により詳細な説明を加える。
In view of the above problems, the present invention provides a mechanism for controlling the gain of an output amplifier so as to eliminate this inconvenience and automatically obtain an appropriate output.Detailed explanation will be added below with reference to the drawings. .

第1図は、本発明による音声記憶機能付電子時
計の電子回路の構成例をブロツク図で示したもの
である。
FIG. 1 is a block diagram showing an example of the configuration of an electronic circuit of an electronic timepiece with a voice storage function according to the present invention.

第1図において、1は基準クロツク信号を発生
する発振回路、2は該基準クロツク信号を受けて
必要な信号を作り出す分周回路であり、F1〜Fn
は、計時回路、表示回路等の種々の機能回路であ
る。3はマイクロホン兼用スピーカであつて、4
のアンプ系を通して5のI/O(インプツト・ア
ウトツプト)切替回路に接続されている。4のア
ンプ系は、入力アンプ及び出力アンプの両者を備
えており、特に出力アンプは後述のゲイン制御回
路からの制御信号を受けて、そのゲインが可変で
きるような構成になつている。6は符号化回路で
あり、アナログ量で与えられる音声信号Voiceを
デジタル量に符号化する回路であり、ここで符号
化された信号は、7の録音部に順次格納される。
In FIG. 1, 1 is an oscillation circuit that generates a reference clock signal, 2 is a frequency dividing circuit that receives the reference clock signal and generates necessary signals, and F 1 to Fn
are various functional circuits such as a clock circuit and a display circuit. 3 is a microphone/speaker, and 4
It is connected to the I/O (input/output) switching circuit 5 through the amplifier system. The amplifier system No. 4 includes both an input amplifier and an output amplifier, and in particular, the output amplifier is configured so that its gain can be varied by receiving a control signal from a gain control circuit, which will be described later. Reference numeral 6 denotes an encoding circuit, which encodes the audio signal Voice given in an analog quantity into a digital quantity, and the signals encoded here are sequentially stored in the recording section 7.

また、7の録音部は、半導体メモリ、例えば
RAM(ランダム・アクセス・メモリ)やシフ
ト・レジスタを中心に構成されており、分周回路
2より得られる信号を基準に、読み込み、読み出
しが行なわれる。8は音声信号合成回路であり、
7の録音部より読み出されたデジタル信号からア
ナログ音声信号を合成する回路である。9は本発
明による出力アンプゲイン制御回路であり、符号
化回路6より得られるデジタル量に符号化された
音声信号の最大値を記憶しておき、音声再生時に
そのデータを基に、出力アンプのゲインを決定
し、その制御信号をアンプ系に出力するように構
成されている。
Further, the recording section 7 is a semiconductor memory, for example.
It is mainly composed of a RAM (random access memory) and a shift register, and reading is performed based on the signal obtained from the frequency dividing circuit 2. 8 is an audio signal synthesis circuit;
This is a circuit that synthesizes an analog audio signal from the digital signal read out from the recording unit of No. 7. Reference numeral 9 denotes an output amplifier gain control circuit according to the present invention, which stores the maximum value of the audio signal encoded in a digital quantity obtained from the encoding circuit 6, and controls the output amplifier gain based on the data during audio reproduction. It is configured to determine the gain and output the control signal to the amplifier system.

第2図は、本発明による出力アンプゲイン制御
回路の構成をブロツク図で示したものである。
FIG. 2 is a block diagram showing the configuration of an output amplifier gain control circuit according to the present invention.

第2図において、1は大小比較器、2は記録
部、3はゲイン制御部である。音声が入力される
と、それに伴なつて符号化回路(第1図6)の出
力データは時々変化するので、大小比較器1は記
憶部2に記憶されているデータと現在のデータを
比較し、入力振幅が現在のデータの方が大きいと
判定すると記憶部に指令を出力し、記憶部は以前
のデータを消去し、現在のデータを記憶する。こ
の操作は、入力音声が無くなるまで続けられ、従
つて最終的には、今回入力された音声の最大振幅
時のデータが記憶される。その後、ゲイン制御部
3は、最大振幅データを読みとり、出力時に該最
大振幅が出力アンプのフル・レンジ(最大出力電
圧)に最も近くなるように、出力アンプのゲイン
を決定し、その制御信号を出力する。なお、音声
を入力する場合は、あらかじめ、記憶部にリセツ
トをかけ、前回の最大値を消し、最小値のデータ
になる様に初期設定しておく。
In FIG. 2, 1 is a magnitude comparator, 2 is a recording section, and 3 is a gain control section. When audio is input, the output data of the encoding circuit (FIG. 1, 6) changes from time to time, so the magnitude comparator 1 compares the data stored in the storage section 2 with the current data. When it is determined that the input amplitude is larger in the current data, a command is output to the storage section, and the storage section erases the previous data and stores the current data. This operation continues until there is no more input voice, and therefore, finally, the data at the time of the maximum amplitude of the voice input this time is stored. After that, the gain control section 3 reads the maximum amplitude data, determines the gain of the output amplifier so that the maximum amplitude is closest to the full range (maximum output voltage) of the output amplifier at the time of output, and controls the control signal. Output. In addition, when inputting voice, reset the memory section in advance to erase the previous maximum value and initialize the data to the minimum value.

第3図は、入力音声波形が比較的小さい場合の
出力音声を示しており、aが出力ゲイン固定のも
の、bが本発明によるものである。
FIG. 3 shows the output audio when the input audio waveform is relatively small, where a shows the output gain fixed, and b shows the sound according to the present invention.

第3図において、1は出力音声波形、2は出力
アンプのバイアス点であり、VDDは電源の高電
位、Vssは電源の低電位を表わし、P点は、この
音声のピーク点である。なお、本例においては、
第1図6の符号化回路は、入力音声波形を5ビツ
トのパラレル・データに変換し、5ビツト目
(B4)で2のバイアス点を基準としてプラス・マ
イナスを表わし(B4=1のとき、バイアス点を
基準にマイナスであることを示す)。B0\〜B3
バイアス点からの距離を表わすように構成されて
いるため、その出力データは第3図に示すように
なる。
In FIG. 3, 1 is the output audio waveform, 2 is the bias point of the output amplifier, VDD represents the high potential of the power supply, Vss represents the low potential of the power supply, and point P is the peak point of this audio. In addition, in this example,
The encoding circuit shown in Fig. 16 converts the input audio waveform into 5-bit parallel data, and uses the 5th bit (B 4 ) to represent plus or minus based on the bias point of 2 (B 4 = 1). (indicates that it is negative with respect to the bias point). Since B0\ to B3 are configured to represent the distance from the bias point, the output data is as shown in FIG.

従つて、本例ではB0\〜B3の4ビツトのデー
タにおいて、大小比較を行なえば良い。今、第3
図のような波形の入力音声があつたとすると、第
2図の記憶部は、0\0\0\0\(B3〜B0\)→…

0\10\0\→…→0\111→…→10\10\の順
で記憶
しておき、最終的に1010を記憶する。ここで、出
力ゲイン固定のものは、データ1111のときフル・
レンジになるようにゲインが決定されている(こ
の時のゲインをGMINと表わす)ため、aに示
すようにフル・レンジの11/16の出力しか得られ
ず、出力音声が小さくなつてしまう。ところが、
本発明によれば、第2図のゲイン制御部が最大デ
ータ10\10\を検知し、自動的にゲインが
GMINの16/11倍になるように出力アンプのゲイ
ンを制御するので、bに示すように出力音声は、
飽和することなく出力アンプのフル・レンジで出
力されるため大きな音ではつきりと聞くことがで
きる。
Therefore, in this example, it is sufficient to compare the magnitudes of the 4-bit data B0\ to B3 . Now, the third
Assuming that there is an input audio waveform as shown in the figure, the storage section in Figure 2 will contain 0\0\0\0\(B 3 ~ B0\) →...

It is stored in the order of 0\10\0\→…→0\111→…→10\10\, and finally 1010 is stored. Here, when the output gain is fixed, the output gain is full when the data is 1111.
Since the gain is determined to match the range (the gain at this time is expressed as GMIN), only an output of 11/16 of the full range can be obtained as shown in a, and the output audio will be low. However,
According to the present invention, the gain control section shown in FIG. 2 detects the maximum data 10\10\ and automatically adjusts the gain.
Since the gain of the output amplifier is controlled to be 16/11 times GMIN, the output audio is as shown in b.
Since the full range of the output amplifier is output without saturation, it can be heard clearly even at loud volumes.

第4図は、第2図上にブロツク図で示した本発
明による出力アンプゲイン制御回路の具体的構成
例である。
FIG. 4 shows a specific example of the configuration of the output amplifier gain control circuit according to the present invention shown in the block diagram in FIG.

第4図において、一転鎖線枠内1は4ビツトの
大小比較器で、NANDゲート及びANDゲートで
構成されており、一転鎖線枠内2は記憶部で、4
つのマスター・スレーブ型F/F(フリツプ・フ
ロツプ)で構成されており、一点鎖線枠内3はゲ
イン制御部で、インバータ、ANDゲート、NOR
ゲート及びEXCLUSIVE−NORゲートで構成さ
れている。さらに、B0〜B3は第1図6の符号化
回路出力であり、第3図に示したものである。
In FIG. 4, 1 inside the double-dashed line frame is a 4-bit magnitude comparator, which is composed of a NAND gate and an AND gate, and 2 inside the double-dashed line frame is a storage section.
It consists of two master-slave type F/Fs (flip-flops), and 3 inside the dashed line frame is the gain control section, which includes an inverter, an AND gate, and a NOR
It consists of a gate and an EXCLUSIVE-NOR gate. Furthermore, B 0 to B 3 are the outputs of the encoding circuit of FIG. 16, and are shown in FIG. 3.

また、信号Resetは、記憶部2にリセツトをか
け初期設定を行なうためのものである。今、音声
が入力されるとB0\〜B3は刻々変化し、大小比
較器1は常時該データと、記憶部2に記憶された
それまでの最大値データQ0\〜Q3とを比較し、
B0\〜B3が大きいと出力CLを論理レベル「HI」
にする。記憶部のF/Fはその立上りで、それぞ
れのD端子に接続されているB0\〜B3を記憶し、
Q0\〜Q3にそのデータを出力する。従つて、B
0\〜B3とQ0\〜Q3が一致するので、出力CLは論
理レベル「LO」になり、以後前述の動作を繰り
返し、最終的に記憶部2には、今回の音声の最大
値データが記憶される。記憶された最大値データ
Q0\〜Q3は、ゲイン制御部3でデータ変換され、
ゲイン制御信号C0\〜C3としてゲイン可変型出
力される。本例では、ゲイン制御部は、出力アン
プの安定性を考慮して、ゲインGMINの16/4倍
以上に設定されないように制御している。なお、
本例で制御されるアンプは、C0\〜C3によつて、
ゲインがGMINの16/(C0+2C1+4C2+8C3)倍
に可変される構成となつている。
Further, the signal Reset is used to reset the storage section 2 and perform initial settings. Now, when audio is input, B0\~ B3 changes every moment, and the magnitude comparator 1 constantly compares this data with the maximum value data Q0\~ Q3 stored in the storage section 2. ,
If B0\~ B3 is large, the output CL will be set to logic level "HI"
Make it. The F/F of the storage section stores B0\~ B3 connected to each D terminal at the rising edge,
Output the data to Q0\~ Q3 . Therefore, B
Since 0\~B 3 and Q0\~Q 3 match, the output CL becomes the logic level "LO", and the above operation is repeated, and finally the maximum value data of the current audio is stored in the storage unit 2. is memorized. The stored maximum value data Q0\~ Q3 is data converted by the gain control unit 3,
A variable gain type is output as a gain control signal C0\ to C3 . In this example, the gain control section takes the stability of the output amplifier into account and performs control so that the gain is not set to more than 16/4 times GMIN. In addition,
The amplifier controlled in this example is controlled by C0\~ C3 .
The configuration is such that the gain is varied by 16/(C 0 +2C 1 +4C 2 +8C 3 ) times GMIN.

以上のように、本発明によれば、使用者は何ら
煩らわしい操作をすることなく、音声を時計に向
つて発生するのみで、音声出力声には大きな音で
はつきりした音声を得ることが可能となる。
As described above, according to the present invention, the user only needs to generate audio toward the clock without any troublesome operations, and the audio output voice can be made loud and clear. becomes possible.

また本発明は、集積回路化も容易に可能である
ので、特に腕時計などの小型で、操作が簡単なこ
とが要求される電子機器に有効な手段となり得
る。
Furthermore, since the present invention can be easily integrated into an integrated circuit, it can be particularly effective for electronic devices such as wristwatches that are required to be small and easy to operate.

更に、入力時には何等処理を施さずストレート
に入力音声を記憶するため、入力音声を特別に処
理するレジスタや高速演算手段は必要なく、回路
システムの大幅な軽減ができるものである。
Furthermore, since the input voice is directly stored without any processing at the time of input, there is no need for registers or high-speed calculation means to specially process the input voice, and the circuit system can be significantly reduced.

更には、入力音声の最大値に合わせ、音声出力
前に一度出力増幅器に増幅率設定を行うだけで良
いため、処理工数が少なくなり低パワー化にも寄
与する。
Furthermore, since it is only necessary to set the amplification factor on the output amplifier once before outputting the audio in accordance with the maximum value of the input audio, the number of processing steps is reduced and it also contributes to lower power.

【図面の簡単な説明】[Brief explanation of drawings]

第1図……本発明による音声記憶能付電子時計
の電子回路の構成例。第2図……本発明による出
力アンプゲイン制御回路の構成ブロツク図。第3
図a……出力アンプゲイン固定時の出力音声波
形。b……本発明による出力音声波形。第4図…
…本発明による出力アンプゲイン制御回路の具体
的構成例。
FIG. 1: An example of the configuration of an electronic circuit of an electronic timepiece with voice memory according to the present invention. FIG. 2: A configuration block diagram of an output amplifier gain control circuit according to the present invention. Third
Figure a: Output audio waveform when the output amplifier gain is fixed. b...Output audio waveform according to the present invention. Figure 4...
...Specific configuration example of the output amplifier gain control circuit according to the present invention.

Claims (1)

【特許請求の範囲】 1 少なくとも外部から入力される音声を符号化
して録音記憶する録音機構、増幅率可変のリニ
ア・アンプからなる出力機構、前記出力機構を制
御する出力アンプゲイン制御機構からなり、 前記出力アンプゲイン制御回路は、比較器、記
憶部、増幅率制御部から構成され、 前記比較器は前記入力された音声と前記記憶部
に記憶された符号の大小を比較し前記入力された
音声が大きいと判定したとき前記記憶部に信号を
出力し、 前記記憶部は前記比較器からの出力に基づき最
大振幅時のデータを記憶し、 前記増幅率制御部は前記記憶部に記憶されたデ
ータを基に前記リニア・アンプの増幅制御を行う
ことを特徴とする音声記憶機能付き電子機器。
[Scope of Claims] 1. Consisting of at least a recording mechanism that encodes and records and stores audio input from the outside, an output mechanism consisting of a linear amplifier with a variable amplification factor, and an output amplifier gain control mechanism that controls the output mechanism, The output amplifier gain control circuit includes a comparator, a storage section, and an amplification factor control section, and the comparator compares the input audio and the code stored in the storage section to determine the input audio. is determined to be large, outputs a signal to the storage unit, the storage unit stores data at maximum amplitude based on the output from the comparator, and the amplification factor control unit outputs a signal to the storage unit An electronic device with a voice storage function, characterized in that the amplification control of the linear amplifier is performed based on.
JP57156211A 1982-09-07 1982-09-07 Electronic devices with voice storage function Granted JPS5944684A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57156211A JPS5944684A (en) 1982-09-07 1982-09-07 Electronic devices with voice storage function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57156211A JPS5944684A (en) 1982-09-07 1982-09-07 Electronic devices with voice storage function

Publications (2)

Publication Number Publication Date
JPS5944684A JPS5944684A (en) 1984-03-13
JPH05720B2 true JPH05720B2 (en) 1993-01-06

Family

ID=15622787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57156211A Granted JPS5944684A (en) 1982-09-07 1982-09-07 Electronic devices with voice storage function

Country Status (1)

Country Link
JP (1) JPS5944684A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404315A (en) * 1991-04-30 1995-04-04 Sharp Kabushiki Kaisha Automatic sound gain control device and a sound recording/reproducing device including arithmetic processor conducting a non-linear conversion
JP2947685B2 (en) * 1992-12-17 1999-09-13 シャープ株式会社 Audio codec device
JP2006234520A (en) * 2005-02-23 2006-09-07 Matsushita Electric Works Ltd Program timer

Also Published As

Publication number Publication date
JPS5944684A (en) 1984-03-13

Similar Documents

Publication Publication Date Title
US4508457A (en) Electronic timepiece with record/playback circuits
HK12288A (en) Electronic timepiece
US5511046A (en) Recordable timepiece
JPS6233556B2 (en)
JPH05720B2 (en)
US4548511A (en) Electronic timepiece with voice memory
JPS61210599A (en) Electronic equipment with sound recording function
JPS61163394A (en) sound generator
KR0140517B1 (en) Control signal generating device and method for a vehicle
JPS6143796A (en) audio recording device
JP2605663B2 (en) Electronic equipment with recording function
JPS5866893A (en) Alarm clock with recording function
JPS5861489A (en) Electronic clock with voice memory function
JPS6258080B2 (en)
JPH0259438B2 (en)
JPS6151746B2 (en)
JPS6232797B2 (en)
JPH0326357B2 (en)
JP3046695U (en) Portable rescue sound generator
JPH0125354Y2 (en)
JPS59193387A (en) Electronic time-piece with sound memory function
JPH0122157Y2 (en)
JPS6059557B2 (en) alarm clock
JPH0550000B2 (en)
JPH0623994Y2 (en) Alarm clock