JPH0573331B2 - - Google Patents
Info
- Publication number
- JPH0573331B2 JPH0573331B2 JP9450588A JP9450588A JPH0573331B2 JP H0573331 B2 JPH0573331 B2 JP H0573331B2 JP 9450588 A JP9450588 A JP 9450588A JP 9450588 A JP9450588 A JP 9450588A JP H0573331 B2 JPH0573331 B2 JP H0573331B2
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- layer
- silicon
- insulating film
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 107
- 229910052710 silicon Inorganic materials 0.000 claims description 88
- 239000010703 silicon Substances 0.000 claims description 88
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 84
- 238000000034 method Methods 0.000 claims description 35
- 239000011800 void material Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 claims 5
- -1 GaAs compound Chemical class 0.000 claims 1
- 239000002356 single layer Substances 0.000 claims 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 101
- 239000000758 substrate Substances 0.000 description 69
- 150000001875 compounds Chemical class 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 150000003376 silicon Chemical class 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、シリコン(Si)下地上にガリウム
砒素(GaAs)を積層したGaAs/Si積層体と、
シリコン下地上にGaAsを成長させる方法とに関
するものである。[Detailed Description of the Invention] (Industrial Application Field) This invention provides a GaAs/Si laminate in which gallium arsenide (GaAs) is laminated on a silicon (Si) substrate,
The present invention relates to a method for growing GaAs on a silicon substrate.
(従来の技術)
電子機器の多様化及び高速化の要求に伴ない、
これに対応出来る電子デバイスとして、化合物半
導体デバイスが注目されている。(Prior art) With the diversification and demand for faster speed of electronic equipment,
Compound semiconductor devices are attracting attention as electronic devices that can meet this demand.
このような化合物半導体デバイスとしては、い
わゆる−属化合物半導体を用いたものが良く
知られており、特に、ガリウム(Ga)と砒素
(As)との化合物によるものは、シリコン(以
下、単にSiとして省略して示す。)で主に構成し
た従来の半導体デバイスに比べ、演算速度が速い
こと、発光・受光機能を有すること、消費電力が
低いこと、耐放射線性が高いこと等の種々の利点
を有することから、注目されている。 As such compound semiconductor devices, those using so-called − group compound semiconductors are well known, and in particular those using compounds of gallium (Ga) and arsenic (As) are silicon (hereinafter simply referred to as Si). Compared to conventional semiconductor devices mainly composed of It is attracting attention because of its
しかし、現在得られるGaAs単結晶はその大き
さがSi基板と比較した場合小型であるため、即ち
直径が小さいため、大型のデバイスを得る場合は
大きな支障となつていた。又、GaAs基板はシリ
コンに比し高価であるため、デバイスのコストダ
ウンを図るための配慮も必要であつた。 However, the currently available GaAs single crystal is small in size compared to a Si substrate, that is, its diameter is small, which has been a major hindrance in producing large devices. Furthermore, since GaAs substrates are more expensive than silicon, consideration must be given to reducing device costs.
このため、GaAs基板以外の基板例えばシリコ
ン基板上にGaAsのエピタキシヤル層を成長させ
て、大型かつ安価なGaAs基板と等価なものを得
ようとする種々の試みが従来からなされてきてい
る。 For this reason, various attempts have been made in the past to grow an epitaxial layer of GaAs on a substrate other than a GaAs substrate, such as a silicon substrate, to obtain a large and inexpensive substrate equivalent to a GaAs substrate.
このような試みの一例としては、例えば特願昭
62−028114号及び特願昭62−069165号に提案され
ている化合物半導体の成長方法がある。 An example of such an attempt is the
There are methods for growing compound semiconductors proposed in No. 62-028114 and Japanese Patent Application No. 62-069165.
以下、第3図A及びBを参照して、これら提案
に係る成長方法につき簡単に説明する。尚、第3
図A及びBは、両提案に係る成長方法を概略的に
示す製造工程図である。 The growth methods according to these proposals will be briefly explained below with reference to FIGS. 3A and 3B. Furthermore, the third
Figures A and B are manufacturing process diagrams schematically showing the growth methods according to both proposals.
これらの方法によれば、11で示すシリコン基
板の裏面に、13で示すSiN膜等の絶縁膜を比較
的低温で積層させる(第3図A)。次いで、この
絶縁膜付きシリコン基板11を高温度でアニール
し、シリコン基板と絶縁膜との熱膨張係数の差を
利用してシリコン基板11を意図的に反らせる
(第3図B)。次いで、絶縁膜13を積層させた状
態で又は除去した状態でシリコン基板11の表面
にGaAsを成長させる。この際、シリコン基板1
1には、GaAsの熱膨張係数とシリコンの熱膨張
係数との差によつて生じる、今までの反りとは逆
向きの反りを生じさせる力が働き、この結果、基
板の反りを実用上問題ない程度にまで低減させる
ことが出来た。 According to these methods, an insulating film such as a SiN film shown at 13 is laminated on the back surface of a silicon substrate shown at 11 at a relatively low temperature (FIG. 3A). Next, this silicon substrate 11 with an insulating film is annealed at a high temperature, and the silicon substrate 11 is intentionally warped by utilizing the difference in thermal expansion coefficient between the silicon substrate and the insulating film (FIG. 3B). Next, GaAs is grown on the surface of the silicon substrate 11 with the insulating film 13 stacked or removed. At this time, silicon substrate 1
1 is due to the difference between the coefficient of thermal expansion of GaAs and the coefficient of thermal expansion of silicon, which causes a force that causes warping in the opposite direction to the conventional warping, and as a result, warping of the substrate becomes a practical problem. We were able to reduce it to a minimum.
(発明が解決しようとする課題)
しかしながら、上述した従来の方法は、シリコ
ン基板の反りを低減させることについては確かに
効果があるが、シリコン基板上に成長させた
GaAs層内の応力を緩和することは出来ないとい
う問題点があつた。(Problem to be Solved by the Invention) However, although the above-mentioned conventional methods are certainly effective in reducing warpage of silicon substrates,
There was a problem that the stress within the GaAs layer could not be alleviated.
実際のところ、上述の方法によつて、直径が2
インチ(1インチは約2.54cm、以下同様)のシリ
コン基板上にGaAs層を成長させた場合、その成
長膜厚が5μm程度になると、このGaAs層にクラ
ツクが生じてしまう。このため従来方法では、
GaAs成長層をさらに厚くすることは出来なかつ
た。 In fact, by the method described above, a diameter of 2
When a GaAs layer is grown on an inch (1 inch is about 2.54 cm, hereinafter the same) silicon substrate, cracks will occur in the GaAs layer when the grown film thickness becomes about 5 μm. Therefore, in the conventional method,
It was not possible to further increase the thickness of the GaAs growth layer.
この発明はこのような点に鑑みなされたもので
あり、従つてこの発明の目的は、シリコン下地
(例えばシリコン基板)上にGaAs層を積層させ
た積層体であつてGaAs層の応力が非常に小さい
GaAs/Si積層体と、このような積層体を容易に
得ることが出来るGaAsの成長方法と提供するこ
とにある。 The present invention was made in view of the above points, and therefore, an object of the present invention is to provide a laminate in which a GaAs layer is laminated on a silicon base (for example, a silicon substrate), in which the stress in the GaAs layer is extremely high. small
It is an object of the present invention to provide a GaAs/Si laminate and a GaAs growth method that can easily obtain such a laminate.
(課題を解決するための手段)
この目的の達成を図るため、この発明の
GaAs/Si積層体によれば、
シリコン(Si)下地表面に部分的に絶縁膜を具
え、及び、このシリコン下地の露出した領域から
成長し、絶縁膜上に空〓を残した状態でつながり
合つて一つの成長層となつたGaAs層を具えるこ
とを特徴とする。(Means for solving the problem) In order to achieve this purpose, this invention
According to the GaAs/Si laminate, an insulating film is partially provided on the surface of a silicon (Si) base, and the layers grow from the exposed area of the silicon base and are connected with each other while leaving a void on the insulating film. It is characterized by comprising a GaAs layer that has become a single growth layer.
又、シリコン(Si)下地上にGaAs層を成長さ
せるこの発明のGaAsの成長方法によれば、
シリコン下地上に絶縁膜を被着させる工程と、
この絶縁膜の所定領域を除去して前記のシリコ
ン下地を部分的に露出させる工程と、
前述のシリコン下地の露出領域上にGaAsを、
このGaAs成長層の前述のシリコン下地の露出面
と平行にとつた断面積がこの成長層の成長に伴い
拡張するように成長させて、絶縁膜上に空〓を残
した状態でつながり合つた一つの成長層を形成す
る工程とを含むことを特徴とする。 Further, according to the GaAs growth method of the present invention in which a GaAs layer is grown on a silicon (Si) substrate, there are a step of depositing an insulating film on the silicon substrate, and a step of removing a predetermined region of this insulating film and performing the above-described steps. A process of partially exposing the silicon base and depositing GaAs on the exposed area of the silicon base described above.
The cross-sectional area of this GaAs growth layer taken parallel to the exposed surface of the silicon base described above is grown so that it expands as the growth layer grows, and the layers are connected with each other while leaving a void on the insulating film. The method is characterized in that it includes a step of forming two growth layers.
ここで、シリコン下地とは、例えばシリコン基
板、シリコンのエピタキシヤル成長層を云い、さ
らに、シリコン基板表面のエピタキシヤル層表面
の全面又は一部の領域であつても良い。 Here, the silicon base refers to, for example, a silicon substrate or an epitaxially grown layer of silicon, and may also be the entire surface or a part of the surface of the epitaxial layer on the surface of the silicon substrate.
又、上述したGaAsの成長方法の実施にあた
り、絶縁膜を残存させる所定領域の決定をシリコ
ン基板の結晶方向を考慮して行なうのが好適であ
る。さらに絶縁膜が所定の領域に残存しているシ
リコン基板上に、MOCVD法(有機金属化学気
相成長法)を用いてGaAs層を成長させるのが好
適である。 Furthermore, in carrying out the above-described GaAs growth method, it is preferable to determine a predetermined region in which the insulating film is to remain, taking into account the crystal orientation of the silicon substrate. Furthermore, it is preferable to grow a GaAs layer on a silicon substrate on which an insulating film remains in a predetermined region using MOCVD (metal organic chemical vapor deposition).
(作用)
この発明のGaAs/Si積層体によれば、GaAs
層は、シリコン(Si)下地の絶縁膜から露出して
いる領域でのみシリコン下地と接することにな
る。従つて、GaAs層のシリコン下地と接触する
面積が少なくなるため、Si熱膨張係数とGaAsの
熱膨張係数との差から生じるGaAs層の応力が低
減される。さらに、空〓が在ることによつて
GaAs層は絶縁膜には接しないから、これによつ
てもGaAs層の応力は低減される。(Function) According to the GaAs/Si laminate of the present invention, GaAs
The layer contacts the silicon (Si) base only in areas exposed from the insulating film on the silicon base. Therefore, since the area of the GaAs layer in contact with the silicon base is reduced, the stress in the GaAs layer caused by the difference between the thermal expansion coefficient of Si and the thermal expansion coefficient of GaAs is reduced. Furthermore, due to the existence of emptiness
Since the GaAs layer does not contact the insulating film, this also reduces stress in the GaAs layer.
又、この発明のGaAsの成長方法によれば、
GaAs層は絶縁膜上には実質的に成長しない。そ
して、シリコン下地の露出領域上に成長する
GaAs成長層は、シリコン下地の露出面と平行に
とつた断面積が拡張するように成長することか
ら、成長が進むと隣接する露出領域上に成長する
GaAs同志がつながり合い、絶縁膜上に空〓をそ
れぞれ残した状態で一つのGaAs成長層が構成さ
れる。 Furthermore, according to the GaAs growth method of this invention,
The GaAs layer does not substantially grow on the insulating film. Then, it grows on the exposed areas of the silicon substrate.
The GaAs growth layer grows so that the cross-sectional area parallel to the exposed surface of the silicon base expands, so as the growth progresses, it grows on the adjacent exposed area.
One GaAs growth layer is formed by connecting GaAs comrades and leaving empty spaces on the insulating film.
又、絶縁膜をシリコン下地の結晶方向を考慮し
て除去し、つまり絶縁膜を結晶方向を考慮して残
存させ、この絶縁膜を含むシリコン下地上に
MOCVD法を用いてGaAsを成長させると、この
GaAs成長層は、このGaAs成長層の前述のシリ
コン下地に露出面と平行にとつた断面積が拡張す
るように容易に成長する。 Also, the insulating film is removed taking into consideration the crystal direction of the silicon base, that is, the insulating film is left taking into account the crystal direction, and the insulating film is removed on the silicon base including this insulating film.
When GaAs is grown using the MOCVD method, this
The GaAs growth layer grows easily so that the cross-sectional area of the GaAs growth layer, taken parallel to the exposed surface of the silicon base described above, expands.
(実施例)
以下、図面を参照して、この発明のGaAs/Si
積層体の実施例とGaAsの成長方法の実施例とに
つきそれぞれ説明する。しかしながら、説明に用
いる各図はこの発明の理解出来る程度に概略的に
示してあるにすぎず、従つて、図中の各構成成分
の寸法、形状及び配置関係は図示例のみに限定さ
れるものではなく、種々の変形又は変更を行ない
得ること明らかである。又、各図において同様な
構成成分については同一の符号を付して示してあ
る。(Example) Hereinafter, with reference to the drawings, GaAs/Si of the present invention will be described.
An example of a stacked body and an example of a method for growing GaAs will be explained respectively. However, the drawings used in the explanation are merely shown schematically to the extent that the invention can be understood, and therefore, the dimensions, shapes, and arrangement relationships of the constituent components in the drawings are limited to only the illustrated examples. However, it is clear that various modifications or changes may be made. Further, in each figure, similar components are designated by the same reference numerals.
GaAs/Si積層体の説明
先ずGaAs/Si積層体の実施例につき、シリコ
ン下地をシリコン基板とし、この基板全面に
GaAs層を具えたGaAs/Si積層基板として例で
説明する。第1図Aは、そのGaAs/Si積層基板
の一例を示す平面図、第1図Bは第1図AにPで
示した積層基板の一部を拡大しかつ第1図A中Q
で示す方向から見て示した断面図である。Explanation of GaAs/Si laminate First, for an example of a GaAs/Si laminate, a silicon base is used as a silicon substrate, and the entire surface of this substrate is
An example will be explained using a GaAs/Si laminated substrate including a GaAs layer. FIG. 1A is a plan view showing an example of the GaAs/Si multilayer substrate, and FIG. 1B is an enlarged view of a part of the multilayer substrate indicated by P in FIG. 1A.
FIG.
両図において、21はシリコン(Si)基板を示
す。このシリコン基板21は、その表面に部分的
に23で示す絶縁膜を具える。ここで、部分的に
絶縁膜を具えるとは、この実施例の場合、シリコ
ン基板21の表面にストライプ状の絶縁膜23を
一定間隔で多数平行に具える状態を云つている。
さらにこの場合、絶縁膜23のストライプ方向は
シリコン基板21に形成してある21aで示すオ
リエンテーシヨンフラツトと平行な方向としてい
る。シリコン基板21は、絶縁膜23がない部分
で露出していて、その露出領域を第1図Bに21
bを付して示してある。 In both figures, 21 indicates a silicon (Si) substrate. This silicon substrate 21 has an insulating film partially shown at 23 on its surface. In this embodiment, the term "partially provided with an insulating film" refers to a state in which a large number of striped insulating films 23 are provided in parallel at regular intervals on the surface of the silicon substrate 21.
Furthermore, in this case, the stripe direction of the insulating film 23 is parallel to the orientation flat indicated by 21a formed on the silicon substrate 21. The silicon substrate 21 is exposed at a portion where the insulating film 23 is not present, and the exposed area is shown as 21 in FIG. 1B.
It is shown with b.
又、絶縁膜23を含むこのシリコン基板21
は、このシリコン基板21の絶縁膜23から露出
した領域21bから成長し絶縁膜23上において
空隙を有する25で示すGaAs層を具えている。
この空隙を第1図Bに25aを付して示す。 Moreover, this silicon substrate 21 including an insulating film 23
A GaAs layer 25 is grown from a region 21b exposed from the insulating film 23 of the silicon substrate 21 and has a void on the insulating film 23.
This gap is shown at 25a in FIG. 1B.
上述した構成のGaAs/Si積層基板の構造によ
れば、GaAs層25は、シリコン基板21と露出
領域21bのみで接し、絶縁膜23とは実質的に
接触しない。 According to the structure of the GaAs/Si laminated substrate configured as described above, the GaAs layer 25 contacts the silicon substrate 21 only at the exposed region 21b, and does not substantially contact the insulating film 23.
尚、シリコン基板21に具えさせる絶縁膜23
の形状、配置方向及び配置位置は上述の例に限ら
れるものではなく、GaAs/Si積層基板の設計に
応じ変更することが出来る。 Note that the insulating film 23 provided on the silicon substrate 21
The shape, arrangement direction, and arrangement position are not limited to the above example, and can be changed depending on the design of the GaAs/Si multilayer substrate.
又、上述の例では、シリコン基板全面にGaAs
層を具えたGaAs/Si基板を例に挙げて説明して
いるが、シリコン基板の一部分の領域上にGaAs
を具えた構造についても、この発明が適用される
ことは明らかである。さらに、シリコン下地がシ
リコンのエピタキシヤル成長層であつても勿論適
用出来る。 In addition, in the above example, GaAs is deposited on the entire surface of the silicon substrate.
The explanation is given using a GaAs/Si substrate with a layer of GaAs/Si as an example.
It is clear that the present invention is also applicable to structures that include. Furthermore, it is of course applicable even if the silicon base is an epitaxially grown layer of silicon.
GaAsの成長方法の説明
次に、シリコン下地上にGaAsを成長させるこ
の発明の方法の実施例につき、シリコン下地をシ
リコン基板としてこの基板全面上にGaAs層を成
長させる場合を例に挙げて説明する。しかし、以
下の実施例に記載の数値的条件、使用薬品名、装
置名等は単なる例示にすぎず、これらは設計に応
じ変更されることは理解されたい。Explanation of method for growing GaAs Next, an embodiment of the method of the present invention for growing GaAs on a silicon substrate will be described using an example in which a silicon substrate is used as a silicon substrate and a GaAs layer is grown on the entire surface of this substrate. . However, it should be understood that the numerical conditions, names of chemicals used, names of devices, etc. described in the following examples are merely examples, and these may be changed depending on the design.
第2図A〜Dは、実施例の製造工程図であり、
GaAs/Si積層体を製造進度に応じて、第2図A
は平面図として、第2図Bは第2図A中のRで示
す部分を拡大して示した平面図として、第2図C
及びDは断面図(詳細は後述する)として、それ
ぞれ示したものである。 FIGS. 2A to 2D are manufacturing process diagrams of the example,
Figure 2A
is a plan view, Figure 2B is an enlarged plan view of the part indicated by R in Figure 2A, and Figure 2C is a plan view.
and D are shown as cross-sectional views (details will be described later), respectively.
先ず、この実施例の場合直径が2インチのシリ
コン基板を用意する。21で示すこのシリコン基
板上に、絶縁膜としての例えばSiN膜を、この場
合プラズマCVD法によつて約300℃の温度で約
500Åの膜厚に形成する。 First, in this embodiment, a silicon substrate with a diameter of 2 inches is prepared. For example, a SiN film as an insulating film is deposited on this silicon substrate shown at 21 at a temperature of about 300°C by plasma CVD.
Form to a film thickness of 500 Å.
次に、このSiN膜の所定領域をフオトリソグラ
フイー技術によつて除去してシリコン基板21を
部分的に露出させる。SiN膜の除去をこの場合、
SiN膜の幅(第2図B中W1で示す)が約2μmで
ストライプ状に、然も、ストライプ方向がシリコ
ン基板21のオリエンテーシヨンフラツト21a
の方向と平行になるように、かつ、これらストラ
イプ状のSiN膜が約2μmのスペース(第2図B中
W2で示す)を開けて平行に残存するように、行
なう。このスペース部分21bにおいてシリコン
基板21は絶縁膜23から露出する。 Next, a predetermined region of this SiN film is removed by photolithography to partially expose the silicon substrate 21. In this case, the removal of the SiN film is
The width of the SiN film (indicated by W 1 in FIG. 2B) is about 2 μm, and it is formed into stripes, and the stripe direction is along the orientation flat 21a of the silicon substrate 21.
The striped SiN films should be parallel to the direction of
W (indicated by 2 ) are opened so that they remain parallel. The silicon substrate 21 is exposed from the insulating film 23 in this space portion 21b.
次に、シリコン基板21の露出領域21b上に
GaAsを、このGaAs成長層のシリコン基板の露
出面21bと平行にとつた断面積が成長層の成長
に伴い拡張するように成長させる選択成長を行な
う。この選択成長をこの実施例の場合、
MOCVD法(有機金属化学気相成長法)であつ
て二段階成長法を用いたMCVD法を用い以下に
説明すうように行なう。 Next, on the exposed region 21b of the silicon substrate 21,
Selective growth is performed to grow GaAs so that the cross-sectional area of the GaAs growth layer taken parallel to the exposed surface 21b of the silicon substrate expands as the growth layer grows. In this example, this selective growth is
The MCVD method, which is a MOCVD method (metal-organic chemical vapor deposition method) and uses a two-step growth method, is used as described below.
キヤリアガスとしては水素(H2)ガスを用い、
反応ガスとしてはアルシン(AsH3)及びトリメ
チルガリウム(以下、TMGと略称することもあ
る)をそれぞれ用いる。 Hydrogen (H 2 ) gas is used as the carrier gas,
Arsine (AsH 3 ) and trimethyl gallium (hereinafter sometimes abbreviated as TMG) are used as reaction gases, respectively.
SiN膜を部分的に具える上述のシリコン基板2
1を、MOCVD装置の反応炉内の所定の位置に
セツトする。次いで、H2及びAsH3の両ガス雰囲
気中で反応炉内を900〜980℃の温度に昇温しこの
温度にて5分間基板表面のクリーニングを行な
う。次いで、反応炉内の温度を約400℃まで下げ
た後、反応炉内にTMGを導入してこの基板上に
GaAsバツフア層を約100Åの膜厚に成長させる。
その後、TMGの導入を止めGaAsの成長を一旦
中断させ反応炉内の温度を約650℃まで上げ、そ
の後、反応炉内にTMGを再び導入し第二層目の
GaAsの成長を行なう。 The above-mentioned silicon substrate 2 partially provided with a SiN film
1 at a predetermined position in the reactor of the MOCVD apparatus. Next, the temperature inside the reactor is raised to 900 to 980° C. in an atmosphere of both H 2 and AsH 3 gases, and the substrate surface is cleaned at this temperature for 5 minutes. Next, after lowering the temperature inside the reactor to approximately 400°C, TMG was introduced into the reactor and deposited on this substrate.
A GaAs buffer layer is grown to a thickness of about 100 Å.
After that, the introduction of TMG was stopped, the growth of GaAs was temporarily interrupted, and the temperature inside the reactor was raised to approximately 650℃, and then TMG was reintroduced into the reactor to form the second layer.
Perform GaAs growth.
GaAsの成長過程の概略につき第2図C及びD
を参照して説明する。尚、これら図は、GaAs/
Si積層基板をSiN膜23のストライプ方向と直交
する方向に切つて示した断面図である。 Figure 2 C and D for an overview of the growth process of GaAs
Explain with reference to. Note that these figures are for GaAs/
2 is a cross-sectional view of the Si laminated substrate cut in a direction perpendicular to the stripe direction of the SiN film 23. FIG.
上述したMOCVD法による成長において、
GaAs層は、シリコン基板21の絶縁膜から露出
している領域21b上に選択的に成長し、然も、
成長に伴いその成長層のシリコン露出領域面と平
行な断面積が拡張するように、第2図Cにおいて
は逆メサ形状を保つように成長する。従つて
GaAsをさらに厚い膜厚に成長させてゆくと、シ
リコン基板の隣接する露出領域上に成長している
GaAs層同志が、第2図Dに示すように、SiN膜
23上に空隙25aを形成したままにつながりあ
つて一つの成長層となる。さらにGaAsの成長を
続けると、空隙25aには反応ガスは供給されな
いから空隙は維持されたまま成長層はその膜厚を
増してゆく。 In the growth using the MOCVD method mentioned above,
The GaAs layer selectively grows on the region 21b exposed from the insulating film of the silicon substrate 21, and
As the layer grows, the cross-sectional area parallel to the surface of the silicon exposed region of the growth layer expands, so that the growth maintains an inverted mesa shape in FIG. 2C. Accordingly
As GaAs is grown to a larger thickness, it grows on adjacent exposed areas of the silicon substrate.
As shown in FIG. 2D, the GaAs layers are connected to form a single growth layer with voids 25a formed on the SiN film 23. As the growth of GaAs continues, the thickness of the grown layer increases while the voids are maintained since no reactant gas is supplied to the voids 25a.
この結果、シリコン(Si)基板21表面に部分
的にSiN膜23を具え、及び、このSiN膜23を
含むシリコン基板21上に、このシリコン基板2
1のSiN膜23から露出した領域21bから成長
しSiN膜23上において空隙25bを有する
GaAs層25を具えるGaAs/Si積層体を得るこ
とが出来た。 As a result, the surface of the silicon (Si) substrate 21 is partially provided with the SiN film 23, and the silicon substrate 21 including the SiN film 23 is partially provided with the silicon substrate 23.
It grows from the region 21b exposed from the SiN film 23 of No. 1 and has a void 25b on the SiN film 23.
A GaAs/Si laminate including a GaAs layer 25 could be obtained.
上述の成長方法を用い、GaAsを5μm程度に成
長させてもこのGaAs層にはクラツクの発生は見
られなかつた。 Even when GaAs was grown to a thickness of about 5 μm using the above-described growth method, no cracks were observed in the GaAs layer.
尚、この発明のGaAs層の成長方法は上述の例
に限られるものではなく、例えば以下に説明する
ような種々の変更を加えることが出来る。 Note that the method for growing a GaAs layer according to the present invention is not limited to the above-mentioned example, and various modifications can be made, for example, as described below.
例えば、シリコン下地上に例えばバナジウムド
ープのGaAs層を成長させて半絶縁性のGaAs層
を形成し、この上に例えばノンドープのGaAs層
を成長させるようにし、三次元回路素子を形成す
るためのSOI(Semiconductor on Insulator)構
造を構成することも出来る。 For example, a vanadium-doped GaAs layer is grown on a silicon substrate to form a semi-insulating GaAs layer, and a non-doped GaAs layer is grown on top of this to form an SOI to form a three-dimensional circuit element. (Semiconductor on Insulator) structure can also be configured.
又、シリコン基板上の一部分の領域上にGaAs
を成長させる場合、又、シリコン下地がシリコン
のエピタキシヤル成長層であつてこの層上に
GaAs層を成長させる場合等においても、この発
明の成長方法を用い得ることは明らかである。 Also, GaAs is deposited on a part of the silicon substrate.
If the silicon base is an epitaxial growth layer of silicon and the layer is grown on this layer,
It is clear that the growth method of the present invention can also be used when growing a GaAs layer.
又、絶縁膜はSiN膜に限られるものではなく、
SiO2その他の選択成長に適した任意好適な絶縁
物とすることが出来る。 In addition, the insulating film is not limited to SiN film,
It can be any suitable insulator suitable for selective growth such as SiO 2 .
又、GaAsを成長させる手段はMOCVD法に限
られるものではなく、例えばHydride−VPE法等
の他の成長方法としても良い。 Furthermore, the means for growing GaAs is not limited to the MOCVD method, and other growth methods such as the Hydrode-VPE method may also be used.
さらに、SiN膜と被着手段はプラズマCVD法
に限られるものではなく、プラズマ以外の化学的
気相成長法、或いは低温スパツタ法及びその他の
被着手段としても良い。 Further, the SiN film and the deposition method are not limited to the plasma CVD method, but may be a chemical vapor deposition method other than plasma, a low-temperature sputtering method, or other deposition method.
(発明の効果)
上述した説明から明らかなように、この発明の
GaAs/Si積層体によれば、GaAs層のシリコン
下地と接触する面積が少なくなるため、Siの熱膨
張係数とGaAsの熱膨張係数との差から生じる
GaAs層の応力が低減される。さらに、空隙が在
ることによつてGaAs層は絶縁膜に接しないか
ら、これによつてもGaAs層の応力は低減され
る。(Effects of the invention) As is clear from the above explanation, the effects of this invention are
According to the GaAs/Si stack, the contact area of the GaAs layer with the silicon base is reduced, which results from the difference between the coefficient of thermal expansion of Si and that of GaAs.
Stress in the GaAs layer is reduced. Furthermore, since the GaAs layer does not come into contact with the insulating film due to the presence of the void, the stress in the GaAs layer is also reduced by this.
これがため、シリコン下地(例えばシリコン基
板)上にGaAs層を積層させた積層体であつて
GaAs層の応力が非常に小さいGaAs/Si積層体
が得られる。 For this reason, it is a laminate in which GaAs layers are stacked on a silicon base (for example, a silicon substrate).
A GaAs/Si laminate with extremely low stress in the GaAs layer can be obtained.
又、この発明のGaAsの成長方法によれば、
GaAs層は絶縁膜上には実質的に成長しない。さ
らに、シリコン下地の露出領域上に成長する
GaAs成長層は、シリコン下地の露出面と平行に
とつた断面積が拡張するように成長することか
ら、成長が進むと、隣接する露出領域上に成長す
るGaAs同志が絶縁膜上に空隙を残した状態でつ
ながり合い、一つの成長層となる。この結果、
GaAs層の応力は低減され、実際GaAs層を5μm
程度まで成長させてもクラツクの発生は認められ
なかつた。 Furthermore, according to the GaAs growth method of this invention,
The GaAs layer does not substantially grow on the insulating film. Furthermore, it grows on exposed areas of the silicon substrate.
The GaAs growth layer grows so that the cross-sectional area parallel to the exposed surface of the silicon base expands, so as the growth progresses, GaAs comrades growing on adjacent exposed areas leave voids on the insulating film. They connect together and form a single growth layer. As a result,
The stress in the GaAs layer is reduced, and in fact the GaAs layer is 5 μm thick.
No cracks were observed even after the plants were grown to a certain extent.
これがため、GaAs層の応力が小さいGaAs/
Si積層体の形成が可能なGaAsの成長方法が提供
出来る。 For this reason, the stress in the GaAs layer is low.
A method for growing GaAs that can form a Si stack can be provided.
第1図A及びBは、この発明のGaAs/Si積層
体の説明に供する図、第2図A〜Dは、この発明
のGaAs成長方法の説明に供する製造工程図、第
3図A及びBは、従来のGaAsの成長方法の説明
に供する製造工程図である。
21……シリコン下地(シリコン基板)、21
a……オリエンテーシヨンフラツト、21b……
シリコン下地の絶縁膜から露出する領域、23…
…絶縁膜、25……GaAs層、25a……空隙。
1A and B are diagrams for explaining the GaAs/Si laminate of the present invention, FIGS. 2A to D are manufacturing process diagrams for explaining the GaAs growth method of the present invention, and FIGS. 3A and B 1 is a manufacturing process diagram for explaining a conventional GaAs growth method. 21...Silicon base (silicon substrate), 21
a... Orientation flat, 21b...
Region exposed from the silicon-based insulating film, 23...
...Insulating film, 25...GaAs layer, 25a...Void.
Claims (1)
具え、及び 前記シリコン下地の露出した領域から成長し、
前記絶縁膜上に空〓を残した状態でつながり合つ
て一つの成長層となつたGaAs層を具えることを
特徴とするGaAs/Si積層体。 2 シリコン(Si)下地上にGaAs化合物半導体
を成長するに当り、 シリコン下地上に絶縁膜を被着させる工程と、 該絶縁膜の所定領域を除去して前記シリコン下
地を部分的に露出させる工程と、 前記シリコン下地の露出領域上にGaAsを、該
GaAs成長層の前記シリコン下地の露出面と平行
にとつた断面積が該成長層の成長に伴い拡張する
ように成長させて、前記絶縁膜上に空〓を残した
状態でつながり合つた一つの成長層を形成する工
程と を含むことを特徴とするGaAsの成長方法。 3 前記所定領域をシリコン下地の結晶方向を考
慮して決定することを特徴とする請求項2記載の
GaAsの成長方法。[Claims] 1. Partially provided with an insulating film on the surface of a silicon (Si) base, and grown from an exposed region of the silicon base,
A GaAs/Si laminate comprising GaAs layers that are connected to form a single growth layer with a void left on the insulating film. 2. When growing a GaAs compound semiconductor on a silicon (Si) base, there are two steps: depositing an insulating film on the silicon base, and removing a predetermined region of the insulating film to partially expose the silicon base. and GaAs on the exposed area of the silicon base.
The GaAs grown layer is grown so that its cross-sectional area parallel to the exposed surface of the silicon base expands as the grown layer grows, leaving a void above the insulating film and forming a single layer connected to each other. A method for growing GaAs, comprising the step of forming a growth layer. 3. The method according to claim 2, wherein the predetermined region is determined in consideration of a crystal direction of a silicon base.
How to grow GaAs.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9450588A JPH01266716A (en) | 1988-04-19 | 1988-04-19 | Gaas/si multilayer and gaas growth method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9450588A JPH01266716A (en) | 1988-04-19 | 1988-04-19 | Gaas/si multilayer and gaas growth method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01266716A JPH01266716A (en) | 1989-10-24 |
| JPH0573331B2 true JPH0573331B2 (en) | 1993-10-14 |
Family
ID=14112174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9450588A Granted JPH01266716A (en) | 1988-04-19 | 1988-04-19 | Gaas/si multilayer and gaas growth method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01266716A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4725763B2 (en) * | 2003-11-21 | 2011-07-13 | サンケン電気株式会社 | Method for manufacturing plate-like substrate for forming semiconductor element |
| KR20120034964A (en) | 2010-10-04 | 2012-04-13 | 삼성전자주식회사 | Substrate, solar cell including the substrate, and method of manufacturing the same |
| US20220165570A1 (en) * | 2019-03-13 | 2022-05-26 | The Regents Of The University Of California | Substrate for removal of devices using void portions |
-
1988
- 1988-04-19 JP JP9450588A patent/JPH01266716A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01266716A (en) | 1989-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2889589B2 (en) | Method for manufacturing alternate layers of single crystal semiconductor material layer and insulating material layer | |
| JP3093904B2 (en) | Method for growing compound semiconductor crystal | |
| JP2889588B2 (en) | Method of forming alternation of single crystal semiconductor material layer and insulating material layer | |
| JPH01270593A (en) | Method for forming compound semiconductor layer | |
| JPH04303920A (en) | Insulating film/iii-v compound semiconductor stacked structure on group iv substrate | |
| JPH03171617A (en) | Epitaxial growth method of iii-v compound semiconductor on silicon substrate | |
| JP3602443B2 (en) | Semiconductor element manufacturing method | |
| JPH04315419A (en) | Insulating film/compound semiconductor lamination structure on element semiconductor substrate | |
| CN114551563B (en) | Nucleation layer structure, semiconductor device and method for manufacturing nucleation layer structure | |
| JPS61188927A (en) | Compound semiconductor device | |
| JPH0573331B2 (en) | ||
| JPH0752713B2 (en) | Method for growing compound semiconductor | |
| JPH05267175A (en) | Compound semiconductor substrate | |
| JPH0626181B2 (en) | Method for manufacturing semiconductor substrate | |
| JPH06333832A (en) | Method for manufacturing compound semiconductor thin film | |
| JPH0434920A (en) | Hetero epitaxial growth method for group iii-v compound semiconductor on different type board | |
| JPH0258248A (en) | Manufacturing method of semiconductor device | |
| JP2533777B2 (en) | Method for manufacturing one-dimensional quantum wire | |
| JPS61189619A (en) | Compound semiconductor device | |
| JPS61241911A (en) | Compound semiconductor device | |
| JP2508456B2 (en) | Method for forming semiconductor single crystal thin film | |
| JPS63194322A (en) | Compound semiconductor substrate | |
| JP2898320B2 (en) | Method for manufacturing semiconductor device | |
| JPH01162324A (en) | Semiconductor device and manufacture thereof | |
| JPH05234907A (en) | Gaas substrate and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |