Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0574024B2 - - Google Patents
[go: Go Back, main page]

JPH0574024B2 - - Google Patents

Info

Publication number
JPH0574024B2
JPH0574024B2 JP62332148A JP33214887A JPH0574024B2 JP H0574024 B2 JPH0574024 B2 JP H0574024B2 JP 62332148 A JP62332148 A JP 62332148A JP 33214887 A JP33214887 A JP 33214887A JP H0574024 B2 JPH0574024 B2 JP H0574024B2
Authority
JP
Japan
Prior art keywords
measurement
circuit board
signal
probes
signal detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62332148A
Other languages
Japanese (ja)
Other versions
JPH01172770A (en
Inventor
Hideaki Minami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP62332148A priority Critical patent/JPH01172770A/en
Publication of JPH01172770A publication Critical patent/JPH01172770A/en
Publication of JPH0574024B2 publication Critical patent/JPH0574024B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は回路基板の検査方法に関し、さらに
詳しく言えば、インサーキツトテスタにおける新
規な検査方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for testing a circuit board, and more specifically, to a novel testing method for an in-circuit tester.

〔従来例〕[Conventional example]

インサーキツトテスタによる回路基板の検査に
おいては、フイクスチヤーと呼ばれる基板固定装
置が用いられる。このフイクスチヤーには被検査
回路基板の測定ポイントに対応するプローブ(テ
ストピン)が多数植設されており、同プローブを
介して測定信号を与えるとともに、その応答信号
を検出し、例えば良品基板から予め吸収した良品
データとその検出信号とを比較することにより、
回路基板の良否を判別するようにしている。すな
わち基本的には、特定のプローブを測定信号源に
接続し、それに対応する所定のプローブから検出
信号を得るということになるが、これにはいくつ
かの方法がある。
When testing circuit boards using an in-circuit tester, a board fixing device called a fixture is used. This fixture is equipped with a large number of probes (test pins) that correspond to measurement points on the circuit board to be inspected, and not only gives a measurement signal through the probes, but also detects the response signal. By comparing the absorbed good product data and its detection signal,
It is designed to determine whether the circuit board is good or bad. That is, basically, a specific probe is connected to a measurement signal source and a detection signal is obtained from the corresponding predetermined probe. There are several ways to do this.

総当たり方式:これは各プローブ間をすべて
テストするもので、第3図に示されているよう
な例えばコンデンサC1,C2、抵抗R1,R2から
なる回路網をテストする場合には、各測定ポイ
ントAないしDにそれぞれプローブ1ないし4
を接触させたのち、信号源5からスキヤナ6を
介して測定用交流信号を順に加え、A−B,A
−C,A−D,B−C,B−D,C−Dの各テ
ストステツプを踏んで測定部7により測定を行
うことになる。
Brute force method: This tests everything between each probe. For example, when testing a network consisting of capacitors C 1 and C 2 and resistors R 1 and R 2 as shown in Figure 3, , probes 1 to 4 at each measurement point A to D, respectively.
After making contact with A-B, A-B, A-B and
-C, AD, BC, BD, and CD, and the measuring section 7 performs the measurement.

シヨートグループ、オープングループによる
テスト:良品基板より良品データを吸収する
際、特定のプローブに対してある一定レベル以
下のプローブのグループ(シヨートグループ)
をつくり、検査時にそのグループ内のプローブ
がある一定レベル以下で、かつ、他のグループ
との間ではオープンである時に良品と判断す
る。
Short group, open group test: When absorbing good data from a good board, a group of probes below a certain level for a specific probe (short group)
A product is determined to be non-defective when the probes in that group are below a certain level and are open to other groups during inspection.

ピン間テスト:特にL,C,Rなどの単品が
存在する場合、そのプローブピン間を測定す
る。第3図の例について言えば、A−B,B−
C,C−D,D−A間のテストを行う。
Pin-to-pin test: If there are single products such as L, C, and R, measure between the probe pins. Regarding the example in Figure 3, A-B, B-
Test between C, CD and DA.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記の総当たり方式はプログラムが比較的単
純であるが、測定ポイントが多くなると測定ステ
ツプが大幅に増大し、高速性に欠ける。これに対
し、のシヨート、オープンはある程度高速では
あるが、不良と判定された場合、その不良部品の
所在が掴み難くリペアを行う上で不便である。そ
の点のピン間テストによれば、精度よく不良部
品の位置を適確に掴むことができ、リペアを行う
上で便利ではあるが、プログラムが複雑でその設
計にかなりの手間がかる。その場合なによりもま
ず問題なのは、プログラム作成者が測定方法はも
とより被測定対象である部品の性質、特性等を知
つていることが前提であり、このような総合的な
知識がなければプログラムをつくることができな
いということである。
Although the program of the brute force method described above is relatively simple, as the number of measurement points increases, the number of measurement steps increases significantly, resulting in a lack of high speed. On the other hand, although shortening and opening is relatively fast, if it is determined to be defective, it is difficult to locate the defective part and it is inconvenient to repair it. According to the pin-to-pin test, the location of the defective part can be determined with high accuracy and is convenient for repair, but the program is complex and requires considerable effort to design. In this case, the first problem is that it is assumed that the program creator knows not only the measurement method but also the properties and characteristics of the parts to be measured. This means that it cannot be created.

更に、,,いずれにおいても例えばコン
デンサにたまたま多量の電荷がたまつているよう
な場合には、測定の際その放電電流によつてスキ
ヤナのスイツチ接点が損傷を受けることがある。
したがつて、一般には、例えば切り換え可能な抵
抗を備えた放電回路8を設け、その電荷を放電さ
せたのち測定部7にて本来の測定を行うようにし
ている。このため、装置が複雑化してコストアツ
プを招くとともに高速性を損なうという問題があ
る。
Furthermore, in any case, for example, if a large amount of charge happens to accumulate in the capacitor, the switch contacts of the scanner may be damaged by the discharge current during measurement.
Therefore, generally, for example, a discharge circuit 8 equipped with a switchable resistor is provided, and after the electric charge is discharged, the measurement section 7 performs the actual measurement. For this reason, there are problems in that the device becomes complicated, leading to an increase in cost, and in addition, high speed performance is impaired.

この発明は上記した従来の事情に鑑みなされた
もので、その目的は、複雑なプログラム設計が不
要であり、しかも放電回路を特に設けずに多数の
測定ポイントを高速に検査することができるよう
にした回路基板検査方法を提供することにある。
This invention was made in view of the above-mentioned conventional circumstances, and its purpose is to eliminate the need for complicated program design and to enable high-speed inspection of a large number of measurement points without specifically providing a discharge circuit. An object of the present invention is to provide a method for inspecting a circuit board.

〔問題点を解決するための手段〕 第1図に示されている実施例を参照すると、上
記した目的を達成するため、この発明において
は、被測定回路基板の測定ポイントに接触する複
数(N本)のプローブ1,2,…と、該プローブ
を介して被検査回路基板に測定信号を供給する測
定信号源5およびその被検査回路基板側から出力
される応答信号を同じくプローブを介して検出す
る信号検出部12と、上記プローブを上記測定信
号源5もしくは信号検出部12のいずれかに接続
する切替え手段10とを含み、上記信号検出部1
2から出力される検出信号を予定された基準信号
と比較することにより、上記被検査回路基板の良
否を判定する回路基板検査方法において、まず、
下記(イ)の基板内におけるコンデンサの放電を意図
したピン間測定を行つたのち、(ロ)の回路網に対す
る本測定が行われ、基板の良否が判定される。
[Means for Solving the Problems] Referring to the embodiment shown in FIG. The probes 1, 2, ... of the book), the measurement signal source 5 that supplies measurement signals to the circuit board under test via the probes, and the response signals output from the circuit board under test are also detected via the probes. and a switching means 10 for connecting the probe to either the measurement signal source 5 or the signal detection section 12, the signal detection section 1
In the circuit board testing method for determining the quality of the circuit board to be tested by comparing the detection signal outputted from 2 with a predetermined reference signal, first,
After performing the pin-to-pin measurement intended to discharge the capacitor within the board in (a) below, the main measurement on the circuit network in (b) is performed to determine the quality of the board.

(イ) すなわち最初に、上記プローブのうち例えば
コンデンサC1の一端に設定された測定ポイン
トAに接触する1本のプローブ1のスイツチ1
aを閉じて同プローブ1を上記測定信号源5に
接続するとともに、その他端に設定された測定
ポイントBに接触する1本のプローブ2のスイ
ツチ2bを閉じて同プローブ2を上記信号検出
部12に接続し、この2つのプローブ1,2を
介して上記コンデンサ1の放電を兼ねたインピ
ーダンス測定を行い、この測定を各コンデンサ
の測定ポイントに接触するプローブについて順
次行う。
(b) First, switch 1 of one of the probes 1 that contacts measurement point A set at one end of capacitor C 1 , for example.
a to connect the probe 1 to the measurement signal source 5, and close the switch 2b of one probe 2 that contacts the measurement point B set at the other end to connect the probe 2 to the signal detection section 12. The impedance measurement which also serves as the discharge of the capacitor 1 is performed via these two probes 1 and 2, and this measurement is performed sequentially for the probes that come into contact with the measurement points of each capacitor.

(ロ) 次に、例えば図示のコンデンサC1,C2、及
び抵抗R1,R2からなる回路網に対しては、上
記プローブの内、N−1本を上記測定信号源5
に接続し、残りの1本を上記信号検出部12に
接続して、これを各プローブについて行うこと
により各測定ポイントのインピーダンスを測定
し、上記(イ)及び(ロ)のインピーダンスの値をもつ
てそれぞれの良否を判定することを特徴として
いる。
(b) Next, for example, for a circuit network consisting of capacitors C 1 and C 2 and resistors R 1 and R 2 shown in the figure, N-1 of the probes are connected to the measurement signal source 5.
By connecting the remaining one to the signal detection section 12 and performing this for each probe, the impedance of each measurement point is measured, and the impedance values of (a) and (b) above are obtained. It is characterized by determining the quality of each product.

〔作用〕[Effect]

検査に先立つて、良品基板から判定基準となる
良品データ(基準データ)の取込みが行われる。
このデータ取込み作業は、例えばコンデンサ類に
ついては上記(イ)のようにそれぞれ2つのプローブ
を介して行われるピン間テストにより各インピー
ダンスが測定され、また、回路網については上記
(ロ)の如くプローブを切り替えることにより、各測
定ポイントの個々についてそのインピーダンスが
測定され、その値はメモリに記憶される。このよ
うにして、好ましくは複数の良品基板からデータ
を吸収し、それを平均化して判定基準となる良品
データが決められる。
Prior to inspection, non-defective data (reference data), which serves as a determination criterion, is captured from a non-defective board.
In this data acquisition process, for example, for capacitors, each impedance is measured by a pin-to-pin test conducted through two probes as described in (a) above, and for circuit networks, the impedance is measured as described above.
By switching the probes as in (b), the impedance of each measurement point is measured individually, and the value is stored in the memory. In this way, data is preferably absorbed from a plurality of non-defective boards, and the data is averaged to determine non-defective data that serves as a criterion.

しかるのち、実際の基板検査に移行する。すわ
なち、被検査回路基板の各測定ポイントにプロー
ブを当て、各コンデンサと回路網に対して上記
(イ),(ロ)に示す良品データ吸収時と同一の順序およ
び条件でプローブが切り替えられて、各測定ポイ
ントのインピーダンスが測定される。そして、こ
の測定インピーダンス値と良品データとが比較さ
れ、許容範囲内かが判定される。
After that, the actual board inspection begins. That is, place a probe at each measurement point on the circuit board under test, and apply the above measurements to each capacitor and network.
The probes are switched in the same order and under the same conditions as when absorbing the good product data shown in (a) and (b), and the impedance at each measurement point is measured. Then, this measured impedance value is compared with non-defective product data, and it is determined whether it is within the allowable range.

〔実施例〕〔Example〕

以下、この発明を第1図に示されている実施例
を参照しながら詳細に説明する。
The invention will now be described in detail with reference to the embodiment shown in FIG.

同図には、第3図と同様の回路網の各測定ポイ
ントA〜Dに4つのプローブ1〜4を接触させた
例が示されている。各プローブ1〜4には、それ
ぞれ2つの切替えスイツチ1a,1b,2a,2
b,3a,3b,4a,4bが並列的に接続され
ている。各プローブ1〜4はその一方のスイツチ
1a,2a,3a,4aを介して測定信号源であ
る例えば交流電源5に接続されている。また、各
プローブ1〜4は他方のスイツチ1b,2b,3
b,4bを介して信号検出部12に接続されてい
る。この実施例において同信号源5は例えば過電
流出力を防止する図示しない2つのツエナダイオ
ードを備えた定電圧源からなり、同信号検出部1
2は例えば負荷抵抗R3と、抵抗R4及びダイオー
ドD1,D2等の保護回路を有する電流リミタ形の
電流−電圧変換器からなる。この信号検出部12
の出力端には、増幅器13を介してA/D変換器
14が接続されており、その変換データはCPU
(中央処理手段)15にて処理され、また、スイ
ツチ1a〜4bもこのCPU15により制御され
るようになつている。
This figure shows an example in which four probes 1 to 4 are brought into contact with each measurement point A to D of a circuit network similar to that in FIG. 3. Each probe 1 to 4 has two changeover switches 1a, 1b, 2a, 2
b, 3a, 3b, 4a, and 4b are connected in parallel. Each of the probes 1 to 4 is connected to a measurement signal source, for example, an AC power source 5, via one of the switches 1a, 2a, 3a, 4a. In addition, each probe 1 to 4 is connected to the other switch 1b, 2b, 3.
It is connected to the signal detection section 12 via b and 4b. In this embodiment, the signal source 5 is composed of, for example, a constant voltage source equipped with two Zener diodes (not shown) for preventing overcurrent output;
2 comprises, for example, a current-limiter type current-voltage converter having a load resistor R 3 and a protection circuit such as a resistor R 4 and diodes D 1 and D 2 . This signal detection section 12
An A/D converter 14 is connected to the output end of the amplifier 13, and the conversion data is sent to the CPU.
(Central processing means) 15, and the switches 1a to 4b are also controlled by this CPU 15.

この発明によれば、次のようにして基板検査が
行われる。まず、良品基板から判定基準に使用さ
れる良品データを得る。すなわち、良品基板を図
示しないフイクスチヤーにセツトし、同じく図示
しないプレス装置を動作させて各プローブ1〜4
を良品基板の測定ポイントA〜Dに接触させる。
According to this invention, board inspection is performed in the following manner. First, non-defective data used as a criterion is obtained from a non-defective board. That is, a non-defective substrate is set in a fixture (not shown), and a press device (also not shown) is operated to press each probe 1 to 4.
is brought into contact with the measurement points A to D on the non-defective board.

そして、上記作用説明の(イ)で述べたように、例
えば基板上のコンデンサC1に対してまず放電を
兼ねたインピーダンス測定を行う。すなわち、交
流電源5側のスイツチ1a〜4aのうち、スイツ
チ1aを『閉』、その他のスイツチ2a〜4aを
『開』にするとともに、信号検出部12側のスイ
ツチ1b〜4bのうち、スイツチ2bを『閉』、
その他のスイツチ1b,3b,4bを『開』とす
る。
Then, as described in (a) of the above explanation of the operation, impedance measurement is first performed, which also serves as discharge, for the capacitor C1 on the substrate, for example. That is, among the switches 1a to 4a on the AC power supply 5 side, switch 1a is "closed" and the other switches 2a to 4a are "open", and among the switches 1b to 4b on the signal detection section 12 side, switch 2b is set to "close". ``close'',
The other switches 1b, 3b, and 4b are set to ``open''.

これにより、交流電流5から流れる電流は測定
ポイントAからコンデンサ1と、抵抗R2−コン
デンサC2−抵抗R1の2経路に分流し、測定ポイ
ントBにて合流したのち信号検出部12に流入す
る。この電流は信号検出部12において例えば電
圧に変換され、増幅器13を介してA/D変換器
14に加えられたのち、デイジタルのデータに変
換される。このデータは良品基板の測定ポイント
AにおいてコンデンサC1を主たる測定対象とし
たときのインピーダンス値であり、CPU15は
この良品データを測定ポイントAの基準データと
してメモリ16に格納する。
As a result, the current flowing from the alternating current 5 is divided into two paths: from the measurement point A to the capacitor 1 and from the resistor R 2 -capacitor C 2 -resistor R 1 , and after merging at the measurement point B, flows into the signal detection section 12. do. This current is converted into, for example, a voltage in the signal detection section 12, applied to an A/D converter 14 via an amplifier 13, and then converted into digital data. This data is the impedance value when the capacitor C 1 is the main measurement target at the measurement point A of the non-defective board, and the CPU 15 stores this non-defective data in the memory 16 as reference data for the measurement point A.

次に、例えばコンデンサC2に対して測定を行
う。すなわち、交流電源5側のスイツチ1a〜4
aのうち、例えばスイツチ4aを『閉』、その他
のスイツチ1a〜3aを『開』にするとともに、
信号検出部12側のスイツチ1b〜4bのうち、
スイツチ3bを『閉』、その他のスイツチ1b,
2b,4bを『開』とする。
Next, measurements are taken on capacitor C2 , for example. That is, switches 1a to 4 on the AC power supply 5 side
Among a, for example, switch 4a is "closed" and other switches 1a to 3a are "open",
Among the switches 1b to 4b on the signal detection unit 12 side,
Switch 3b is "closed", other switches 1b,
Let 2b and 4b be "open".

これにより、交流電流5から流れる電流は測定
ポイントDからコンデンサC2と、抵抗R2−コン
デンサC1−抵抗R1の2経路に分流し、測定ポイ
ントCにて合流したのち信号検出部12に流入す
る。この電流は信号検出部12において例えば電
圧に変換され、更に上記と同様にデイジタルのデ
ータに変換されたのち測定ポイントDの基準デー
タとしてメモリ16に格納される。以下、図示し
ない他のコンデンサについても同様に、それを挟
む2つの測定ポイントに接触するプローブをスイ
ツチにて交流電源5と信号検出部12へ接続し、
インピーダンス測定を行つてその基準データを吸
収する。
As a result, the current flowing from the alternating current 5 is divided into two paths: from the measurement point D to the capacitor C 2 and from the resistor R 2 to the capacitor C 1 to the resistor R 1 , and after joining at the measurement point C, it is sent to the signal detection section 12. Inflow. This current is converted into, for example, a voltage in the signal detection section 12, and further converted into digital data in the same manner as described above, and then stored in the memory 16 as reference data for the measurement point D. Hereinafter, similarly for other capacitors (not shown), the probes that touch the two measurement points sandwiching the capacitors are connected to the AC power supply 5 and the signal detection section 12 using a switch,
Perform impedance measurements and absorb the reference data.

このインピーダンス測定において、コンデンサ
にほとんど電荷が無い場合には瞬間的に測定が完
了する。また、電荷があつた場合には例えば交流
電源5からの測定信号により半強制的に中和さ
れ、それ以後は測定信号に対する本来の応答信号
となる。よつて、上記したように放電を兼ねたイ
ンピーダンス測定ができる。
In this impedance measurement, if there is almost no charge in the capacitor, the measurement is completed instantaneously. Further, if an electric charge is generated, it is semi-forcibly neutralized by the measurement signal from the AC power supply 5, and thereafter becomes the original response signal to the measurement signal. Therefore, as described above, impedance measurement that also serves as a discharge measurement is possible.

コンデンサに対するインピーダンス測定にてそ
の基準データの取り込みが終わると、回路網に対
してインピーダンス測定を行い、その基準データ
を吸収する、例えば、交流電源5のスイツチ1a
〜4aの内、スイツチ1aを「開」、その他のス
イツチ2a〜4aを「閉」とするとともに、信号
検出部12側のスイツチ1b〜4bの内、スイツ
チ1bを「閉」、その他のスイツチ2b〜4bを
「開」とする。これにより、測定ポイントB,C,
Dは同電位で、測定ポイントAのみがそれらに対
して低電位となるため、この例の場合測定ポイン
トBとDから測定ポイントAに向けて電流が流れ
込むことになる。この電流は信号検出部12にて
例えば電圧に変換されたのち、上記同様にA/D
変換器14にてデイジタルのデータに変換され
る。このデータは良品基板の測定ポイントAにお
ける回路網のインピーダンスであり、CPU15
はこの良品データを測定ポイントAの基準データ
としてメモリ16に格納する。次に、交流電源5
側のスイツチ1a〜4aの内、スイツチ2aを
「開」、その他のスイツチ1a,3a,4aを
「閉」とするとともに、信号検出部12側のスイ
ツチ1b〜4bの内、スイツチ2bを「閉」、そ
の他のスイツチ1b,3b,4bを「開」とす
る。これにより、測定ポイントBのインピーダン
スが検出され、そのデータが同ポイントBにおけ
る基準データとしてメモリ16に格納される。以
後同様にして測定ポイントC,Dのインピーダン
スが求められ、そのデータは同ポイントC,Dに
おける基準データとしてメモリ16に格納され
る。このようにして、良品基板から判定基準とし
ての良品(基準)データを吸収するのであるが、
好ましくは複数の良品基板からデータを得て、そ
の平均値を使用するとよい。
When the impedance measurement for the capacitor ends and the reference data is taken in, the impedance measurement is performed for the circuit network and the reference data is absorbed.For example, the switch 1a of the AC power supply 5
-4a, switch 1a is "open" and other switches 2a-4a are "closed", and among switches 1b-4b on the signal detection unit 12 side, switch 1b is "closed" and other switches 2b -4b is set as "open". As a result, measurement points B, C,
Since D are at the same potential and only measurement point A is at a lower potential than them, current flows from measurement points B and D toward measurement point A in this example. After this current is converted into, for example, a voltage in the signal detection unit 12, it is converted into an A/D in the same way as above.
The data is converted into digital data by a converter 14. This data is the impedance of the circuit network at measurement point A of the good board, and is
stores this non-defective data in the memory 16 as reference data for measurement point A. Next, AC power supply 5
Among the switches 1a to 4a on the side, switch 2a is set to "open" and the other switches 1a, 3a, and 4a are set to "closed." At the same time, among the switches 1b to 4b on the signal detection section 12 side, switch 2b is set to "closed." ”, and the other switches 1b, 3b, 4b are set to “open”. As a result, the impedance at the measurement point B is detected, and the data is stored in the memory 16 as reference data at the measurement point B. Thereafter, impedances at measurement points C and D are determined in the same manner, and the data is stored in the memory 16 as reference data at the same points C and D. In this way, good product (standard) data is absorbed from the good board as a judgment standard.
Preferably, data is obtained from a plurality of non-defective substrates and the average value thereof is used.

しかるのち、被検査回路基板をフイクスチヤー
にセツトしてその基板検査が行われる。すなわ
ち、上記コンデンサに対しての放電を兼ねたイン
ピーダンス測定の場合、及び回路網に対する本来
のインピーダンス測定の場合におけるスイツチ切
替え順序と同じ順序にしたがつて交流電源5側の
スイツチ1a〜4aと、信号検出部12側のスイ
ツチ1b〜4bが切替えられて、被検査回路基板
の各測定ポイントA〜Dについてそれぞれのイン
ピーダンスが測定され、CPU15においてその
測定データとメモリ16に格納されている基準デ
ータとが比較される。この場合、基準データは所
定の許容範囲を有し、測定データがその範囲内で
あればCRT等の表示装置17に検査合格を示す
『GO』が表示され、その範囲を逸脱していれば
不良品の表示、例えば『NG』と表示される。
Thereafter, the circuit board to be tested is set in a fixture and the board is tested. That is, the switches 1a to 4a on the AC power supply 5 side and the signal The switches 1b to 4b on the detection unit 12 side are switched to measure the impedance of each measurement point A to D on the circuit board to be inspected, and the CPU 15 compares the measured data with the reference data stored in the memory 16. be compared. In this case, the reference data has a predetermined tolerance range, and if the measured data is within the range, "GO" indicating inspection pass is displayed on the display device 17 such as a CRT, and if it is outside the range, it is rejected. A non-defective product is displayed, for example, "NG" is displayed.

なお、上記実施例では比較基準値を良品基板か
ら得ているが、場合によつては例えば設計時のデ
ータや仕様書に記載されているデータ等が使用し
てもよい。
In the above embodiment, the comparison reference value is obtained from a non-defective board, but in some cases, for example, data at the time of design or data written in specifications may be used.

なお、第2図は上記コンデンサのインピーダン
ス測定をCPU15にて制御する場合の一例が流
れ線図で示されている。この実施例においては、
被検査回路基板のコンデンサに電荷がたまつてい
なく、かつ、良品の場合には測定信号の1サイク
ルで測定が終わり、その良否判定ができるように
なつている。しかし電荷があるような場合には初
めいくつかの測定データが変動するから、例えば
測定信号を100サイクル加え、100回の測定データ
を基準データと比較して判定するようになつてい
る。この繰返し測定においてもコンデンサのイン
ピーダンスが基準データを含む所定範囲内に納ま
らない場合には、その時点で当該回路基板に対す
る測定が打ち切られる。
Incidentally, FIG. 2 is a flow diagram showing an example of the case where the impedance measurement of the capacitor is controlled by the CPU 15. In this example,
If the capacitor of the circuit board to be inspected has no charge accumulated and is a good product, the measurement is completed in one cycle of the measurement signal, and the quality can be determined. However, if there is an electric charge, some measurement data will initially fluctuate, so for example, a measurement signal is applied for 100 cycles and the measurement data of 100 times is compared with reference data to make a decision. Even in this repeated measurement, if the impedance of the capacitor does not fall within a predetermined range that includes the reference data, the measurement for the circuit board is discontinued at that point.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、この発明によれば、例え
ばコンデンサについてはそれを挟む2つの測定ポ
イントに接触するプローブの一方を測定電源側に
接続するとともに、その他方を信号検出部側に接
続し、これを各コンデンサに対して順次行つてそ
の測定ポイントにおけるインピーダンスをそれぞ
れ検出する。
As explained above, according to the present invention, for example, for a capacitor, one of the probes that contacts the two measurement points sandwiching the capacitor is connected to the measurement power supply side, and the other is connected to the signal detection section side. is performed for each capacitor in turn to detect the impedance at each measurement point.

また、回路網についてはN本のプローブの内、
(N−1)本を測定電源側に接続し、残された1
本のプローブを信号検出部側に切替える操作をN
回繰返して各測定ポイントにおけるインピーダン
スを検出し、その値で良否を判定するようになつ
ている。
Also, regarding the circuit network, among the N probes,
(N-1) Connect the book to the measurement power supply side, and the remaining 1
Switch the main probe to the signal detection section side.
The impedance at each measurement point is detected repeatedly, and pass/fail is determined based on that value.

したがつて、回路基板を検査する場合、所定限
度以上の電流を出力しない交流電源と電流リミタ
形の信号検出部によりスキヤナの接点の安全を確
保しながら放電と測定を同時的に行うことがで
き、従来装置における放電用の回路などは特に必
要としない。このため、装置の簡素化とコストダ
ウンに大きく寄与することができる。また、コン
デンサ類の放電を行つてからあらためて本来の測
定を行うという2度手間が無くなり、基板検査を
より高速化することが可能となる。
Therefore, when inspecting a circuit board, it is possible to perform discharge and measurement simultaneously while ensuring the safety of the scanner's contacts by using an AC power supply that does not output current exceeding a predetermined limit and a current limiter type signal detection section. , there is no particular need for a discharge circuit in the conventional device. Therefore, it can greatly contribute to the simplification and cost reduction of the device. Furthermore, it is no longer necessary to perform the original measurement again after discharging the capacitors, making it possible to speed up board inspection.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例を示すブロツク線
図、第2図はCPU制御によるインピーダンス測
定の一例を示したフローチヤート、第3図は従来
装置のブロツク線図である。 図中、1〜4はプローブ、5は測定電源、12
は信号検出部、14はA/D変換器、15は
CPU、16はメモリである。
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a flowchart showing an example of impedance measurement under CPU control, and FIG. 3 is a block diagram of a conventional device. In the figure, 1 to 4 are probes, 5 is a measurement power supply, and 12
is a signal detection section, 14 is an A/D converter, and 15 is a signal detection section.
CPU, 16 is memory.

Claims (1)

【特許請求の範囲】 1 被測定回路基板の測定ポイントに接触する複
数(N本)のプローブと、該プローブを介して被
検査回路基板に測定信号を供給する測定信号源お
よびその被検査回路基板側から出力される応答信
号を同じくプローブを介して検出する信号検出部
と、上記プローブを上記測定信号源もしくは信号
検出部のいずれかに接続する切替え手段とを含
み、上記信号検出部から出力される検出信号を予
定された基準信号と比較することにより、上記被
検査回路基板の良否を判定する回路基板検査方法
において、 上記被測定回路基板上のコンデンサの両端に設
定された測定ポイントに接触する1対のプローブ
の一方と他方をそれぞれ上記測定信号源と上記信
号検出部に接続して上記コンデンサの放電を行う
とともにそのインピーダンスを測定し、これを各
コンデンサのプローブに対して行い、 しかるのち、被測定回路網に対して上記プロー
ブの内、N−1本を上記測定信号源に接続すると
ともに、残りの1本を上記信号検出部に接続し、
これを各プローブについて行うことにより各測定
ポイントのインピーダンスを測定し、上記各イン
ピーダンスの値をもつてそれぞれの良否を判定す
ることを特徴とする回路基板検査方法。
[Claims] 1. A plurality of (N) probes that contact measurement points on a circuit board under test, a measurement signal source that supplies a measurement signal to the circuit board under test via the probes, and the circuit board under test. a signal detection unit that detects a response signal output from the side via the probe; and switching means that connects the probe to either the measurement signal source or the signal detection unit, and includes a signal detection unit that detects the response signal output from the signal detection unit In the circuit board testing method, the quality of the circuit board to be tested is determined by comparing the detected signal detected by the circuit board with a predetermined reference signal. Connecting one and the other of the pair of probes to the measurement signal source and the signal detection section, respectively, discharges the capacitor and measures its impedance, and performs this for each capacitor probe, and then, Connecting N-1 of the probes to the measurement signal source for the circuit network under test, and connecting the remaining one to the signal detection section,
A circuit board inspection method characterized in that the impedance of each measurement point is measured by performing this for each probe, and the quality of each is determined based on the impedance value.
JP62332148A 1987-12-28 1987-12-28 Inspection of printed circuit board Granted JPH01172770A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62332148A JPH01172770A (en) 1987-12-28 1987-12-28 Inspection of printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62332148A JPH01172770A (en) 1987-12-28 1987-12-28 Inspection of printed circuit board

Publications (2)

Publication Number Publication Date
JPH01172770A JPH01172770A (en) 1989-07-07
JPH0574024B2 true JPH0574024B2 (en) 1993-10-15

Family

ID=18251681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62332148A Granted JPH01172770A (en) 1987-12-28 1987-12-28 Inspection of printed circuit board

Country Status (1)

Country Link
JP (1) JPH01172770A (en)

Also Published As

Publication number Publication date
JPH01172770A (en) 1989-07-07

Similar Documents

Publication Publication Date Title
US6111414A (en) System, circuit, and method for testing an interconnect in a multi-chip substrate
US7317324B2 (en) Semiconductor integrated circuit testing device and method
US5432460A (en) Apparatus and method for opens and shorts testing of a circuit board
US5272445A (en) Resistance tester utilizing regulator circuits
KR20000047820A (en) Method for Inspecting Capacitors
KR20010021222A (en) Probe contact state detecting method and probe contact state detecting apparatus
JP3784479B2 (en) Circuit board inspection method
JPH0574024B2 (en)
JP4259692B2 (en) Circuit board inspection equipment
JP4314096B2 (en) Semiconductor integrated circuit inspection apparatus and semiconductor integrated circuit inspection method
JPH0697254B2 (en) Circuit board inspection method
US6724182B2 (en) Tester and testing method for differential data drivers
JP2730504B2 (en) Test probe pin contact failure judgment method and in-circuit tester
JPH03154879A (en) Substrate inspecting device
JP3592647B2 (en) Semiconductor inspection device, semiconductor integrated circuit, and semiconductor inspection method
CN217561608U (en) Multi-sensor insulation resistance and resistance rapid determination circuit
KR100355716B1 (en) Test method of low resistor for in-circuit tester
KR0177987B1 (en) Multiple semiconductor chip test method
JP3564493B2 (en) Subscriber line test equipment
JPH0714924Y2 (en) In-circuit tester with discharge power supply circuit and in-circuit tester with power supply circuit for both measurement and discharge
JPH01172768A (en) Preparation of reference data in printed circuit board inspection apparatus
JPH01172767A (en) Preparation of reference data in printed circuit board inspection apparatus
KR0135332B1 (en) Double integrated circuit test apparatus and method with automatic control adapter
JPH01240873A (en) Test of semiconductor integrated circuit
JPH03189575A (en) Testing method and apparatus for semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees