Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0574110B2 - - Google Patents
[go: Go Back, main page]

JPH0574110B2 - - Google Patents

Info

Publication number
JPH0574110B2
JPH0574110B2 JP63204860A JP20486088A JPH0574110B2 JP H0574110 B2 JPH0574110 B2 JP H0574110B2 JP 63204860 A JP63204860 A JP 63204860A JP 20486088 A JP20486088 A JP 20486088A JP H0574110 B2 JPH0574110 B2 JP H0574110B2
Authority
JP
Japan
Prior art keywords
bus
command
commands
control
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63204860A
Other languages
English (en)
Other versions
JPH01134651A (ja
Inventor
Reroi Byuukema Buraasu
Uein Maakuaato Deuido
Deiru Moosu Ronarudo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH01134651A publication Critical patent/JPH01134651A/ja
Publication of JPH0574110B2 publication Critical patent/JPH0574110B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2289Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Multi Processors (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)

Description

【発明の詳細な説明】
A 産業上の利用分野 本発明はプロセツサの制御、特に相互に接続さ
れた複数のプロセツサを制御するための基準イン
タフエースの設備に関する。 B 従来技術とその問題点 制御パネルは操作員にプロセツサの診断能力を
与えるのに使用される。制御パネルにより、ユー
ザーは、障害を生じていることがあるプロセツサ
ソフトウエアの層をバイパスして、プロセツサの
レジスタ及び主記憶装置を直接アクセスすること
ができる。初期の制御パネルは操作員により設定
可能なスイツチで構成されていた。レジスタはス
イツチの使用によりセツトされ、その内容は普通
はコンピユータ本体の側面又はパネル上にあるラ
イトによつて表示されていた。さらに新しい制御
パネルはプロセツサ及びその主記憶装置に直接接
続されたサービスプロセツサを備えていた。その
場合、サービスプロセツサは、そのサービスプロ
セツサ内のプログラムを呼出し、レジスタの内容
及び主記憶装置のデータを読み書きすることがで
きるタイプライタキーボードによつて制御され
る。各々のプロセツサには普通それ自身の制御パ
ネル−あつてもその数は1つ−が設けられてい
る。 その結果、I/Oバス及び制御パネルのいずれ
も、記憶装置及び主プロセツサに対して専用のコ
マンドデータ路を持つことになり、ロジツク回路
の重複が多くなつた。 通常、コンソール、即ち制御パネル、から入力
されるコマンドは、プロセツサ又はシステムが正
常に機能しない場合において、主に、テスト又は
診断動作の目的に使用される。このような異常動
作状態では、プロセツサは、共通バスを介して受
信するデータ処理コマンド又はデータを適切には
処理できない傾向にある。このため、通常のI/
Oバスの外に、診断コマンド又はプログラムの転
送用の専用バス及び関連ロジツクが必要になると
考えられていた。 米国特許第3879712号(エツジ外)は各プロセ
ツサに接続される診断インタフエースを開示して
いる。各々のインタフエースはバスにも接続さ
れ、それに接続されているプロセツサとは別個の
装置のように見える。診断インタフエースは、診
断ルーチンを実行するため該インタフエースが接
続されているプロセツサのアクセスを可能にする
別のプロセツサにより使用される。該インタフエ
ースは幾つかの内部レジスタのアクセスも可能に
する。このタイプのインタフエースに付随する1
つの問題は、多くのI/Oバスが備えているアド
レス数即ち電気的負荷容量が限られていることで
ある。これは、I/Oバスに接続される診断イン
タフエースを有するプロセツサ数をきびしく制限
する。該インタフエースは限られた制御レジスタ
しかアクセスすることができないので十分な制御
パネル機能を提供せず、さらにI/Oインタフエ
ースとは別個であるので前述の重複した回路を必
要とする。 診断プログラム・コマンドを、正常システム動
作に使用する通信バスを共用して、伝送しようと
する場合に遭遇する主な問題は、診断対象のプロ
セツサ又はI/Oユニツトが、他のプロセツサ又
はI/Oから伝送された正常動作時のデータ処理
コマンドさえも受信しない傾向にあるシステム異
常状態時に、制御パネルコマンドを伝送させ、受
信させ、処理させなければならないことである。
一般に、一方のプロセツサ又はI/Oユニツトが
共通バスを介して他方のプロセツサ又はI/Oユ
ニツトと通信するためには、通常、予め定めた確
認メツセージの返送を伴なう通信手順に従つて動
作しなければならない。この要件は、共通バスを
通してのデータ通信に当り、プロセツサ又はI/
Oユニツトが通信手順を遵守するように正常に動
作することを必要とするので、制御パネルコマン
ドの共通バスを通しての伝送を一層困難にする。 本発明の主な目的は、診断動作時における制御
パネル機能を、追加のバス及びその関連制御ロジ
ツクを設けることなく、達成できる多重プロセツ
サ(以後、多重バスユニツトと呼ぶ)における直
接制御機構を提供することである。 本発明の他の目的は、正常なシステム動作時の
データ処理コマンド及びそのデータの通信並びに
診断動作時の制御パネルコマンドの通信に共通し
て単一バスの使用を可能にするバスインタフエー
ス手段を有する多重バスユニツトの直接制御機構
を提供することである。 本発明の他の目的は、追加の制御ロジツクを余
り使用することなく、単一の共通バス上を伝送さ
れるデータ処理コマンド及び制御パネルコマンド
を識別し、処理コマンドをプロセツサのシステム
動作ルートにパスさせるが制御パネルコマンドを
捕捉し処理させることが可能な多重バスユニツト
の直接制御機構を提供することである。 C 問題点を解決するための手段 本発明による多重バスユニツトにおける直接制
御機構は、単一の共通バスを介して伝送される制
御パネルコマンドをデコーデングにより識別し、
捕捉し、実行する制御パネル機能をI/Oインタ
フエースに追加することにより、得られる。共通
I/Oバスからプロセツサに至る正常なシステム
動作のための通信路は、データ処理コマンドの場
合、確立されたままであるが、診断動作時の制御
パネルコマンドの通信に際しては、直接アクセス
制御機能が能動化して上記通信路を遮断する。制
御パネルコマンドがデコーデングされると、プロ
セツサ内部レジスタ及び主記憶装置へ書込み又は
読取りを行う既存及び追加の通信路を用いてパネ
ルコマンドが実行される。直接制御機構は、バス
に接続された各プロセツサに組込まれる。バスに
接続されたユニツトはどれも制御パネルコマンド
を供給する制御パネルとして機能することができ
る。レジスタ及び主記憶装置への既存の通信路を
広範囲に使用することにより、既存のプロセツサ
に直接制御機構を付加するのにハードウエアは殆
ど必要としない。 本発明の構成は、次の通りである。 記憶装置及びレジスタを含む複数のバスユニツ
トと、該各バスユニツトに接続され、バスユニツ
ト間にデータ、データ処理コマンド及び制御パネ
ルコマンドを転送するための単一の共通の通信バ
スと、各バスユニツト内に設けられ、各バスユニ
ツトと通信バスとの間のインタフエースとして機
能するアダプタと、通信バス及び記憶装置の間で
データ転送を行うための転送路とを備えた多重バ
スユニツトシステムにおけるバスユニツト直接制
御機構であつて、 少なくとも1つの上記アダプタは、上記レジス
タへ至るデータ転送路及び上記共通バスを介して
受信した制御パネルコマンドを識別しデコーデン
グするための制御機能を含んでおり、 上記制御機能は、制御パネルコマンドに応答し
てアダプタ内の上記転送路を利用して上記記憶装
置及びレジスタに直接アクセスするための直接ア
クセス制御機構を含む事を特徴とするバスユニツ
ト直接制御機構。 本発明はプロセツサとI/Oバスの間の既存の
経路を用いて完全な制御パネル機能を提供する。
I/Oバスへの追加の接続は必要とせず、従つ
て、プロセツサ及びI/O装置のバス容量を十分
に利用することが可能になる。制御パネル機構は
通常の通信では機能せず、制御パネルコマンドを
捕捉するだけであるから、制御パネル機能が実行
されていなくても取り除いたり使用禁止にしたり
する必要はない。 制御パネルコマンドは、バスに接続された、該
コマンドを出す能力がある任意の他のプロセツサ
から出されることもある。バスに接続されている
ワークステーシヨン制御装置に接続されたワーク
ステーシヨンでユーザーは、プロセツサでランし
ている診断ユーテイリテイを呼出して、そこから
他のプロセツサに対する制御コマンドを出させる
ことができる。もしくは、ユーザーはワークステ
ーシヨンからコマンドを直接出すこともある。 こうして、追加の費用を殆ど掛けずに高い柔軟
性が得られる。バスに接続された全てのプロセツ
サのうちの1つのプロセツサだけが制御コマンド
を出す能力があればよいので、制御パネル機能の
重複は必要としない。制御パネルコマンドはバス
に接続されたプロセツサの完全な制御を行う必要
がないので、柔軟性が改善される。制御コマンド
に続いてプロセツサが受取つた他のコマンドは、
該制御コマンドが該プロセツサを意図的に停止し
ない限り、正常に処理される。該機能を提供する
ために動作モードを切替えるという厄介な要求は
なくなる。 D 実施例 第1図で、バス10は幾つかのバスユニツト1
2,14及び16に接続されている。バス10は
I/O(入出力)バスであり、バスユニツト間で
データを渡すのに使用される。バスユニツトは各
種のプロセツサで構成され、例えば、直接アクセ
ス記憶装置(デイスク)16A,16C、通信装
置、及びテープ装置16Bのような多くの他の2
次記憶装置を制御するI/O制御装置を含む。通
信装置は通常はワークステーシヨン14A,14
B及び外部通信媒体のアクセスを可能にするモデ
ム14Cのような装置を含む。 バスユニツト12はバスインタフエース18に
よりバス10に接続される。バスインタフエース
18はバスユニツト12をバス10に接続するの
に必要な機能を実行する。前記機能はバスの制御
を得るための調停、及びバスユニツト12のデー
タプロトコルをバスに整合するためのデータ操作
を含む。 バスインタフエース18は制御バスユニツトプ
ロセツサ20をバス10に接続する。プロセツサ
20は制御パネルインタフエース24を介して制
御パネル22に接続される。プロセツサ20は制
御パネル22からのコマンドを処理し、処理され
たコマンドはバス10を介して他のバスユニツト
14及び16に伝達される。バスユニツト14及
び16も、調停及びユニツトとバスの間を整合す
るプロトコルを実行する類似のバスインタフエー
ス用I/Oアダプタ26及び28を有する。更
に、I/Oアダプタ26及び28はそれらに組込
まれた直接アクセス制御機構を有し、それぞれの
バスユニツトに向けられた制御パネルコマンドを
認識する。 良好な実施例では、制御パネル22は、タイプ
ライタキーボードインタフエース及び表示装置を
有するパーソナルコンピユータから成るユーザー
インタフエースである。物理的なスイツチのよう
な他のユーザーインタフエースが使用されること
もある。ユーザーインタフエースは、直接アクセ
ス制御機構を含む任意のバスユニツトのレジスタ
及び主記憶装置を読み書きする標準的な制御パネ
ル能力をユーザーに提供する。通常、前記能力
は、ユーザーにより制御パネル22を介して呼込
まれた後、制御バスユニツトプロセツサ20でラ
ンしているプログラムによつて使用される。制御
バスユニツト12のバスインタフエース18は直
接アクセス制御機構を含むこともあり、且つ、バ
スに接続された、制御パネル能力を有する任意の
他のプロセツサによつて制御されることもある。 直接アクセス制御機構は、プロセツサがハード
ウエア及びソフトウエアの障害の原因を確定する
ための制御パネルを持たない場合に、バス上での
プロセツサの診断制御を可能にする。該機構は、
プロセツサのレジスタ又は記憶装置をアクセスす
るためバスユニツトでソフトウエアがランしてい
なくてもよいように、ハードウエアで実現される
ことが望ましい。その目的は、プロセツサのレジ
スタ及び記憶装置の読取りと変更が可能であり、
状況を検索する制御能力を有し且つリセツト及び
実行制御のようなプロセツサ機能を制御する、従
来のシステム制御パネルに類似の能力を提供する
ことである。 該機構は、ハードウエア及びソフトウエアのデ
バツグ、コプロセツサのソフトウエア障害後の状
況検索、ハードウエアを取付けたままでのハード
ウエア障害の診断、初期プログラムロード、通常
の処理と並行したハードウエア初期設定及び試験
を含む種々の用法を有する。操作員は単に適切な
値を既知のレジスタに書込むことによりプロセツ
サを停止することができる。次いで、残りのレジ
スタの内容がコマンドにより読取られ、それらの
内容はソフトウエアプログラムをデバツグするの
に用いることができる。 第2図で、バスユニツト14はI/Oアダプタ
26及び接続部39を介してバス10に接続され
ている。バスユニツト14は主記憶装置42に接
続されたプロセツサ40を含む。プロセツサ40
は、汎用レジスタ、アドレスレジスタ、制御レジ
スタ、及び他の種々のレジスから成る一群のレジ
スタ44を含む。従来のシステムでは、これらの
レジスタは制御パネルを介してアクセスすること
ができた。 I/Oアダプタ26はバスユニツトアドレス4
6を含む。バスユニツトアドレス46は、バスユ
ニツト14のI/Oアドレスを含むレジスタであ
り、バスをアクセスする際及びいつ別のユニツト
からの通信がそのバスユニツトに向けられるかを
決定する際にI/Oアダプタ26により使用され
る。更に、I/Oアダプタ26は、バスユニツト
14に向けられる制御パネルコマンドに関するバ
ス通信を監視する直接アクセス制御機構48を含
む。単一の共通バス10を介して転送される制御
パネルコマンド情報は、そのコマンド自身に、正
常なシステム動作中のデータ処理コマンドと識別
するタグを含んでいる。別の制御線又は専用バス
を使用する事なしに、コマンド自身のデコーデイ
ングにより制御パネルコマンドを識別してそのバ
スユニツトに診断状態を取らせることができる。
このようにデコーデング動作により識別される制
御パネルコマンドは直接アクセス制御機構48へ
転送される。このように、制御パネルコマンド
は、該パネルコマンドで指定されたユニツトアド
レスが一致するI/Oアダプタ26により、共通
バス10から直接アクセス制御機構48へ取込ま
れ、該アクセス制御機構は受信したコマンドを制
御パネルコマンドと認識して処理する。I/Oア
ダプタ26による動作は制御機構48によつて要
求されない限り行われない。 直接アクセス制御機構48は、バスユニツト1
4とバス10の間でデータを緩衝記憶するのに使
用される多数の制御機構レジスタ50をアクセス
する。直接アクセス制御機構48は、既存の多く
の線及びロジツクを介してレジスタ44の一部分
及び主記憶装置42の大部分をアクセスする。従
来は、主記憶装置42への直接メモリアクセス
(DMA)により、I/Oアダプタ26は主記憶
装置42内の大部分の記憶位置をアクセスしてい
た。I/Oアダプタ26からプロセツサ40内の
アドレス線制御ロジツク54への1本又は複数の
線52は線56で主記憶装置42に対するアドレツシ
ング制御を可能にする。更に、線58はデータ経路
制御ブロツク60及び線62を介してI/Oアダプ
タ26から主記憶装置42へのデータの転送を可
能にする。 従来のI/Oアダプタでの前記線の主な目的
は、プロセツサ40の処理活動の介在なしに標準
的なDMAによつて、バス10に接続された記憶
装置とプロセツサの主記憶装置42の間のデータ
の転送を可能にすることであつた。更に、従来の
I/Oアダプタの中には、レジスタ選択制御ブロ
ツク66に線64を接続するものもあつた。レジス
タ選択制御ブロツク66は読み書きのため幾つか
の制御レジスタ44のアクセスを可能にした。デ
ータは、データ経路制御ブロツク60及び線62−
レジスタ44にも接続されている−を介して読み
書きされた。 直接アクセス制御機構48は、別個のブロツク
として示されてはいるが、更にレジスタ44をよ
り完全にアクセスする接続形態で、I/Oアダプ
タ26に、部分的にはプロセツサ40に組込ま
れ、完全な制御パネル機能を提供する。更に、制
御レジスタ44に含まれた制御機構状況レジスタ
がバスユニツト14に付加されている。状況レジ
スタは、要求されてはいないが、動作状況を提供
するのに役立つ。選択された動作状況の正確な表
示をバスユニツト14により独占的に設定可能で
あることが望ましい。 レジスタ44に含まれる状況レジスタは良好な
実施例では下記の値を割当てられる:
【表】 ない。
【表】 る。
ビツト16〜31は各々のバスユニツトにより定義
され、バスユニツト設計者が望む情報を含ませる
ことができる。この情報は、バスユニツトの状況
を示し、制御装置が目的バスユニツトの状況を決
定するのに必要な直接制御機構動作の数を減少す
るように選択される。状況レジスタ44はロード
可能ではない。状況値は実レジスタであるか、又
は任意の論理機能の出力である。 第3図で、コマンドは、参照番号67にブロツク
の形態で表示され、コマンド名、選択フイール
ド、予約フイールド及び即値データフイールドを
含む。これらのフイールドは以下で詳細に説明す
る。バス10上の更に別の情報が68に示されてい
る。これは、通信が予定されているバスユニツト
のアドレスと、通信のタイプを識別するタグを含
む。タグは、直接メモリアクセス、標準的な読取
りもしくは書込みコマンド、又は制御パネルコマ
ンドを識別する。 I/Oアダプタ26はブロツク70でバスユニ
ツトアドレスを比較し、もし該アドレスがそれ自
身のアドレスと一致しなければ、ブロツク72で
その通信を無視する。もし一致すれば、ブロツク
74で、通信67及び68を受取り、タグを検査す
る。タグは、ブロツク76でのI/Oアダプタ2
6及びバスユニツト14による通常の処理のため
の通信のタイプを識別するか、又はブロツク78
で制御機構48に送られる制御コマンドであるこ
とを表わす。ブロツク79で、次のコマンドを待
つ。或る実施例では、バスユニツトによる1つの
コマンドの処理は別のコマンドの送信前に完了す
る。別の実施例では、コマンドは待ち行列に加え
られ、前の通信でバスユニツトアドレスがブロツ
ク70で比較された直後に、ブロツク79で次の
コマンドが待ち行列に加えられるのを待つ。 第4図で、制御機構48の動作が流れ図の形式
で詳細に示されている。ブロツク78からのコマ
ンドはブロツク80で受取る。コマンドを受取る
と、I/Oアダプタ26は、バス10から受取つ
たそれ以上の情報を処理するのを、ブロツク8
2,84,86及び88に示すような多くの方法
の1つで阻止される。選択される正確な方法は、
本発明を実現するシステムのバス10及びI/O
アダプタ26の特徴によつて決まる。 ブロツク90において、コマンドで識別された
動作は、ブロツク92,94及び96で関連する
バスユニツト内のプロセツサ又は機構、及び作用
するレジスタのセツト又は記憶装置に分類され
る。図面では3つの可能性しかないが、実際には
もつと多くの可能性がある。図示の3つは、ブロ
ツク92及び94に示すような少なくとも2つの
異なつたレジスタグループA及びB、並びにブロ
ツク96に示すような少なくとも1つの主記憶装
置を有する1つのプロセツサ又は機構の場合であ
る。次いで、ブロツク98,100及び102
で、制御機構は動作を完了するためデータ経路指
定、制御及びデータ記憶素子を操作する。第2図
に現にある、I/Oアダプタ26からレジスタ選
択制御パネル66への経路64、同じくアドレス
線制御54への経路52、及びデータ経路制御6
0への経路58のような経路が使用される。前述
のように、制御ブロツク66,54及び60から
の経路は、同等の制御パネル機能を実行するのに
必要とするような完全なアクセスを提供するため
拡張されている。経路の多くは既存のものである
ので、本発明によつて提供される完全な制御パネ
ル機能の実現に伴う費用は殆どかからない。 最後に、動作はブロツク104で終了する。動
作の完了までI/Oアダプタ26を束縛したブロ
ツク82,84,86又は88での動作はもはや
活動状態ではない。こうして、I/Oアダプタ2
6は、第3図で更に情報を処理するのに使用可能
である。 次に、一般的なパネルコマンドのセツトについ
て説明する。実際に使用されるコマンドセツト
は、制御パネルに望まれるバスユニツトのタイプ
によつて決まる。直接アクセス制御機構は、該機
構を動作するのにソフトウエアをバスユニツトに
ロードして実行しなくてもすむように、ハードウ
エアで実現されることが望ましい。 停止コマンドはバスユニツト全体又はバスユニ
ツトの一部を停止することができる。 始動コマンドはバスユニツト全体又はバスユニ
ツトの一部を始動することができる。 読取りコマンドは、バスユニツト内のエンテイ
テイを、それがレジスタであれ又は主記憶装置で
あれ、どちらも一意的なアドレスにより指定され
ていれば、どれも読取る。 書込みコマンドはバスユニツト内のどの記憶位
置にも書込む。 ロードコマンドは1つのコマンドを指定された
バスユニツト内の直接制御機構にロードさせる。 データロードコマンドは、選択されたデータ
を、指定されたバスユニツトの直接制御機構にロ
ードする。 ロード済コマンド実行コマンドは前にロードさ
れたコマンドを実行させる。 バスユニツトの特定の機能を実行するため、更
に特殊コマンドが提供されることがある。 バスユニツト及びバスは、任意の記憶位置又は
レジスタの読取り或いは書込みのような高度に機
能的なコマンドを使用することができ、また、直
接アクセス制御機構48に関連しているI/Oア
ダプタ26の幾つかのレジスタ50のロード又は
検索に限定することもできる。後者の場合、コマ
ンドセツトは、これらのレジスタ50をロードし
検索すること、並びに直接アクセス制御機構48
に対しこれらのレジスタの値に基づいてコマンド
を実行するように命令することが可能である。1
つの例は、特定の記憶位置のアドレスを1つの直
接制御機構レジスタ50から取得して、その記憶
位置の内容を別の直接制御機構レジスタ50に読
込むことである。直接制御機構は、バスユニツト
内のレジスタ、記憶装置並びに制御機構54,6
0及び66に対する読取りと書込みの両者を必要
とする。このアクセスは単一のコマンドによる必
要はない。ハードウエアを最小限にするため、幾
つかのコマンドを取出してバスユニツト内のエン
テイテイを検査し又は変更することがある。 第1図では制御パネル22がユーザーインタフ
エースを提供し、バスユニツト12がバスユニツ
ト14又は16に制御コマンドを出すようになつ
ているが、このほか、他のバスユニツトが別のバ
スユニツトに制御コマンドを出すようにすること
ができる。1つの実施例では、バスユニツト14
はワークステーシヨン制御装置である。接続され
たワークステーシヨン14A又は14Bの一方に
いるユーザーは、制御コマンドをバスユニツト1
6に出す、バスユニツト12でランしているプロ
グラムを呼出すことができる。更に、該ユーザー
は、バスユニツト12が直接アクセス制御機構4
8を含むと仮定すると、バスユニツト12に対す
るコマンドをバスユニツト16から出させること
もできる。 直接アクセス制御機構48の動作の流れの例を
第5、及び第6及び第7図に示す。これらの流れ
はハードウエアの制約がかなり厳しい場合であ
る。制約がもつと少ないシステムでは、動作の多
くを組合せることができる。例えば、単一の記憶
位置からの読取りは1つの動作とその応答になる
ことがある。 第5図は読取りコマンドの流れを示す。読取り
は記憶装置又はレジスタから直接に、もしくは直
接アクセス制御機構レジスタ50から行うことが
できる。一般的なコマンドの形式及びコマンドの
例はあとで述べる。 読取りコマンドは、第1図の制御パネル22及
び制御バスユニツトプロセツサ20によりブロツ
ク106で開始される。バスインタフエースユニ
ツト18はバス10の制御を取得し、該コマンド
を書式化し、所望のバスユニツトに対応するアド
レスと共にバス10上を転送する。読取りコマン
ドは第2図のレジスタ44の1つのアドレス又は
主記憶装置42の記憶位置を含む。もし読取りコ
マンドがバスユニツト14に向けられていれば、
I/Oアダプタ26は該コマンド内のそのアドレ
スを認識し、該コマンドをバス10から取得す
る。直接アクセス制御機構48は該コマンドを制
御パネルコマンドとして認識し、それを処理す
る。次いで直接アクセス制御機構48は制御ブロ
ツク54,60及び64を用いて該コマンドで指
定されたレジスタ又は主記憶装置の記憶位置を読
取り、流れ図のブロツク107に示すように、そ
の値をバツフア、即ち制御機構レジスタ50に入
れる。別の実施例では、該読取りコマンドは、記
憶装置アドレスをレジスタに割当てるのを避ける
ため、レジスタ読取りコマンドと異なるコマンド
にされる。ブロツク108で、制御バスユニツト
12は、読取り−戻りコマンドを送り、直接アク
セス制御機構48は再びこれを制御パネルコマン
ドとして認識して処理し、ブロツク109に示す
ように、制御機構レジスタ50の1つに記憶して
いる値を戻す。そしてホストユニツトにより書込
まれた状況レジスタの値が戻される。 記憶装置読取りの処理を複数のコマンドに分離
することは、I/Oバス10の特性と制御機構4
8のロジツクの複雑さとの双方に依存する。読取
りを単一のコマンドで実行し、該読取りコマンド
を出したプロセツサにデータを直接送り返すこと
も可能である。 第6図に書込みコマンドの流れを示す。コマン
ドは制御機構が行うことになつている動作を指定
する。例えば、記憶装置もしくはレジスタのアク
セス、又は停止、リセツトもしくは始動のような
プロセツサ制御動作が指定される。書込みコマン
ドの第1のデータワードは、もし該コマンドがア
ドレスを要求するものであれば、該コマンドによ
つて使用されるアドレスである。さもなければ、
第1のワードは無視される。書込みコマンドの第
2のデータワードは、もし該コマンドがデータを
要求するものであれば、該コマンドによつて使用
されるデータである。バスの幅が広い場合には、
該データワードは、多重化せずとも容易に並列に
送ることができる。 ブロツク110で、書込みコマンドは制御バス
ユニツトから送られる。書込みコマンドは所望の
バスユニツトを示すアドレスと共にバス10上を
送られる。ブロツク120で、該コマンドが向け
られるバスユニツトは該コマンド及びアドレスを
レジスタ50に記憶する。ブロツク130及び1
40で、書込まれるデータが送られレジスタ50
に記憶される。ブロツク150で、実行コマンド
が該バスユニツトに送られ、そのユニツトの直接
アクセス制御機構により捕捉される。ブロツク1
60で、直接アクセス制御機構は該コマンドを実
行し、レジスタ50にあるデータを、別のレジス
タ50にあるアドレスによつて指定されたレジス
タ又は記憶位置に送る。書込みの状況は状況レジ
スタ63に記憶される。ブロツク170で、制御
バスユニツトは状況検索コマンドを送り、それに
より、状況レジスタの読取り及びバスを介する書
込み状況の返送が行われる(ブロツク180)。
ここでも、バス10及び制御機構48の構成によ
つては、書込み動作をもつと効率よく実行するこ
とができる。 第7図は停止コマンド及びランコマンドを表わ
すのに使用される流れ図である。ブロツク210
で、ランコマンド又は停止コマンドは制御バスユ
ニツトによつて生成され、所望のバスユニツトに
送られる。ブロツク220で、適切なI/Oアダ
プタ26が該コマンドを受取り、その直接アクセ
ス制御機構48はそれを制御パネルコマンドとし
て認識し、該コマンドを実行し、バスユニツトは
動作を開始又は終了する。制御パネルは、レジス
タ44のうちのアドレス可能なレジスタに進行又
は停止の値をロードすることによりこの動作を行
う(該レジスタはそのバスユニツトの進行/停止
ロジツクを制御する)。更に別の実施例では、進
行及び停止のような特定のコマンドがレジスタの
代りに制御ロジツクと対話してバスユニツトを始
動又は停止する。 本発明の1つの特徴は、制御パネルコマンド
が、バスユニツトが他のコマンド及びデータを処
理するのを完全に阻止しなくてもよいことであ
る。制御コマンドは他のコマンドと同様に扱わ
れ、実行される。制御コマンドの1つが目的のプ
ロセツサを停止しない限り、他のコマンドは実行
し続ける。もしI/Oユニツトがバスコマンドを
待ち行列に加えるのであれば、制御コマンドは任
意の所望の優先順位を与えられる。直接メモリア
クセス(DMA)動作が制御コマンドの直後に生
じてもよい。主記憶装置のデータをDMA動作に
より取得することは、おそらく複数の制御コマン
ドの使用によるよりも効率的である。もしDMA
が使用可能でないなら、制御コマンドがその代り
になる。 ここで、コマンド形式、及び幾つかの基本的な
コマンドについて定義する。直接アクセス制御機
構は低いレベルのインタフエースであり、プロセ
ツサ間で異なるので、完全に定義されるコマンド
は僅かしかない。他は、それらがバスユニツトに
適合する限りにおいて定義される。コマンドワー
ド形式は下記のようにするのが望ましい: ビツト 種 類 0〜7 コマンド名 8〜11 プロセツサ選択 12〜15 予備 16〜31 即値データ ビツト0〜7はコマンドの識別子を含む。あと
でその幾つかをコマンドの定義と共に説明する。 ビツト8〜11のプロセツサ選択フイールドは、
バスユニツト上のどのプロセツサ又は機構に該コ
マンドを向けるべきかを選択するのに使用され
る。値“0000”は、幾つかのコマンドで全てのプ
ロセツサを意味するのに使用される。各々のバス
ユニツトは、4ビツトの識別子を当該バスユニツ
トのプロセツサ又は機構に割当てる。第4図のブ
ロツク90に示すように、コマンドはそれらを
別々に取扱うことができなければならない。バス
ユニツトは、一群のプロセツサ及び機構がこのフ
イールドの特定の値によつて全て選択されるよう
に定義することもできる。 ビツト16〜31は、バスユニツトが定義したコマ
ンドにより、コマンドの拡張として、又は即値デ
ータ(アドレス)フイールドとして使用される。 コマンドは下記のように定義される。記号
“*”を付されたコマンドは良好な実施例で要求
されている。それ以外のコマンドは任意選択であ
るが、あつた方が望ましい。もし特殊なコマンド
又はコマンドシーケンスがバスユニツト内の記憶
装置又はレジスタをアクセスするのに必要であれ
ば、該バスユニツトはこのアクセスを与えるため
それ自身の(複数の)コマンドを実行する。記憶
装置又はレジスタのなかに以下に定義されたコマ
ンドによつてアクセスされるものがない限り、以
下に定義されたコマンドは使用されない。 “バスユニツトプロセツサ停止”* X′01′ このコマンドはX′01′(16進数“01”を表わし、
8個の2進ビツトで表示される)として識別され
る。このコマンドはバスユニツト上のプロセツサ
を停止する。直接アクセス制御機構48は、もし
2つ以上のプロセツサ又は機構があれば、どのプ
ロセツサ又は機構を停止すべきかを選択するため
該コマンドのプロセツサ選択フイールドを使用
し、さもなければ、プロセツサ選択フイールドを
無視する。もし目的バスユニツト上に複数のプロ
セツサがあり且つプロセツサ選択が’0000'であ
るなら、停止コマンドは全てのプロセツサ及び機
構を停止する。もしプロセツサ選択フイールドが
プロセツサ及び機構のグループを指定しているな
ら、停止コマンドはそのグループのプロセツサ及
び機構の全てを停止する。 “バスユニツトプロセツサ始動”* X′02′ このコマンドはバスユニツト上のプロセツサを
始動する。直接アクセス制御機構48は、もし2
つ以上のプロセツサ又は機構があれば、どのプロ
セツサ又は機構を始動すべきかを選択するため該
コマンドのプロセツサ選択フイールドを使用し、
さもなければ、プロセツサ選択フイールドを無視
する。もし目的バスユニツト上に複数のプロセツ
サがあり且つプロセツサ選択が“0000”であるな
ら、始動コマンドは全てのプロセツサ及び機構を
始動する。もしプロセツサ選択フイールドがプロ
セツサ及び機構のグループを指定しているなら、
始動コマンドはそのグループのプロセツサ及び機
構の全てを始動する。 “バスユニツトプロセツサ・リセツト”*
X′03′ このコマンドはバスユニツト上のプロセツサを
リセツトする。直接アクセス制御機構48は、も
し2つ以上のプロセツサ又は機構があれば、どの
プロセツサ又は機構をリセツトすべきかを選択す
るため該コマンドのプロセツサ選択フイールドを
使用し、さもなければ、プロセツサ選択フイール
ドを無視する。もし目的バスユニツト上に複数の
プロセツサがあり且つプロセツサ選択が“0000”
であるなら、リセツトコマンドは全てのプロセツ
サ及び機構をリセツトする。もしプロセツサ選択
フイールドがプロセツサ及び機構のグループを指
定しているなら、リセツトコマンドはそのグルー
プのプロセツサ及び機構の全てをリセツトする。 “バスユニツトプロセツサ単一ステツプ”
X′04′ このコマンドはプロセツサ又はバスユニツトを
1ステツプ進める。直接アクセス制御機構48
は、どのプロセツサ又は機構を1ステツプ進める
べきかを選択するため該コマンドのプロセツサ選
択フイールドを使用する。最初にプロセツサは停
止される。次いでプロセツサは1つの命令を実行
し、再び停止する。レジスタは他のコマンドによ
り検査可能になるが、さもなければ次の命令に進
むことができる。このコマンドはデバツグ中によ
く使用される。 “記憶装置書込み” X′05′ このコマンドは、その第1のデータワードによ
りアドレス指定されたバスユニツト上の記憶位置
に、該コマンドの第2のデータワードを書込む。
直接アクセス制御機構48は、もし2つ以上のプ
ロセツサ又は機構があれば、バスユニツト上のど
の記憶装置に書込むべきかを選択するため該コマ
ンドのプロセツサ選択フイールドを使用し、さも
なければ、プロセツサ選択フイールドを無視す
る。このコマンドは1回に1つの記憶ユニツトに
書込む。 “レジスタ書込み” X′06′ このコマンドは、その第1のデータワードによ
りアドレス指定されたバスユニツト上のレジスタ
に、該コマンドの第2のデータワードを書込む。
直接アクセス制御機構48は、もし2つ以上のプ
ロセツサ又は機構があれば、バスユニツト上のど
のレジスタセツトに書込むべきかを選択するため
該コマンドのプロセツサ選択フイールドを使用
し、さもなければ、プロセツサ選択フイールドを
無視する。このコマンドは1回に1つのレジスタ
セツトに書込む。 予約コマンド* X′07′〜X′3F′ これらのコマンドは拡張のために予約されてい
る。 バスユニツト従属コマンド X′40′〜X′FF′ コマンドコード X′40′〜X′FF′はバスユニツ
ト毎に必要に応じて定義されることになつてい
る。バスユニツトコマンドは、ユニツトの動作で
必要に応じてコマンド内のレジスタアドレス、プ
ロセツサ選択フイールド及び即値データフイール
ド並びに両データワードを使用することができ
る。これらのコマンドを実行するには、特別のハ
ードウエアを必要とするかも知れない。通常は幾
つかの他のコマンドの実行を必要とする機能を実
現するためにこれらのコマンドを使用することが
できる。更に複雑なコマンドを使用すると、転送
すべきコマンドが少なくて済むため、バス帯域幅
に余裕がでる。コマンドの形式が与えられ、そし
てコマンドでどのレジスタを制御すべきかを知つ
ていれば、種々の機能及び制御を実行するコマン
ドを容易に生成することができる。特定のバスア
クセスプロトコルの使用により、これらのコマン
ドは所望のバスユニツトに送られる。これらのコ
マンドにより、バスユニツトだけでなく、それに
接続された装置も制御することができる。ワーク
ステーシヨン14A,14B、並びにデイスク駆
動装置16A,16Cのような装置は通常はレジ
スタによりそれぞれのバスユニツトと通信する。
良好な実施例では、直接アクセス制御機構48は
バスユニツト内の全てのレジスタのアクセスを可
能にするので,バスユニツトでソフトウエアを動
かすことなく装置を部分的に制御することができ
る。 使用可能なコマンド構造は使用されるバスによ
つて大きく影響される。バスの能力が大きければ
大きい程、コマンドは複雑になつてもよい。更
に、どの装置も制御パネルとして機能したり、あ
るいは制御パネルコマンドを受取つたりすること
ができるので、1つのバスユニツトを制御パネル
機能だけに専用しなくてもよい。完全な制御パネ
ル機能は最小限のハードウエアの付加によつて得
られる。 E 発明の効果 本発明によれば、プロセツサとI/Oバスの間
の既存の経路を用いて完全な制御パネル機能が提
供される。
【図面の簡単な説明】
第1図は直接制御機構を含む幾つかのバスユニ
ツトを有するバスシステムのブロツク図、第2図
はバスユニツトに組込まれた直接制御機構の詳細
ブロツク図、第3図はバス通信の処理及び経路指
定の流れ図、第4図は第2図の制御機構による制
御コマンドの処理の流れ図、第5図は第2図の直
接制御機構により実行される読取り動作の流れ
図、第6図は第2図の直接制御機構により実行さ
れる書込み動作の流れ図、第7図は第2図の直接
制御機構により実行されるラン及び停止動作の流
れ図である。 10……バス、12,14,16……バスユニ
ツト、18……バスインタフエース、20……制
御バスユニツトプロセツサ、22……制御パネ
ル、24……制御パネルインタフエース、26,
28……I/Oアダプタ、40……プロセツサ、
42……主記憶装置、44……レジスタ、46…
…バスユニツトアドレス、48……直接アクセス
制御機構、50……制御機構レジスタ、54……
アドレス線制御ブロツク、60……データ経路制
御ブロツク、63……状況レジスタ、66……レ
ジスタ選択制御ブロツク。

Claims (1)

  1. 【特許請求の範囲】 1 記憶装置及びレジスタを含む複数のバスユニ
    ツトと、該各バスユニツトに接続され、バスユニ
    ツト間にデータ、データ処理コマンド及び制御パ
    ネルコマンドを転送するための単一の共通の通信
    バスと、各バスユニツト内に設けられ、各バスユ
    ニツトと通信バスとの間のインタフエースとして
    機能するアダプタと、通信バス及び記憶装置の間
    でデータ転送を行うための転送路とを備えた多重
    バスユニツトシステムにおけるバスユニツト直接
    制御機構であつて、 少なくとも1つの上記アダプタは、上記レジス
    タへ至るデータ転送路及び上記共通バスを介して
    受信した制御パネルコマンドを識別しデコーデン
    グするための制御機能を含んでおり、 上記制御機能は、制御パネルコマンドに応答し
    てアダプタ内の上記転送路を利用して上記記憶装
    置及びレジスタに直接アクセスするための直接ア
    クセス制御機構を含む事を特徴とするバスユニツ
    ト直接制御機構。
JP63204860A 1987-11-12 1988-08-19 バスユニット直接制御機構 Granted JPH01134651A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11975887A 1987-11-12 1987-11-12
US119758 1987-11-12

Publications (2)

Publication Number Publication Date
JPH01134651A JPH01134651A (ja) 1989-05-26
JPH0574110B2 true JPH0574110B2 (ja) 1993-10-15

Family

ID=22386199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63204860A Granted JPH01134651A (ja) 1987-11-12 1988-08-19 バスユニット直接制御機構

Country Status (7)

Country Link
EP (1) EP0316251B1 (ja)
JP (1) JPH01134651A (ja)
KR (1) KR930001588B1 (ja)
CN (1) CN1038278C (ja)
DE (1) DE3853129T2 (ja)
GB (1) GB8814629D0 (ja)
HK (1) HK23396A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7398286B1 (en) * 1998-03-31 2008-07-08 Emc Corporation Method and system for assisting in backups and restore operation over different channels
US7610526B2 (en) * 2005-01-24 2009-10-27 Hewlett-Packard Development Company, L.P. On-chip circuitry for bus validation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1422952A (en) * 1972-06-03 1976-01-28 Plessey Co Ltd Data processing system fault diagnostic arrangements
US4667287A (en) * 1982-10-28 1987-05-19 Tandem Computers Incorporated Multiprocessor multisystem communications network
US4663706A (en) * 1982-10-28 1987-05-05 Tandem Computers Incorporated Multiprocessor multisystem communications network
JPS6149260A (ja) * 1984-08-17 1986-03-11 Fujitsu Ltd チヤネル処理装置
AU4907285A (en) * 1984-11-09 1986-05-15 Spacelabs, Inc. Communications bus broadcasting
US4803683A (en) * 1985-08-30 1989-02-07 Hitachi, Ltd. Method and apparatus for testing a distributed computer system

Also Published As

Publication number Publication date
DE3853129T2 (de) 1995-08-10
EP0316251A3 (en) 1991-07-03
KR930001588B1 (ko) 1993-03-05
DE3853129D1 (de) 1995-03-30
HK23396A (en) 1996-02-16
CN1036088A (zh) 1989-10-04
EP0316251A2 (en) 1989-05-17
GB8814629D0 (en) 1988-07-27
KR890008681A (ko) 1989-07-12
JPH01134651A (ja) 1989-05-26
EP0316251B1 (en) 1995-02-22
CN1038278C (zh) 1998-05-06

Similar Documents

Publication Publication Date Title
US6233635B1 (en) Diagnostic/control system using a multi-level I2C bus
JP3151008B2 (ja) ディスクセクタ解析方法
US5920893A (en) Storage control and computer system using the same
US5146605A (en) Direct control facility for multiprocessor network
US4091455A (en) Input/output maintenance access apparatus
US4901232A (en) I/O controller for controlling the sequencing of execution of I/O commands and for permitting modification of I/O controller operation by a host processor
JP2868141B2 (ja) ディスクアレイ装置
US5073854A (en) Data processing system with search processor which initiates searching in response to predetermined disk read and write commands
JPH0581942B2 (ja)
EP0059838A2 (en) Data processing system with a plurality of host processors and peripheral devices
US6735715B1 (en) System and method for operating a SCSI bus with redundant SCSI adaptors
JPH0328949A (ja) 装置アダプタ及びその診断システム
US7007126B2 (en) Accessing a primary bus messaging unit from a secondary bus through a PCI bridge
US6065083A (en) Increasing I/O performance through storage of packetized operational information in local memory
US5832246A (en) Virtualization of the ISA bus on PCI with the existence of a PCI to ISA bridge
JPS6364133A (ja) 情報処理システム
JPH0574110B2 (ja)
JP3161319B2 (ja) マルチプロセッサシステム
US12130752B2 (en) Storage system
JP3012402B2 (ja) 情報処理システム
JP3348947B2 (ja) システム診断方法
US20110271061A1 (en) Storage controller and storage subsystem
US6922736B2 (en) Computer system and data processing method
JPH079636B2 (ja) バス診断装置
JPS63307570A (ja) 星形トポロジのスイツチ装置