JPH0575135B2 - - Google Patents
Info
- Publication number
- JPH0575135B2 JPH0575135B2 JP62232739A JP23273987A JPH0575135B2 JP H0575135 B2 JPH0575135 B2 JP H0575135B2 JP 62232739 A JP62232739 A JP 62232739A JP 23273987 A JP23273987 A JP 23273987A JP H0575135 B2 JPH0575135 B2 JP H0575135B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sensing
- energy
- information
- unauthorized access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/40—Arrangements for protection of devices protecting against tampering, e.g. unauthorised inspection or reverse engineering
- H10W42/405—Arrangements for protection of devices protecting against tampering, e.g. unauthorised inspection or reverse engineering using active circuits
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/86—Secure or tamper-resistant housings
- G06F21/87—Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Description
【発明の詳細な説明】
Ａ 産業上の利用分野
本発明は電子的に記憶される情報のための物理
的安全保護技術に関する。
的安全保護技術に関する。
Ｂ 従来技術
機械読取り可能な形で入れられているプログラ
ム又はデータを保護するためにコンピユータ業界
で取られている伝統的な方法は、コンピユータ設
置環境の物理的保護又はこのような保護と何らか
の法的保護との組合せを用いるものである。ま
た、許可されない者が不正入手情報を使用できな
いようにするために暗号化方法も用いられてい
る。パーソナル・コンピユータの領域では、多く
の様々なソフトウエア・コピー保護方式が用いら
れているが、すべてのものはプログラムに組込ん
だある種のソフトウエア・トラツプに基くもので
あり、徹底した侵害者に対しては有効でない。
ム又はデータを保護するためにコンピユータ業界
で取られている伝統的な方法は、コンピユータ設
置環境の物理的保護又はこのような保護と何らか
の法的保護との組合せを用いるものである。ま
た、許可されない者が不正入手情報を使用できな
いようにするために暗号化方法も用いられてい
る。パーソナル・コンピユータの領域では、多く
の様々なソフトウエア・コピー保護方式が用いら
れているが、すべてのものはプログラムに組込ん
だある種のソフトウエア・トラツプに基くもので
あり、徹底した侵害者に対しては有効でない。
米国特許第4471163号はソフトウエア保護機構
を開示している。記憶情報の安全保護を図るため
に、この特許は、プログラム・ロツクを装着する
回路板を上下の保護プレートで包囲することを示
している。構成要素のための電池電力は保護プレ
ートの内面に取付けた導体を通して供給される。
この技術によれば、プリント回路板上の構成要素
にアクセスしようとする者は必ず少なくとも一方
の保護プレートを動かさねばならず、結果とし
て、電力供給リードを破壊することになる。保護
すべき情報を記憶したメモリが電力を必要とする
ときは、この電力線リードの破壊は侵入者が求め
ている情報を破壊し、従つて情報が保護されるこ
とになる。
を開示している。記憶情報の安全保護を図るため
に、この特許は、プログラム・ロツクを装着する
回路板を上下の保護プレートで包囲することを示
している。構成要素のための電池電力は保護プレ
ートの内面に取付けた導体を通して供給される。
この技術によれば、プリント回路板上の構成要素
にアクセスしようとする者は必ず少なくとも一方
の保護プレートを動かさねばならず、結果とし
て、電力供給リードを破壊することになる。保護
すべき情報を記憶したメモリが電力を必要とする
ときは、この電力線リードの破壊は侵入者が求め
ている情報を破壊し、従つて情報が保護されるこ
とになる。
米国特許第4471163号の保護機構は、電力線リ
ードが直接取付けられている保護プレート部分を
動かした時にしか有効に働かない。このようなプ
ログラム・ロツクに何度かアクセスしたことがあ
る徹底した侵害者であれば、保護の程度を知るた
めに何個かの回路板を破壊するとしても、このよ
うな保護の裏をかくことは容易にできることであ
る。
ードが直接取付けられている保護プレート部分を
動かした時にしか有効に働かない。このようなプ
ログラム・ロツクに何度かアクセスしたことがあ
る徹底した侵害者であれば、保護の程度を知るた
めに何個かの回路板を破壊するとしても、このよ
うな保護の裏をかくことは容易にできることであ
る。
情報入手のために装置又は機械設置場所に対し
てなされる侵入行為がいくつかの段階で行なわれ
ることは想像できることである。
てなされる侵入行為がいくつかの段階で行なわれ
ることは想像できることである。
(1) 包囲体又は包囲体及びカバーの取外し
(2) 安全保護センサの位置及び機能の識別
(3) センサを回避して次の保護レベルへ侵入す
る、などである。
る、などである。
このような注意深く手順を踏んだ方法を使う
と、十分な時間と資源さえあれば、現存する保護
システムを打破することが可能である。
と、十分な時間と資源さえあれば、現存する保護
システムを打破することが可能である。
Ｃ 発明が解決しようとする問題点
本発明の目的は、電子装置に記録される又は記
憶される情報に対する安全保護を提供することで
ある。
憶される情報に対する安全保護を提供することで
ある。
他の目的は、侵入しようとする者が保護機構の
構造に気づいたとしても侵入することが極めて困
難な安全保護を提供することである。
構造に気づいたとしても侵入することが極めて困
難な安全保護を提供することである。
本発明の他の目的は、類似した特性の感知手段
で置換して記憶情報を含む電子回路に不正にアク
セスするのを防止できる記憶情報保護装置を提供
することである。
で置換して記憶情報を含む電子回路に不正にアク
セスするのを防止できる記憶情報保護装置を提供
することである。
本発明の他の目的は、印刷配線技術に適合した
記憶情報保護装置を提供することである。
記憶情報保護装置を提供することである。
Ｄ 問題点を解決するための手段
本発明によれば、不正操作又は不正侵入に対し
て耐性のあるパツケージは、保護されるべき情報
を記憶した電子回路を実質的に取囲む包囲体又は
境界スペースを含む。この包囲体の内部には、例
えば電流源、マイクロ波源、無線周波源のような
電磁エネルギ発生源が設けられている。このエネ
ルギ源には、このエネルギを、上記電子回路の回
りに分布させるための多数の導電路り成るエネル
ギ分配手段が結合されている。これらの導電路
は、印刷配線により包囲体の内壁に密間隔で固着
されている。分配手段は、エネルギを搬送するた
めの導電路の組合せを変更する手段を含む。この
変更は、どの時刻にどの導電路を導通させるか否
かを判定し選択するための選択回路の制御の下に
分配パターンの変更により達成される。この分配
手段からのエネルギ変動に応答して不正アクセス
の存在を検知するための検出手段が設けられてい
る。この検出手段は、分配手段からの分配パター
ンを予知しており、検出された導電路パターンを
予知パターンと比較することにより不正アクセス
を検出する。両パターンの実質的な相違が不正ア
クセスの存在を表わす。検出手段に応答して、記
憶情報を破壊するための手段、例えば記憶ユニツ
トへの電力供給の停止又は、データ消去用放射源
の付勢、が作動する。
て耐性のあるパツケージは、保護されるべき情報
を記憶した電子回路を実質的に取囲む包囲体又は
境界スペースを含む。この包囲体の内部には、例
えば電流源、マイクロ波源、無線周波源のような
電磁エネルギ発生源が設けられている。このエネ
ルギ源には、このエネルギを、上記電子回路の回
りに分布させるための多数の導電路り成るエネル
ギ分配手段が結合されている。これらの導電路
は、印刷配線により包囲体の内壁に密間隔で固着
されている。分配手段は、エネルギを搬送するた
めの導電路の組合せを変更する手段を含む。この
変更は、どの時刻にどの導電路を導通させるか否
かを判定し選択するための選択回路の制御の下に
分配パターンの変更により達成される。この分配
手段からのエネルギ変動に応答して不正アクセス
の存在を検知するための検出手段が設けられてい
る。この検出手段は、分配手段からの分配パター
ンを予知しており、検出された導電路パターンを
予知パターンと比較することにより不正アクセス
を検出する。両パターンの実質的な相違が不正ア
クセスの存在を表わす。検出手段に応答して、記
憶情報を破壊するための手段、例えば記憶ユニツ
トへの電力供給の停止又は、データ消去用放射源
の付勢、が作動する。
本発明の構成は次の通りである。
不正アクセスから保護されるべき記憶情報を含
む電子回路を取囲む包囲体と、該包囲体の内壁に
密間隔で印刷配線された複数の導電路及び電源を
含み電磁エネルギ電子回路の回りに分布させるた
めの手段と、該エネルギの変動により電子回路へ
の不正アクセスを検出する手段と、該検出手段に
応答して記憶情報を破壊するための手段とを有す
る記憶情報保護装置であつて、 上記エネルギ分布手段は、上記導電路のうちエ
ネルギを供給すべき導電路とエネルギを供給しな
い導電路を選択するための選択回路と、該選択回
路の制御の下に選択された導電路にエネルギを分
配するための分配回路とを含んで、電磁エネルギ
分布パターンの動的な変更を行い、 上記検出手段は、導電路上のエネルギの分布パ
ターンを感知するための感知回路と、該感知回路
の出力と不正アクセスのない場合に上記感知手段
の出力として予期されるエネルギの分布パターン
とを比較するための比較回路とを含み、比較回路
の比較結果が異なるとき不正アクセスを検出する
ことを特徴とする上記記憶情報保護装置。
む電子回路を取囲む包囲体と、該包囲体の内壁に
密間隔で印刷配線された複数の導電路及び電源を
含み電磁エネルギ電子回路の回りに分布させるた
めの手段と、該エネルギの変動により電子回路へ
の不正アクセスを検出する手段と、該検出手段に
応答して記憶情報を破壊するための手段とを有す
る記憶情報保護装置であつて、 上記エネルギ分布手段は、上記導電路のうちエ
ネルギを供給すべき導電路とエネルギを供給しな
い導電路を選択するための選択回路と、該選択回
路の制御の下に選択された導電路にエネルギを分
配するための分配回路とを含んで、電磁エネルギ
分布パターンの動的な変更を行い、 上記検出手段は、導電路上のエネルギの分布パ
ターンを感知するための感知回路と、該感知回路
の出力と不正アクセスのない場合に上記感知手段
の出力として予期されるエネルギの分布パターン
とを比較するための比較回路とを含み、比較回路
の比較結果が異なるとき不正アクセスを検出する
ことを特徴とする上記記憶情報保護装置。
本発明の記憶情報保護装置によれば、一部の導
電路を付勢状態に、他を非付付勢状態にし、これ
らの導電路のパターンによつて不正アクセスの存
在を判別できる。分布パターンの動的変更によ
り、分布パターンを予測不能に変化できるので侵
入者は、付勢状態の導電路を単純に迂回すること
ができなくなり、保護の信頼性が向上する。もし
とうしようとすると、パターン変わつた時に直ち
に侵入が検出される。概して、これらの実施例
は、照会／応答の考えに基づいている。即ち、活
動状態／非活動状態の通路のパターンあるいは条
件を設定し、応答を感知し、感知したパターンあ
るいは条件を最初のステツプで設定したパターン
あるいは条件と比較し、これらの条件あるいはタ
ーンが一致すれば、保護されている情報を維持す
る。侵入がなければ、保護されている条件あるい
はパターンが一致すれば、保護されている情報を
維持する。侵入ななければ、安全保護装置はその
応答を予測することができる、即ち、安全保護装
置はその応答を予測することができる。即ち、活
動状態の通路は活動状態として、その逆はその逆
として感知されるはずである。システムの応答が
予測応答と異なる時侵入が検出される。
電路を付勢状態に、他を非付付勢状態にし、これ
らの導電路のパターンによつて不正アクセスの存
在を判別できる。分布パターンの動的変更によ
り、分布パターンを予測不能に変化できるので侵
入者は、付勢状態の導電路を単純に迂回すること
ができなくなり、保護の信頼性が向上する。もし
とうしようとすると、パターン変わつた時に直ち
に侵入が検出される。概して、これらの実施例
は、照会／応答の考えに基づいている。即ち、活
動状態／非活動状態の通路のパターンあるいは条
件を設定し、応答を感知し、感知したパターンあ
るいは条件を最初のステツプで設定したパターン
あるいは条件と比較し、これらの条件あるいはタ
ーンが一致すれば、保護されている情報を維持す
る。侵入がなければ、保護されている条件あるい
はパターンが一致すれば、保護されている情報を
維持する。侵入ななければ、安全保護装置はその
応答を予測することができる、即ち、安全保護装
置はその応答を予測することができる。即ち、活
動状態の通路は活動状態として、その逆はその逆
として感知されるはずである。システムの応答が
予測応答と異なる時侵入が検出される。
更に、導電路の選択は、パツケージ毎に変更で
きる。即ち、パツケージ１に第１の分配手段を設
け、パツケージ２に第２の分配手段を設けるよう
にすることができる。たとえ同じ分配手段を有す
るパツケージが多数あつたとしても、種々の分配
手段がランダムに用いられるから、侵入者はそれ
がどの分配手段であるかを見極める必要がある。
これは容易にはわからないことである。この情報
がなければ、他の保護装置の予備知識を盲目的に
適用することはできない。
きる。即ち、パツケージ１に第１の分配手段を設
け、パツケージ２に第２の分配手段を設けるよう
にすることができる。たとえ同じ分配手段を有す
るパツケージが多数あつたとしても、種々の分配
手段がランダムに用いられるから、侵入者はそれ
がどの分配手段であるかを見極める必要がある。
これは容易にはわからないことである。この情報
がなければ、他の保護装置の予備知識を盲目的に
適用することはできない。
Ｅ 実施例
次に図面を参照して、具体的実施例について説
明する。第１図は上壁２１と下壁２２によつて形
成された包囲体２０を示しており、包囲体２０の
中には、保護されるべき情報を記憶する電子回路
を装着したカード又はボンド１５が設けられてい
る。壁２１，２２が平坦であれば、包囲体２０を
完成するためには側壁が必要であるが、壁２１，
２２は平坦である必要はなく、従つて側壁は必須
ではない。電子回路はコネクタ１６に結合されて
おり、従つて情報又はその誘導体は外界と通信で
きる。本発明の目的は、カード１５に含まれてい
る情報が他のどのような手段によつてもアクセス
不可能にすることである。電子回路は、簡単な装
置例えば数段のシフト・レジスタ及び関連論理回
路から一層複雑な装置例えばマイクロコンピユー
タ又はメイン・フレーム・コンピユータに至るま
で種々の複雑度の回路形態を取ることができる。
明する。第１図は上壁２１と下壁２２によつて形
成された包囲体２０を示しており、包囲体２０の
中には、保護されるべき情報を記憶する電子回路
を装着したカード又はボンド１５が設けられてい
る。壁２１，２２が平坦であれば、包囲体２０を
完成するためには側壁が必要であるが、壁２１，
２２は平坦である必要はなく、従つて側壁は必須
ではない。電子回路はコネクタ１６に結合されて
おり、従つて情報又はその誘導体は外界と通信で
きる。本発明の目的は、カード１５に含まれてい
る情報が他のどのような手段によつてもアクセス
不可能にすることである。電子回路は、簡単な装
置例えば数段のシフト・レジスタ及び関連論理回
路から一層複雑な装置例えばマイクロコンピユー
タ又はメイン・フレーム・コンピユータに至るま
で種々の複雑度の回路形態を取ることができる。
本発明の最終目標の１つは、カード１５を包囲
体２０から取出して、このカードの記憶情報に対
してアクセスすることができないようにすること
である。即ち、カード包囲体２０から物理的に取
出すことは可能かも知れないが、カードを包囲体
２０から取出した時は、カードの中には、侵入者
が求めようとした情報が、少なくとも使用可能な
形では、含まれていないようにする。
体２０から取出して、このカードの記憶情報に対
してアクセスすることができないようにすること
である。即ち、カード包囲体２０から物理的に取
出すことは可能かも知れないが、カードを包囲体
２０から取出した時は、カードの中には、侵入者
が求めようとした情報が、少なくとも使用可能な
形では、含まれていないようにする。
本発明の一実施例によると、包囲体２０は包囲
体２０の体積の大部分を満たすか又は少なくとも
これを実質的に取囲むように複雑な通路をたどる
１つ以上の導体を含む。包囲体２０の体積内の導
体は感知手段として用いられる。導体の密度を十
分に高くし、導体自体を十分に脆弱にすることに
より、体積内への何らかの物体の侵入は導体間の
短絡又は導体の開放を生じることになる。導体は
比較的脆弱であるのが好ましいが、侵入がない時
に装置の完全性を保証ため、導体を支持するため
の手段が設けられる。支持材は侵入時の開放又は
短絡発生の可能性を高め且つ侵入がない時は完全
性を維持するように選択される。加えて、本発明
の最終目標の１つは、感知手段の特性と似た特性
を有する電子装置を作つて、この装置を感知手段
のある領域と置換し、置換した感知手段の領域を
除去してその下側の回路にアクセスし、その中に
含まれる情報を取出したりコピーしたり又は変更
したりしようとする試みを防止することである。
体２０の体積の大部分を満たすか又は少なくとも
これを実質的に取囲むように複雑な通路をたどる
１つ以上の導体を含む。包囲体２０の体積内の導
体は感知手段として用いられる。導体の密度を十
分に高くし、導体自体を十分に脆弱にすることに
より、体積内への何らかの物体の侵入は導体間の
短絡又は導体の開放を生じることになる。導体は
比較的脆弱であるのが好ましいが、侵入がない時
に装置の完全性を保証ため、導体を支持するため
の手段が設けられる。支持材は侵入時の開放又は
短絡発生の可能性を高め且つ侵入がない時は完全
性を維持するように選択される。加えて、本発明
の最終目標の１つは、感知手段の特性と似た特性
を有する電子装置を作つて、この装置を感知手段
のある領域と置換し、置換した感知手段の領域を
除去してその下側の回路にアクセスし、その中に
含まれる情報を取出したりコピーしたり又は変更
したりしようとする試みを防止することである。
安価な実施例の場合、包囲体体積はエポキシ・
ガラスでよい上側カード２１及び下側カード２２
によつて包囲される。エポキシ・ガラス・カード
２１，２２は内側表面（カード１５の側の表面）
に（標準のエツチング・プロセスによつて形成さ
れた）微細な導電線のパターンを有する。カード
２１，２２間の満たされていないスペースは次に
黒色のシリコーン充填材（又は他の同様の材料）
で満たされる。カード２１，２２の外表面には、
保護されるべきカード及びカード内面の導線に対
してシールド作用を与える連続した銅（又は他の
導電体）の被覆が形成される。この導被覆はＸ線
を用いた内部構造検査を困難にする働きも有す
る。この感知構成は、保護されるべき情報を含む
回路及び情報の維持を制御する回路を含むカード
１５と電気的に相互接続される。このような電気
的接続は、保護カード２１，２２の内側に配置さ
れカード１５に向けて突出した複数の金属ピンに
よつて与えることができる。これらのピンは製造
期間に保護カードのための機械的支持を与えると
共に、導電線を破壊せずにカードを取出すことが
できいないようにし、そして何らかの保護対策機
能を起動する物理的安全保護を与える。
ガラスでよい上側カード２１及び下側カード２２
によつて包囲される。エポキシ・ガラス・カード
２１，２２は内側表面（カード１５の側の表面）
に（標準のエツチング・プロセスによつて形成さ
れた）微細な導電線のパターンを有する。カード
２１，２２間の満たされていないスペースは次に
黒色のシリコーン充填材（又は他の同様の材料）
で満たされる。カード２１，２２の外表面には、
保護されるべきカード及びカード内面の導線に対
してシールド作用を与える連続した銅（又は他の
導電体）の被覆が形成される。この導被覆はＸ線
を用いた内部構造検査を困難にする働きも有す
る。この感知構成は、保護されるべき情報を含む
回路及び情報の維持を制御する回路を含むカード
１５と電気的に相互接続される。このような電気
的接続は、保護カード２１，２２の内側に配置さ
れカード１５に向けて突出した複数の金属ピンに
よつて与えることができる。これらのピンは製造
期間に保護カードのための機械的支持を与えると
共に、導電線を破壊せずにカードを取出すことが
できいないようにし、そして何らかの保護対策機
能を起動する物理的安全保護を与える。
第２図は、複数の電子回路１５１〜１５３を支
持しているボンド又はカード１５を示している。
カード１５の両側にはカード２１，２２が配置さ
れ包囲体を形成している。カード２１，２２はカ
ード１５を実質的に包囲している。カード２１，
２２の外面は銅のような導電性被覆２１０，２２
０を有する。カード２１，２２の内面には微細な
導体パターン２１５，２２５が付着されている。
導体パターン２１５，２２５とカード１５上の回
路を相互接続するピン２１６，２２６が選択的に
配置されている。この実施例において、カード２
１，２２上の導体パターンは複雑な通路をたどつ
て設けられており、そして保護されるべき回路１
５１〜１５３を含む体積部分を実質的に包囲して
いる。
持しているボンド又はカード１５を示している。
カード１５の両側にはカード２１，２２が配置さ
れ包囲体を形成している。カード２１，２２はカ
ード１５を実質的に包囲している。カード２１，
２２の外面は銅のような導電性被覆２１０，２２
０を有する。カード２１，２２の内面には微細な
導体パターン２１５，２２５が付着されている。
導体パターン２１５，２２５とカード１５上の回
路を相互接続するピン２１６，２２６が選択的に
配置されている。この実施例において、カード２
１，２２上の導体パターンは複雑な通路をたどつ
て設けられており、そして保護されるべき回路１
５１〜１５３を含む体積部分を実質的に包囲して
いる。
本発明の実施例によると、プリント回路導体２
１５，２２５及び関連ピン２１６，２２６はメモ
リ・チツプ１５１，１５２などに電力を供給せ
ず、代わりに、RAMチツプへの電力供給を制御
するのに用いられる。この実施例では、導体パタ
ーン２１５，２２５は感知電流を通されるか又は
通されないいくつかの隔離された通路に分割され
る。これらの通路のすべてが一度に使われる必要
はなく、実際に使用される通路パターンは、この
目的でつくられそして例えばカード１５上に支持
される回路によつて動的に選択できる。この回路
の例は第３図に示されている。もし実際に電流を
運ぶ感知電流供給回路のパターンが電力制御回路
（第３図の選択回路及び分配回路）によつて設定
されたパターンと一致しなければ、回路は電力を
遮断し、RAMチツプの記憶内容を破壊する。
１５，２２５及び関連ピン２１６，２２６はメモ
リ・チツプ１５１，１５２などに電力を供給せ
ず、代わりに、RAMチツプへの電力供給を制御
するのに用いられる。この実施例では、導体パタ
ーン２１５，２２５は感知電流を通されるか又は
通されないいくつかの隔離された通路に分割され
る。これらの通路のすべてが一度に使われる必要
はなく、実際に使用される通路パターンは、この
目的でつくられそして例えばカード１５上に支持
される回路によつて動的に選択できる。この回路
の例は第３図に示されている。もし実際に電流を
運ぶ感知電流供給回路のパターンが電力制御回路
（第３図の選択回路及び分配回路）によつて設定
されたパターンと一致しなければ、回路は電力を
遮断し、RAMチツプの記憶内容を破壊する。
第３図に示すように、電池３０１及び／又は他
の普通の電源３０２によりCMOS RAM１５１
および他の回路１５２へ電力が供給される。外部
電力が供給される場合に、被保護メモリ又は保護
回路の一部でない構成部品の電力ゲート２５２を
介して電力を供給するため、普通の電力感知回路
３０３が用いられる。これはシステムを使用する
ためにシステムをオンにする場合に相当する。
CMOS RAM１５１は電力ゲート２５１を有し、
これはある状態の時に関連CMOS RAM１５１
へ電力を供給する。電力ゲート２５１動作する条
件については、次に説明する。
の普通の電源３０２によりCMOS RAM１５１
および他の回路１５２へ電力が供給される。外部
電力が供給される場合に、被保護メモリ又は保護
回路の一部でない構成部品の電力ゲート２５２を
介して電力を供給するため、普通の電力感知回路
３０３が用いられる。これはシステムを使用する
ためにシステムをオンにする場合に相当する。
CMOS RAM１５１は電力ゲート２５１を有し、
これはある状態の時に関連CMOS RAM１５１
へ電力を供給する。電力ゲート２５１動作する条
件については、次に説明する。
分配回路３０４は感知線３０４−１〜３０４−
Ｎを選択的に付勢する。これらの感知線の異なる
ものは異なるパターンの導線２１５，２２５及び
関連ピン２１６，２２６によつて形成される。す
べての感知線を同時に付勢できるが、分配回路に
よれば一部の感知線のみを付勢することができ
る。付勢される感知線は時間の関数として変化す
る。分配回路３０４は、複数の感知線のうちのど
れを任意の時間に実際に付勢するかを決める選択
回路３０５によつて制御される。選択回路３０５
は様々な形で実施できる。選択回路は、時間の関
数として又は選択回路が応答することができる他
の任意のパラメータの関数として、付勢される感
知線の選択を動的に変えることができる。比較回
路３０６は２組の入力を受取る。１つの入力は選
択回路３０５の出力から得られ、これは付勢され
る分配回路の感知線パターンを識別する。各感知
線３０４−１〜３０４−ＮはR1〜RNのような感
知抵抗を含み、特定の感知線に電流が流れた時、
関連する抵抗に電圧を発生する。電流が流れない
感知線では勿論電圧は発生しない。比較回路３０
６はもう１つの入力として各感知抵抗からの入力
を受取る。比較回路３０６は、電流を流している
べきであると識別された感知線（選択回路３０５
から誘導された情報）と実際に電流を流している
感知線（抵抗で感知される電圧よつて得られる情
報）とを比較する。２つのパターンが一致する時
にのみ電力ゲート２５１は電力をRAM１５１へ
供給する。このように比較回路３０６は、電流を
流すべきすべての感知線が電流を流しており（従
つて、例えば侵入によつて導体パターンに開放回
路がつくられていないことを保証し）、また電流
を流すべきでない感知線が電流を流していないこ
と（侵入の結果、電流を流すべき、感知線と電流
を流すべきでない感知線との間に短絡が生じた
り、又は侵入者が故意に橋絡したりしていないこ
と）を判定することができる。２つのパターンが
一致しない時電力ゲート２５１はRAM１５１へ
の電力供給を遮断する。また、不一致時に起動回
路１５３を付勢して電源回路の遮断あるいは記憶
の消去又は電子回路の破壊を開始することができ
る。
Ｎを選択的に付勢する。これらの感知線の異なる
ものは異なるパターンの導線２１５，２２５及び
関連ピン２１６，２２６によつて形成される。す
べての感知線を同時に付勢できるが、分配回路に
よれば一部の感知線のみを付勢することができ
る。付勢される感知線は時間の関数として変化す
る。分配回路３０４は、複数の感知線のうちのど
れを任意の時間に実際に付勢するかを決める選択
回路３０５によつて制御される。選択回路３０５
は様々な形で実施できる。選択回路は、時間の関
数として又は選択回路が応答することができる他
の任意のパラメータの関数として、付勢される感
知線の選択を動的に変えることができる。比較回
路３０６は２組の入力を受取る。１つの入力は選
択回路３０５の出力から得られ、これは付勢され
る分配回路の感知線パターンを識別する。各感知
線３０４−１〜３０４−ＮはR1〜RNのような感
知抵抗を含み、特定の感知線に電流が流れた時、
関連する抵抗に電圧を発生する。電流が流れない
感知線では勿論電圧は発生しない。比較回路３０
６はもう１つの入力として各感知抵抗からの入力
を受取る。比較回路３０６は、電流を流している
べきであると識別された感知線（選択回路３０５
から誘導された情報）と実際に電流を流している
感知線（抵抗で感知される電圧よつて得られる情
報）とを比較する。２つのパターンが一致する時
にのみ電力ゲート２５１は電力をRAM１５１へ
供給する。このように比較回路３０６は、電流を
流すべきすべての感知線が電流を流しており（従
つて、例えば侵入によつて導体パターンに開放回
路がつくられていないことを保証し）、また電流
を流すべきでない感知線が電流を流していないこ
と（侵入の結果、電流を流すべき、感知線と電流
を流すべきでない感知線との間に短絡が生じた
り、又は侵入者が故意に橋絡したりしていないこ
と）を判定することができる。２つのパターンが
一致しない時電力ゲート２５１はRAM１５１へ
の電力供給を遮断する。また、不一致時に起動回
路１５３を付勢して電源回路の遮断あるいは記憶
の消去又は電子回路の破壊を開始することができ
る。
第３図の装置は付勢される電流通路感知パター
ンと付勢されない電流通路感知パターンを動的に
変える選択回路３０５を含む。より簡単な実施例
では、個々のパツケージが異なる選択回路３０５
を持つことができる。従つて、第１のパツケージ
では、第１の選択回路３０５が第１のパターンの
付勢／滅勢通路を持ち、第２のパツケージでは、
第２の選択回路３０５が異なる第２のパターンの
付勢／滅勢通路を持つようにすることができる。
任意のパツケージでは付勢される通路と付勢され
ない通路のパターンは一定であるが、あるパツケ
ージに侵入しようとした時に得た情報を使つて別
のパツケージに侵入することはできない。同じ電
流通路パターンを有するパツケージが何千とあつ
たとしても、通路パターンは種々に変えることが
できるから、この方法でも十分な不正防止効果を
得ることができる。
ンと付勢されない電流通路感知パターンを動的に
変える選択回路３０５を含む。より簡単な実施例
では、個々のパツケージが異なる選択回路３０５
を持つことができる。従つて、第１のパツケージ
では、第１の選択回路３０５が第１のパターンの
付勢／滅勢通路を持ち、第２のパツケージでは、
第２の選択回路３０５が異なる第２のパターンの
付勢／滅勢通路を持つようにすることができる。
任意のパツケージでは付勢される通路と付勢され
ない通路のパターンは一定であるが、あるパツケ
ージに侵入しようとした時に得た情報を使つて別
のパツケージに侵入することはできない。同じ電
流通路パターンを有するパツケージが何千とあつ
たとしても、通路パターンは種々に変えることが
できるから、この方法でも十分な不正防止効果を
得ることができる。
第４図及び第５図は、分配及び感知のための代
替構成を示している。第４図は１対のスイツチ・
バンク４２０，４４０により、感知線４６２，４
６４，４６６，４６８の位置を制御する回路を示
している。スイツチ・バンク内のスイツチ４２２
〜４２８，４４２〜４４８の位置は選択発生器４
８０によつて制御される。実際の例では、スイツ
チはCMOSアナログ・ゲートのような電子装置
であり、選択発生器はスイツチ位置を制御するす
べての選択が有効な感知パターンを与えるように
設計される。これはすべての有用な感知パターン
を記録するか又はアルゴリズムで発生することに
よつて行なうことができる。いずれの場合でもこ
のような発生方法はデイジタル設計の熟練者には
明らかなことである。感知線を効果的なパターン
で接続した場合は、完全な回路が形成され、電流
源４１０からの電流が内部ジヤンパ４１２、負荷
抵抗４１４及び電流検出器４１６を介して流れ
る。実際の例では４本よりも多数の感知線を使用
するこができることは勿論である。また、感知線
の長さは情報を含む回路及び関連回路を包囲する
スペースを不正操作検出部４６０で実質的に満た
しうるように選ばれることも理解されよう。更
に、種々の回路要素（電流源４１０、ジヤンパ４
１２、負荷４１４、電流検出器４１６）は、任意
の使用可能な信号源、検出器を含む様々な整合性
のある構成要素で置変することができる。
替構成を示している。第４図は１対のスイツチ・
バンク４２０，４４０により、感知線４６２，４
６４，４６６，４６８の位置を制御する回路を示
している。スイツチ・バンク内のスイツチ４２２
〜４２８，４４２〜４４８の位置は選択発生器４
８０によつて制御される。実際の例では、スイツ
チはCMOSアナログ・ゲートのような電子装置
であり、選択発生器はスイツチ位置を制御するす
べての選択が有効な感知パターンを与えるように
設計される。これはすべての有用な感知パターン
を記録するか又はアルゴリズムで発生することに
よつて行なうことができる。いずれの場合でもこ
のような発生方法はデイジタル設計の熟練者には
明らかなことである。感知線を効果的なパターン
で接続した場合は、完全な回路が形成され、電流
源４１０からの電流が内部ジヤンパ４１２、負荷
抵抗４１４及び電流検出器４１６を介して流れ
る。実際の例では４本よりも多数の感知線を使用
するこができることは勿論である。また、感知線
の長さは情報を含む回路及び関連回路を包囲する
スペースを不正操作検出部４６０で実質的に満た
しうるように選ばれることも理解されよう。更
に、種々の回路要素（電流源４１０、ジヤンパ４
１２、負荷４１４、電流検出器４１６）は、任意
の使用可能な信号源、検出器を含む様々な整合性
のある構成要素で置変することができる。
第５Ａ図〜第５Ｃ図は不正操作検出部４６０の
ある大きな部分を、これと同じ電気特性を有する
回路で置換することによつてこの部分を取外そう
とする侵入の際に起りうる状態を示している。第
５Ａ図の不正操作検出部４６０は第４図と同じく
構成されている。侵入者は導線を封入している充
填材を注意深く除去して、離れた点Ａ、Ｂ、Ｃ、
Ｄを露出させたものとしている。普通の電子技術
によれば、これらの４つの点を含む回路部分を適
当な値の外部抵抗５５で置換しうることがわか
る。侵入者は電流検出器４１６で検出できないよ
うな短い時間で第５Ｂ図のように抵抗を置換する
かも知れない。図示の電流検出器は、後述するよ
うに、長い放電時定数を有する普通の設計の１ト
ランジスタ・インバータよりなり、従つてスイツ
チ・バンクの状態変化の際の一時的電流不在が侵
入として誤解釈されて、これにより被保護情報が
消去されることはない。第５Ｃ図はスイツチ・バ
ンク４２０，４４０が状態変化（任意の時間に起
りうる）した後の回路構成を示している。この新
しい構成では外部抵抗５５は取外された検出器領
域に対する有効な置換手段として機能せず、従つ
て電流検出器の電流不在によつて侵入が検出さ
れ、これは出力線６３の状態変化によつて示され
る。
ある大きな部分を、これと同じ電気特性を有する
回路で置換することによつてこの部分を取外そう
とする侵入の際に起りうる状態を示している。第
５Ａ図の不正操作検出部４６０は第４図と同じく
構成されている。侵入者は導線を封入している充
填材を注意深く除去して、離れた点Ａ、Ｂ、Ｃ、
Ｄを露出させたものとしている。普通の電子技術
によれば、これらの４つの点を含む回路部分を適
当な値の外部抵抗５５で置換しうることがわか
る。侵入者は電流検出器４１６で検出できないよ
うな短い時間で第５Ｂ図のように抵抗を置換する
かも知れない。図示の電流検出器は、後述するよ
うに、長い放電時定数を有する普通の設計の１ト
ランジスタ・インバータよりなり、従つてスイツ
チ・バンクの状態変化の際の一時的電流不在が侵
入として誤解釈されて、これにより被保護情報が
消去されることはない。第５Ｃ図はスイツチ・バ
ンク４２０，４４０が状態変化（任意の時間に起
りうる）した後の回路構成を示している。この新
しい構成では外部抵抗５５は取外された検出器領
域に対する有効な置換手段として機能せず、従つ
て電流検出器の電流不在によつて侵入が検出さ
れ、これは出力線６３の状態変化によつて示され
る。
このような置換による侵入を検出する本発明
は、侵入者に対し、時間がかかり、骨が折れ、万
が一の失敗も許されない厄介な作業を強いるとい
う効果があり、しかもこのような侵入の試みは、
不正操作検出器を適正に構成するか又は置換によ
り生じる個々の線の電気的特性の累積的変化を検
出できる普通の測定装置と共に本発明のシステム
を使用することにより防止することができる。
は、侵入者に対し、時間がかかり、骨が折れ、万
が一の失敗も許されない厄介な作業を強いるとい
う効果があり、しかもこのような侵入の試みは、
不正操作検出器を適正に構成するか又は置換によ
り生じる個々の線の電気的特性の累積的変化を検
出できる普通の測定装置と共に本発明のシステム
を使用することにより防止することができる。
電流検出器４１６いおいて、キヤパシタ５９が
充電された後にキヤパシタの両端に現れる定常状
態電位は抵抗５７及び４１４によつて形成される
分圧器、電流源４１０の電位、並びにトランジス
タ６１のエミツタ・ベース接合によつて設定され
る。この回路で用いられる構成要素の値は、この
電位が、トランジスタ６１のエミツタ・ベース接
合を介して電流を流しトランジスタ６１を強く導
通させるのに十分になるように選ばれる。電流検
出器の電圧を分割する機能に加えて、抵抗５７
は、トランジスタ６１のエミツタ・ベース接合、
キヤパシタ５９及び抵抗５７よりなるRC回路の
放電時定数が十分に長くなり、そしてスイツチ・
バンク４２０，４４０による回路の再構成の際に
電流検出器４１６が残りの回路から短時間切り離
される時でもトランジスタ６１が強く導通し続け
るように選択される。トランジスタ６１が強く導
通した状態にある結果として、コレクタに接続さ
れた状態出力端子６３の電位は大地電位に近ず
く。この回路を普通のTTL論理回路に接続すれ
ば、出力端子の状態は、論理回路により論理レベ
ル“０”として解釈される。この状態出力を用い
る回路はこのレベルを、無不正操作状態を示すも
のとして解釈する。第５Ｃ図のように、回路の流
れる電流がスイツチング時間よりも長い間遮断さ
れると、キヤパシタ５９の放電のため、トランジ
スタ６１を導通状態に保つのに必要な電流を供給
できなくなる。これが生じると、状態出力６３は
大地電位から離れる。この状態変化は、普通の
TTL回路により論理レベル“１”として解釈さ
れ、不正操作の検出を表わす。この回路は過電圧
状態の検出又は回路抵抗変化の検出のような他の
検出技術を含むように容易に変更できる。この回
路はこのようなシステムの動作原理を例示するた
めのものにすぎない。
充電された後にキヤパシタの両端に現れる定常状
態電位は抵抗５７及び４１４によつて形成される
分圧器、電流源４１０の電位、並びにトランジス
タ６１のエミツタ・ベース接合によつて設定され
る。この回路で用いられる構成要素の値は、この
電位が、トランジスタ６１のエミツタ・ベース接
合を介して電流を流しトランジスタ６１を強く導
通させるのに十分になるように選ばれる。電流検
出器の電圧を分割する機能に加えて、抵抗５７
は、トランジスタ６１のエミツタ・ベース接合、
キヤパシタ５９及び抵抗５７よりなるRC回路の
放電時定数が十分に長くなり、そしてスイツチ・
バンク４２０，４４０による回路の再構成の際に
電流検出器４１６が残りの回路から短時間切り離
される時でもトランジスタ６１が強く導通し続け
るように選択される。トランジスタ６１が強く導
通した状態にある結果として、コレクタに接続さ
れた状態出力端子６３の電位は大地電位に近ず
く。この回路を普通のTTL論理回路に接続すれ
ば、出力端子の状態は、論理回路により論理レベ
ル“０”として解釈される。この状態出力を用い
る回路はこのレベルを、無不正操作状態を示すも
のとして解釈する。第５Ｃ図のように、回路の流
れる電流がスイツチング時間よりも長い間遮断さ
れると、キヤパシタ５９の放電のため、トランジ
スタ６１を導通状態に保つのに必要な電流を供給
できなくなる。これが生じると、状態出力６３は
大地電位から離れる。この状態変化は、普通の
TTL回路により論理レベル“１”として解釈さ
れ、不正操作の検出を表わす。この回路は過電圧
状態の検出又は回路抵抗変化の検出のような他の
検出技術を含むように容易に変更できる。この回
路はこのようなシステムの動作原理を例示するた
めのものにすぎない。
カードの側面からプローグを挿入してカードの
安全保護を被ろうとしても、充填材３０を通して
正確にプローグを差し込むのが難しいこと並びに
その通路の長さ及び狭さの点で厳しい制限がある
ことから見て、そのようにするのは非常に難し
い。代替的には、通路部分を何らかの感知手段で
覆うこともできる。Ｘ線又は音波のような案内補
助手段を用いた位置付けするのは不可能である。
というのは、RAMはＸ線に敏感であり、またシ
リコーンを通して音波像をつくるのは難しいから
である。
安全保護を被ろうとしても、充填材３０を通して
正確にプローグを差し込むのが難しいこと並びに
その通路の長さ及び狭さの点で厳しい制限がある
ことから見て、そのようにするのは非常に難し
い。代替的には、通路部分を何らかの感知手段で
覆うこともできる。Ｘ線又は音波のような案内補
助手段を用いた位置付けするのは不可能である。
というのは、RAMはＸ線に敏感であり、またシ
リコーンを通して音波像をつくるのは難しいから
である。
テクスチヤ構造の表面に導電線を配置すること
により、機械的シリング又はプラズマ・エツチン
グが困難になる。即ち、単一の電流通路の異なる
部分が異なる水平区分に存在するようにランダム
に高さを変えて導線を配置することにより、侵入
者は機械的シリング又はプラズマ・エツチングを
利用できなくなる。
により、機械的シリング又はプラズマ・エツチン
グが困難になる。即ち、単一の電流通路の異なる
部分が異なる水平区分に存在するようにランダム
に高さを変えて導線を配置することにより、侵入
者は機械的シリング又はプラズマ・エツチングを
利用できなくなる。
電気的には同じ機能でも異なつた導体配置構造
を有するいくつかの設計を用いれば、あるカード
を分解することによつて得られる知識が他のカー
ドに対してあまり役立たないことになるから、相
当の侵入防止効果が得られる。
を有するいくつかの設計を用いれば、あるカード
を分解することによつて得られる知識が他のカー
ドに対してあまり役立たないことになるから、相
当の侵入防止効果が得られる。
Ｆ 発明の効果
本発明によれば、情報記憶領域を取囲む包囲体
の破壊又は異物の侵入を確実に検出して情報を破
壊することができるから、電子装置を破壊して情
報記憶部を取出そうとしたりプロープなどにより
情報を不正入手しようとしたりする物理的な侵入
行為から記憶情報を保護することができる。
の破壊又は異物の侵入を確実に検出して情報を破
壊することができるから、電子装置を破壊して情
報記憶部を取出そうとしたりプロープなどにより
情報を不正入手しようとしたりする物理的な侵入
行為から記憶情報を保護することができる。
第１図は、本発明によるパツケージを示す図で
ある。第２図は、第１図パツケージの断面図であ
る。第３図は、本発明の実施例の回路図である。
第４図は、分配及び感知システムの別の構成例を
示した図である。第５Ａ図、第５Ｂ図及び第５Ｃ
図は、侵入時に起りうる状態を例示した図であ
る。
ある。第２図は、第１図パツケージの断面図であ
る。第３図は、本発明の実施例の回路図である。
第４図は、分配及び感知システムの別の構成例を
示した図である。第５Ａ図、第５Ｂ図及び第５Ｃ
図は、侵入時に起りうる状態を例示した図であ
る。
Claims (1)
- 【特許請求の範囲】 １ 不正アクセスから保護されるべき記憶情報を
含む電子回路を取囲む包囲体と、該包囲体の内壁
に密間隔で印刷配線された複数の導電路及び電源
を含み電磁エネルギを電子回路の回りに分布させ
るための手段と、該エネルギの変動により電子回
路への不正アクセスを検出する手段と、該検出手
段に応答して記憶情報を破壊するための手段とを
有する記憶情報護装置であつて、 上記エネルギ分布手段は、上記導電路のうちエ
ネルギを供給すべき導電路とエネルギを供給しな
い導電路を選択するための選択回路と、該選択回
路の制御の下に選択された導電路にエネルギを分
配するための分配回路とを含んで、電磁エネルギ
分布パターンの動的な変更を行い、 上記検出手段は、導電路上のエネルギの分布パ
ターンを感知するための感知回路と、該感知回路
の出力と不正アクセスのない場合に上記感知手段
の出力として予期されるエネルギの分布パターン
とを比較するための比較回路とを含み、比較回路
の比較結果が異なるとき不正アクセスを検出する
ことを特徴とする上記記憶情報保護装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US927309 | 1978-07-24 | ||
| US92730986A | 1986-11-05 | 1986-11-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63124153A JPS63124153A (ja) | 1988-05-27 |
| JPH0575135B2 true JPH0575135B2 (ja) | 1993-10-19 |
Family
ID=25454548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62232739A Granted JPS63124153A (ja) | 1986-11-05 | 1987-09-18 | 記憶情報保護装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0268882B1 (ja) |
| JP (1) | JPS63124153A (ja) |
| DE (1) | DE3776760D1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2649817B1 (fr) * | 1989-07-13 | 1993-12-24 | Gemplus Card International | Carte a microcircuit protegee contre l'intrusion |
| US5027397A (en) * | 1989-09-12 | 1991-06-25 | International Business Machines Corporation | Data protection by detection of intrusion into electronic assemblies |
| US5072331A (en) * | 1991-04-26 | 1991-12-10 | Hughes Aircraft Company | Secure circuit structure |
| WO1995024023A1 (fr) * | 1994-03-01 | 1995-09-08 | Brand, Edith | Dispositif de fixation ou de scellement electronique |
| JP3627384B2 (ja) * | 1996-01-17 | 2005-03-09 | 富士ゼロックス株式会社 | ソフトウェアの保護機能付き情報処理装置及びソフトウェアの保護機能付き情報処理方法 |
| JP3747520B2 (ja) * | 1996-01-30 | 2006-02-22 | 富士ゼロックス株式会社 | 情報処理装置及び情報処理方法 |
| JP3440763B2 (ja) * | 1996-10-25 | 2003-08-25 | 富士ゼロックス株式会社 | 暗号化装置、復号装置、機密データ処理装置、及び情報処理装置 |
| US6594760B1 (en) | 1998-12-21 | 2003-07-15 | Pitney Bowes Inc. | System and method for suppressing conducted emissions by a cryptographic device |
| JP2001117823A (ja) | 1999-10-15 | 2001-04-27 | Fuji Xerox Co Ltd | アクセス資格認証機能付きデータ記憶装置 |
| US6766455B1 (en) | 1999-12-09 | 2004-07-20 | Pitney Bowes Inc. | System and method for preventing differential power analysis attacks (DPA) on a cryptographic device |
| DE10133855A1 (de) | 2001-07-12 | 2003-01-30 | Giesecke & Devrient Gmbh | Tragbare Datenträgeranordnung mit Sicherheitseinrichtung |
| CN100505845C (zh) * | 2004-02-05 | 2009-06-24 | 松下电器产业株式会社 | 电视接收机以及电子设备装置 |
| WO2008129814A1 (ja) * | 2007-04-06 | 2008-10-30 | Nakagawa Insatsujyo Inc. | Ｕｓｂキー |
| WO2013072897A2 (en) * | 2011-11-18 | 2013-05-23 | Tubitak | Active shield with electrically configurable interconnections |
| JP6690238B2 (ja) | 2015-12-28 | 2020-04-28 | 富士通株式会社 | 電子回路、及び外的作用検出用ラッチ回路 |
| US10740499B2 (en) | 2018-03-12 | 2020-08-11 | Nuvoton Technology Corporation | Active shield portion serving as serial keypad |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2224937C2 (de) * | 1972-05-23 | 1983-04-14 | Gretag AG, 8105 Regensdorf, Zürich | Einrichtung zur Prüfung der Gültigkeit von einer Mehrzahl von Benutzern der Einrichtung zugeordneten Datenträgern |
| CH640971A5 (en) * | 1979-06-28 | 1984-01-31 | Kurt Ehrat | Mobile data container secured against unauthorised access |
| US4471163A (en) * | 1981-10-05 | 1984-09-11 | Donald Thomas C | Software protection system |
| DE3247260A1 (de) * | 1982-12-21 | 1984-06-28 | Philipp Scherer GmbH & Co, 5400 Koblenz | Vorrichtung zur sicherung der waende von tresorraeumen |
| WO1984004614A1 (en) * | 1983-05-13 | 1984-11-22 | Ira Dennis Gale | Data security device |
| EP0142013A3 (en) * | 1983-10-14 | 1988-01-20 | Gerhard Marte | Portable memory for recording, storing and reproducing data |
| DE3347483A1 (de) * | 1983-12-29 | 1985-07-11 | GAO Gesellschaft für Automation und Organisation mbH, 8000 München | Vorrichtung zur sicherung geheimer informationen |
| JPS6230109Y2 (ja) * | 1984-12-31 | 1987-08-03 | ||
| GB2182467B (en) * | 1985-10-30 | 1989-10-18 | Ncr Co | Security device for stored sensitive data |
| US4860351A (en) * | 1986-11-05 | 1989-08-22 | Ibm Corporation | Tamper-resistant packaging for protection of information stored in electronic circuitry |
-
1987
- 1987-09-18 JP JP62232739A patent/JPS63124153A/ja active Granted
- 1987-11-03 DE DE8787116182T patent/DE3776760D1/de not_active Expired - Lifetime
- 1987-11-03 EP EP87116182A patent/EP0268882B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63124153A (ja) | 1988-05-27 |
| EP0268882A1 (en) | 1988-06-01 |
| EP0268882B1 (en) | 1992-02-19 |
| DE3776760D1 (de) | 1992-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5117457A (en) | Tamper resistant packaging for information protection in electronic circuitry | |
| JPH0575135B2 (ja) | ||
| US6957345B2 (en) | Tamper resistant card enclosure with improved intrusion detection circuit | |
| EP0268142B1 (en) | Tamper-resistant packaging for protection of information stored in electronic circuitry | |
| CA1288492C (en) | Method of controlling the operation of security modules | |
| EP0417447B1 (en) | Data protection by detection of intrusion into electronic assemblies | |
| US6895509B1 (en) | Tamper detection system for securing data | |
| US7898413B2 (en) | Anti-tamper protected enclosure | |
| CN103093143B (zh) | 用于阻拦对安全asic 的物理攻击的篡改检测对策 | |
| CA1297584C (en) | Security device for sensitive data | |
| Clark | Physical protection of cryptographic devices | |
| ES2678171T3 (es) | Método de protección para información de datos relativos a un dispositivo electrónico y su circuito de protección | |
| EP2158606B1 (en) | Integrated circuit protection and detection grid | |
| CN103034818B (zh) | 用于检测和阻碍对安全系统的未授权访问和恶意攻击的系统和方法 | |
| US8613111B2 (en) | Configurable integrated tamper detection circuitry | |
| US20090212945A1 (en) | Intrusion detection systems for detecting intrusion conditions with respect to electronic component enclosures | |
| BRPI0613561A2 (pt) | método de segurança para proteção de dados | |
| JP2002229857A (ja) | 可撓性保護メッシュ構造を有する不正侵入感応カプセル封止エンクロージャ | |
| WO2009036611A1 (en) | Security protection cover | |
| US20060250239A1 (en) | Security method for data protection | |
| US11805596B2 (en) | Tamper detection | |
| US7119703B2 (en) | Die anti-tampering sensor | |
| US8452989B1 (en) | Providing security to an electronic device | |
| US10216452B2 (en) | Breach detection in integrated circuits | |
| BRMU8800702Y1 (pt) | Disposição construtiva introduzida em bloco de segurança para informações e processos sigilosos armazenados em meio eletrônico |