JPH0577198B2 - - Google Patents
Info
- Publication number
- JPH0577198B2 JPH0577198B2 JP1428985A JP1428985A JPH0577198B2 JP H0577198 B2 JPH0577198 B2 JP H0577198B2 JP 1428985 A JP1428985 A JP 1428985A JP 1428985 A JP1428985 A JP 1428985A JP H0577198 B2 JPH0577198 B2 JP H0577198B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- terminals
- patterns
- holes
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 claims description 42
- 230000005405 multipole Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Landscapes
- Structure Of Printed Boards (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、バツクボード基板など平行パターン
を必要とするプリント配線基板に係り、特にパタ
ーン相互間での誘導を少くするようにしたプリン
ト配線基板に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a printed wiring board that requires parallel patterns, such as a backboard board, and particularly to a printed wiring board that reduces guidance between patterns.
〔発明の背景〕
プリント配線基板は、各種の電子部品、電気部
品を実装して電子装置、電気装置の構成に利用さ
れるほか、このような部品を実装した基板相互の
接続用などに広く使用されており、その一例を第
2図に示す。なお、このような接続用の基板はバ
ツクボード基板と呼ばれ、第2図においてはこの
バツクボード基板を1で表わしてあり、2はコネ
クタの端子、3は配線パターン、4は回路基板を
表わしている。[Background of the Invention] Printed wiring boards are used not only to mount various electronic and electrical components in the construction of electronic and electrical devices, but also to interconnect boards mounted with such components. An example is shown in Figure 2. Note that such a connection board is called a backboard board, and in Fig. 2, this backboard board is represented by 1, 2 represents the terminal of the connector, 3 represents the wiring pattern, and 4 represents the circuit board. .
バツクボード基板(以下、BB基板という)1
には図で現われていないが、回路基板4に対応し
て複数個の多極コネクタが取付けてあり、その端
子2を配線パターン3で相互に接続するようにな
つており、従つて、端子2は、多極コネクタの各
極に対応して複数個あり、全体として複数の端子
群を構成し、且つ、これら複数個の端子2は、図
示のように、直線状に配置されている。なお、回
路基板4には、必要に応じて各種の部品が搭載し
てあるのはいうまでもない。 Backboard board (hereinafter referred to as BB board) 1
Although not shown in the figure, a plurality of multi-pole connectors are attached to the circuit board 4, and the terminals 2 are connected to each other by the wiring pattern 3. There are a plurality of terminals 2 corresponding to each pole of the multi-pole connector, and the terminals 2 constitute a plurality of terminal groups as a whole, and these plurality of terminals 2 are arranged in a straight line as shown in the figure. It goes without saying that various components are mounted on the circuit board 4 as required.
ところで、このようなBB基板1を用いた実装
法は各種の制御装置などに比較的広く用いられて
いるが、このような装置では、多極コネクタの端
子2がそれぞれの回路基板4ごとに規則的に接続
される場合が多く、このため配線パターン3とし
てはほとんどが平行パターンとなつてしまう。 By the way, such a mounting method using the BB board 1 is relatively widely used in various control devices, etc., but in such devices, the terminals 2 of the multi-pole connector are arranged in a regular manner for each circuit board 4. In many cases, the wiring patterns 3 are connected parallel to each other, so that most of the wiring patterns 3 are parallel patterns.
第3図はこのような従来のBB基板1の一例を
示したもので、図中、a1〜an,b1〜bn,c
1〜cnはコネクタ端子2(第2図)を接続する
ためのスルーホール、3a,3b……3xは配線
パターン3を構成する各導体細条パターンであ
る。そして、各導体細条パターンのうち、細条パ
ターン3aは各コネクタごとの端子に対応したス
ルーホールa1同志を全て接続し、細条パターン
3bはスルーホールc1のそれぞれを全て接続し
ており、以下同様にして他の細条パターン3c〜
3xはそれぞれスルーホールa2〜an及びc2
〜cnのそれぞれを接続しており、この結果、配
線パターン3は平行パターンとなり、かつ、導体
細条パターン3bと3cなどから明らかなよう
に、各導体細条パターンの間隔は一番上のものと
一番下のものを除いてはいずれもスルーホール間
に2本通つているため、かなり狭くなり、その細
条幅もかなり狭くしなければならなくなつてい
る。 FIG. 3 shows an example of such a conventional BB board 1, and in the figure, a1 to an, b1 to bn, c
1 to cn are through holes for connecting connector terminals 2 (FIG. 2), and 3a, 3b, . . . , 3x are conductor strip patterns constituting the wiring pattern 3. Among the conductor strip patterns, the strip pattern 3a connects all the through holes a1 corresponding to the terminals of each connector, and the strip pattern 3b connects all the through holes c1. Similarly, other strip patterns 3c~
3x are through holes a2 to an and c2 respectively
As a result, the wiring pattern 3 becomes a parallel pattern, and as is clear from the conductor strip patterns 3b and 3c, the spacing between the conductor strip patterns is the same as that of the topmost one. All of them, except for the one at the bottom, have two through holes, making them quite narrow, and the width of the strips has to be made quite narrow as well.
従つて、従来のBB基板などでは、配線パター
ンのインピーダンスを低くするのが困難で、誘導
ノイズの影響を受け易いという欠点があつた。そ
して、このことは、実装状態の高密度化と回路素
子の高速化により一層大きな問題となつてきてい
る。 Therefore, conventional BB boards and the like have the disadvantage that it is difficult to lower the impedance of the wiring pattern and that they are easily affected by induced noise. This problem has become an even bigger problem due to higher density packaging and higher speed circuit elements.
一方、このような誘導ノイズの問題に対して何
らかの解決方法を与えるものとしては、例えば特
開昭56−129386号公報による提案を挙げることが
できるが、この提案されている方法では、スルー
ホールを多く必要としてコストアツプの虞れがあ
り、かつ、裏面導体層に対するパターンが多くな
つてシールドに役立つ部分の面積が充分に得られ
なくなる虞れがあるなどの問題点がある。 On the other hand, an example of a method that provides some sort of solution to the problem of induced noise is the proposal in Japanese Patent Application Laid-Open No. 129386/1986, but this proposed method does not require through-holes. There are problems such as the need for a large number of patterns, which may increase the cost, and the number of patterns for the back conductor layer, which may result in insufficient area for a portion useful for shielding.
本発明の目的は、上記した従来技術の欠点を除
き、BB基板などで平行パターンとなつた場合に
も充分に誘導ノイズを抑えることができ、高密度
化や高速化にも充分に対応し得るローコストとプ
リント配線基板を提供するにある。
The purpose of the present invention is to eliminate the drawbacks of the prior art described above, to sufficiently suppress induced noise even when a parallel pattern is formed on a BB substrate, etc., and to be able to sufficiently cope with higher density and higher speed. To provide low cost and printed wiring boards.
この目的を達成するため、本発明は、平行パタ
ーンとなるべき各導体細条パターンを1本おきに
取り出して配線パターンを2群に分割し、これら
を別ルートのパターンとした点を特徴とする。
In order to achieve this object, the present invention is characterized in that every other conductor strip pattern that should be a parallel pattern is taken out, the wiring pattern is divided into two groups, and these are used as patterns for different routes. .
以下、本発明によるプリント配線基板につい
て、図示の実施例により詳細に説明する。
EMBODIMENT OF THE INVENTION Hereinafter, the printed wiring board according to the present invention will be explained in detail with reference to illustrated embodiments.
第1図は本発明の一実施例で、BB基板1、ス
ルーホールa1〜an,b1〜bn,c1〜cn、そ
れに導体細条パターン3a,3c,3e〜3xな
どは第3図の従来例と同じである。そして、この
第1図において、5a,5b,5c……,6a,
6b,6c……は導体細条パターン、s1,s
2,s3……はスルーホールである。 FIG. 1 shows one embodiment of the present invention, and the BB substrate 1, through holes a1-an, b1-bn, c1-cn, and conductor strip patterns 3a, 3c, 3e-3x, etc. are the conventional example shown in FIG. is the same as In this FIG. 1, 5a, 5b, 5c..., 6a,
6b, 6c... are conductor strip patterns, s1, s
2, s3... are through holes.
なお、この実施例では、細条導体パターン3a
〜3xのことを第1の群の細条導体パターンと言
い、5a〜5cは第2の群の細条導体パターン、
それに6a〜6cは迂回用導体細条パターンと言
う。 Note that in this embodiment, the strip conductor pattern 3a
~3x is called the first group of strip conductor patterns, 5a to 5c are the second group of strip conductor patterns,
In addition, 6a to 6c are called detour conductor strip patterns.
また、この実施例では、後述するように、BB
基板1とし表面と裏面に2層の導体層を有する、
いわゆる両面基板が用いられており、第1の群の
細条導体パターン3a〜3xと、第2の群の細条
導体パターン5a〜5cは、表面の導体層(第1
の導体層)により形成され、迂回用導体細条パタ
ーン6a〜6cは裏面の導体層(第2の導体層)
により形成されている。 In addition, in this example, as described later, BB
A substrate 1 having two conductor layers on the front and back sides,
A so-called double-sided substrate is used, and the first group of striped conductor patterns 3a to 3x and the second group of striped conductor patterns 5a to 5c have a surface conductor layer (first
The detour conductor strip patterns 6a to 6c are formed by the conductor layer (second conductor layer) on the back side.
It is formed by
導体細条パターン5a,5b,5c……は、そ
れぞれの多極コネクタの端子2に対応して設けて
あるスルーホールa1〜an,b1〜bn,c1〜
cnの下側にあるスペース部に形成されていて、
スルーホールs2,s4,s6……によつて導体
細条パターン6a,6b,6c……に接続されて
いる。 The conductor strip patterns 5a, 5b, 5c... are through holes a1~an, b1~bn, c1~ provided corresponding to the terminals 2 of the respective multipolar connectors.
It is formed in the space below the cn,
It is connected to the conductor strip patterns 6a, 6b, 6c, . . . by through holes s2, s4, s6, .
導体細条パターン6a,6b,6c……は、
BB基板1の導体細条パターン3a,3c,3e
〜3x及び5a,5b,5c……が形成されてい
る面とは異なつた面(例えば表面に対して裏面)
に形成され、上側のスルーホールs1,s3,s
5……と下側のスルーホールs2,s4,s6…
…とを接続するように形成されている。 The conductor strip patterns 6a, 6b, 6c... are
Conductor strip patterns 3a, 3c, 3e on BB board 1
〜3x and a surface different from the surface on which 5a, 5b, 5c... are formed (for example, the back surface compared to the front surface)
are formed in the upper through holes s1, s3, s
5... and the lower through holes s2, s4, s6...
It is formed to connect...
上側のスルーホールs1,s3,s5……は、
それぞれ各コネクタの端子に対応して設けてある
スルーホールのうち、図で右側に並んでいる方の
スルーホールc1〜cnのうちの所定のものに対
して裏面の導体細条パターン6a,6b,6c…
…を接続する働きをしている。 The upper through holes s1, s3, s5... are
Among the through holes provided corresponding to the terminals of each connector, conductive strip patterns 6a, 6b, 6c...
It functions to connect...
この結果、各コネクタの端子に対応して設けら
れているスルーホールのうち、図の右側に並んで
配設してあるスルーホールc1〜cnのうちの所
定のものは、導体細条パターン6a,6b,6c
……と5a,5b,5c……によつて相互に接続
されることになる。 As a result, among the through holes provided corresponding to the terminals of each connector, predetermined ones of the through holes c1 to cn arranged side by side on the right side of the figure are connected to the conductor strip pattern 6a, 6b, 6c
. . . and 5a, 5b, 5c, . . . .
一方、各コネクタの端子に対応するスルーホー
ルa1〜anは、第3図の従来例の場合と同様に、
平行パターンとなつている導体細条パターン3
a,3c,3e〜3xによつてそのまま相互の接
続されている。 On the other hand, the through holes a1 to an corresponding to the terminals of each connector are as in the case of the conventional example shown in FIG.
Conductor strip pattern 3 in parallel pattern
They are directly connected to each other by a, 3c, 3e to 3x.
従つて、この実施例によれば、各コネクタの端
子相互間を接続するための、複数の互に平行にな
つた導体細条パターンのうちの所定のものが、順
次一つおきに取り出された上で別の径路として形
成されている導体細条パターンによつて接続され
ることになり、平行になつた配線パターンの各導
体細条パターン相互間の間隔を従来例に比して2
倍にすることができ、その分、導体部分を広いパ
ターンにでき、インピーダンスの上昇を抑え、誘
導ノイズを少くすることができる。 Therefore, according to this embodiment, every other predetermined conductor strip pattern is sequentially taken out of a plurality of parallel conductor strip patterns for connecting the terminals of each connector. The spacing between each conductor strip pattern of the parallel wiring patterns is 2 times larger than that of the conventional example.
The conductor portion can be made into a wider pattern, suppressing the increase in impedance, and reducing induced noise.
なお、以上の実施例では、BB基板1として表
面と裏面に導体層を有する、いわゆる両面基板を
用いていたが、本発明はこれに限らず、導体層を
3層以上有する、いわゆる多層基板によつても実
施可能なことはいうまでもない。 In the above embodiments, a so-called double-sided board having a conductor layer on the front and back sides was used as the BB board 1, but the present invention is not limited to this, and can be applied to a so-called multilayer board having three or more conductor layers. Needless to say, it is still possible to implement it.
また、本発明はBB基板に限らず、平行パター
ンを有するプリント配線基板ならどのようなもの
にでも適用可能なことは言うまでもない。 Furthermore, it goes without saying that the present invention is applicable not only to BB boards but also to any printed wiring boards having parallel patterns.
以上説明したように、本発明によれば、平行パ
ターンとなつている導体細条パターンの間隔を充
分に広くとることができるから、従来技術の欠点
を除き、高密度化や高速化に対応したバツクボー
ド基板などに適用しても充分に誘導ノイズを低減
させることができ、電気的特性の改善と信頼性の
向上が得られ、かつ製造上の歩留り向上をも得る
ことができるプリント配線基板をローコストで容
易に提供することができる。
As explained above, according to the present invention, the spacing between the parallel conductor strip patterns can be sufficiently widened, thereby eliminating the drawbacks of the prior art and making it possible to cope with higher density and higher speed. A low-cost printed wiring board that can sufficiently reduce induced noise even when applied to backboards, improve electrical characteristics and reliability, and improve manufacturing yield. can be easily provided.
第1図は本発明によるプリント配線基板の一実
施例を示す正面図、第2図はバツクボード基板の
一例を示す斜視図、第3図はプリント配線基板の
従来例を示す正面図である。
1……バツクボード基板、2……多極コネクタ
の端子、3……配線パターン、4……回路基板、
3a,3c,3e〜3x,5a,5b,5c,6
a,6b,6c……導体細条パターン、a1〜
an,b1〜bn,c1〜cn……多極コネクタ端子
用スルーホール、s1〜s6……スルーホール。
FIG. 1 is a front view showing an embodiment of a printed wiring board according to the present invention, FIG. 2 is a perspective view showing an example of a backboard board, and FIG. 3 is a front view showing a conventional example of a printed wiring board. 1...Backboard board, 2...Multi-pole connector terminal, 3...Wiring pattern, 4...Circuit board,
3a, 3c, 3e-3x, 5a, 5b, 5c, 6
a, 6b, 6c...conductor strip pattern, a1~
an, b1~bn, c1~cn...Through holes for multi-pole connector terminals, s1~s6...Through holes.
Claims (1)
配線パターンにより、これらの配線パターンと直
角方向に並んだ複数の端子からなる複数の接続端
子群の対応する端子間を相互に並列接続したプリ
ント配線基板において、少なくとも第1と第2の
2層の導体層を有する配線基板を用いると共に、
上記導体細条の少なくとも一部を順次1本おきに
区分けして第1と第2の群とし、これら第1と第
2の群の導体細条をそれぞれ上記第1の導体層に
より上記配線基板の異なつた位置に形成し、上記
第1の群の導体細条は上記端子に直接接続され、
上記第2の群の細条導体は上記第2の導体層によ
り形成した迂回用導体細条を介して上記端子に接
続されるように構成したことを特徴とするプリン
ト配線基板。 2 特許請求の範囲第1項において、上記接続端
子群が、直線状に配置された複数の端子からなる
端子列を少なくとも2列有することを特徴とする
プリント配線基板。[Claims] 1. A wiring pattern consisting of a plurality of conductor strips arranged in parallel connects corresponding terminals of a plurality of connection terminal groups consisting of a plurality of terminals arranged perpendicularly to these wiring patterns. In the printed wiring boards connected in parallel to each other, a wiring board having at least two conductor layers, a first and a second layer, is used, and
At least a portion of the conductor strips are sequentially divided into first and second groups, and the first and second groups of conductor strips are respectively connected to the wiring board by the first conductor layer. formed at different locations, the first group of conductor strips being directly connected to the terminals;
A printed wiring board characterized in that said second group of strip conductors is configured to be connected to said terminal via a detour conductor strip formed by said second conductor layer. 2. The printed wiring board according to claim 1, wherein the connection terminal group has at least two terminal rows each consisting of a plurality of linearly arranged terminals.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1428985A JPS61174798A (en) | 1985-01-30 | 1985-01-30 | printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1428985A JPS61174798A (en) | 1985-01-30 | 1985-01-30 | printed wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61174798A JPS61174798A (en) | 1986-08-06 |
| JPH0577198B2 true JPH0577198B2 (en) | 1993-10-26 |
Family
ID=11856935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1428985A Granted JPS61174798A (en) | 1985-01-30 | 1985-01-30 | printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61174798A (en) |
-
1985
- 1985-01-30 JP JP1428985A patent/JPS61174798A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61174798A (en) | 1986-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4861272A (en) | Impedance controlled connector interface | |
| US4902236A (en) | Flex circuit and cable assembly | |
| JP3111053B2 (en) | Multilayer circuit board with primary and secondary through holes | |
| JPS60500111A (en) | semiconductor chip package | |
| US6011695A (en) | External bus interface printed circuit board routing for a ball grid array integrated circuit package | |
| JPH10303562A (en) | Printed wiring board | |
| US5397861A (en) | Electrical interconnection board | |
| EP1075026A2 (en) | Multilayer circuit board layout | |
| CA1047637A (en) | Multi-layer panel board with single-in-line package for high speed switching logic | |
| JPS61131498A (en) | Wiring structure of termination circuit | |
| JPH0577198B2 (en) | ||
| JPS62155585A (en) | Electronic equipment | |
| JP2002124742A (en) | Printed wiring boards, connecting parts, and electronic devices | |
| JPH0138920Y2 (en) | ||
| KR950008236B1 (en) | Jumper Chip Array and Manufacturing Method | |
| JP2614034B2 (en) | Printed wiring board | |
| JPH03233991A (en) | Printed board | |
| JPS582091A (en) | Printed circuit board | |
| JPH0462775A (en) | Surface mount electronic parts | |
| JP2568044Y2 (en) | Electronic components | |
| JPH05315759A (en) | Wiring structure for multilayer printed circuit board | |
| JPS62265797A (en) | Backboard structure | |
| JPH114052A (en) | Printed wiring board | |
| JPH0230078A (en) | Multielectrode connector for printed board | |
| JPH03147397A (en) | Signal pattern arranging structure for board |