Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0577290B2 - - Google Patents
[go: Go Back, main page]

JPH0577290B2 - - Google Patents

Info

Publication number
JPH0577290B2
JPH0577290B2 JP61048462A JP4846286A JPH0577290B2 JP H0577290 B2 JPH0577290 B2 JP H0577290B2 JP 61048462 A JP61048462 A JP 61048462A JP 4846286 A JP4846286 A JP 4846286A JP H0577290 B2 JPH0577290 B2 JP H0577290B2
Authority
JP
Japan
Prior art keywords
film
metal
tungsten
opening
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61048462A
Other languages
Japanese (ja)
Other versions
JPS62206852A (en
Inventor
Kyoichi Suguro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP61048462A priority Critical patent/JPS62206852A/en
Publication of JPS62206852A publication Critical patent/JPS62206852A/en
Publication of JPH0577290B2 publication Critical patent/JPH0577290B2/ja
Granted legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/30Hydrogen technology
    • Y02E60/50Fuel cells

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は半導体装置の製造方法に係わり、特に
配線の接続部をタングステン等の金属膜で埋め込
んた半導体装置の製造方法に関する。
[Detailed Description of the Invention] [Object of the Invention] (Industrial Field of Application) The present invention relates to a method of manufacturing a semiconductor device, and particularly relates to a method of manufacturing a semiconductor device in which interconnection connections are embedded with a metal film such as tungsten. .

(従来の技術) 従来、半導体装置において、例えば上下層の配
線をつなげる接続部にスルーホールを形成し、こ
のスルーホールをタングステン等の導電性材料で
埋込む方法が採用されている。この方法を第4図
を参照して説明する。つまり、基板20に形成し
たN+又はP+シリコン配線層21上に絶縁膜とし
て例えばSiO2膜22を形成し、通常のフオトリ
ソグラフイーと反応性イオンエツチングを用いて
前記SiO2膜22に開孔部23即ちスルーホール
を形成する(第4図a)。しかる後、減圧した
CVD装置内にて六フツ化タングステン(WF6
を用いてシリコン層21上にタングステン膜24
を成長させる(第4図b)。
(Prior Art) Conventionally, in semiconductor devices, a method has been adopted in which, for example, a through hole is formed in a connection portion connecting upper and lower wiring layers, and the through hole is filled with a conductive material such as tungsten. This method will be explained with reference to FIG. That is, for example, a SiO 2 film 22 is formed as an insulating film on an N + or P + silicon wiring layer 21 formed on a substrate 20, and an opening is formed in the SiO 2 film 22 using ordinary photolithography and reactive ion etching. A hole 23, that is, a through hole is formed (FIG. 4a). After that, the pressure was reduced
Tungsten hexafluoride (WF 6 ) in CVD equipment
A tungsten film 24 is formed on the silicon layer 21 using
(Figure 4b).

シリコンが六フツ化タングステンと反応して前
記タングステン膜24が一定膜厚になつた後はシ
リコンとの反応はおこらないので六フツ化タング
ステンに水素(H2)ガスを添加することにより
前記タングステン膜24上に更にタングステンを
成長させ、第4図cに示す如く、タングステン層
24aを形成していく。
After silicon reacts with tungsten hexafluoride and the tungsten film 24 reaches a certain thickness, no reaction with silicon occurs, so by adding hydrogen (H 2 ) gas to tungsten hexafluoride, the tungsten film 24 Tungsten is further grown on 24 to form a tungsten layer 24a as shown in FIG. 4c.

この方法によるとタングステン層24aはその
厚さが0.5μm程度までは選択的にシリコン配線2
1上に堆積させることは可能であるが、それ以上
になるとSiO2膜22上においてタングステンの
核形成及びそれに続く成長が起こりやすく、選択
性を保持できなくなるという問題があつた。
According to this method, the tungsten layer 24a is selectively applied to the silicon wiring 24a up to a thickness of about 0.5 μm.
Although it is possible to deposit the tungsten on the SiO 2 film 22 above that point, there is a problem that nucleation and subsequent growth of tungsten tends to occur on the SiO 2 film 22, making it impossible to maintain selectivity.

上記問題点を克服すべく方法として、第5図に
示すものがある。即ち、第5図aに示すように基
板30の上に酸化膜31を被着した後、前記基板
30の一部を露出するように所望の開孔部35を
設ける。次にLPCVD法により第5図bのように
タングステン膜32を形成した後、第5図cに示
すように平坦化材料としてフオトレジスト34を
塗布して乾燥後、フオトレジスト34とタングス
テン膜32が同程度のエツチング速度となる条件
で反応性イオンエツチングを行ない第5図dに示
すように所望の開孔部35にのみタングステン膜
32aを埋込む方法が考えられている。この方法
によれば、選択的埋込みを行なうことができる
が、開孔部35を埋めるためには、開孔部35の
サイズの半分以上の厚みのタングステン膜32被
着する必要がある。しかし、直径1μm以上の開
孔部35即ちタングステン膜32の厚みが0.5μm
以上では、第5図cに示すように顕著に空洞33
ができて、膜のはがれが起こりやすくなる。膜は
がれは、レジスト34塗布時レジストの厚みの不
均一性を生じせしめるので第5図dのように酸化
膜31の表面に凹凸が生じ平坦化ができない。又
開孔部35においても酸化膜31とタングステン
膜32aの密着性が悪いと、その間に〓ができ電
気的接触が悪くなつたり、水分や酸におかされた
りして信頼性に問題が生じる。更に、膜はがれが
ひどい場合には、開孔部35に埋込まれたタング
ステン膜32aも同時にはがれこのような状態に
なると1チツプ上に形成される多数の開孔部35
にタングステンを埋込むことができなくなる。
There is a method shown in FIG. 5 to overcome the above problems. That is, as shown in FIG. 5a, after an oxide film 31 is deposited on a substrate 30, a desired opening 35 is provided to expose a portion of the substrate 30. Next, after forming a tungsten film 32 by the LPCVD method as shown in FIG. 5b, a photoresist 34 is applied as a planarizing material as shown in FIG. 5c, and after drying, the photoresist 34 and the tungsten film 32 are A method has been considered in which reactive ion etching is performed under conditions that provide a similar etching rate, and the tungsten film 32a is buried only in desired openings 35, as shown in FIG. 5d. According to this method, selective filling can be performed, but in order to fill the opening 35, it is necessary to deposit the tungsten film 32 with a thickness that is more than half the size of the opening 35. However, the opening 35 with a diameter of 1 μm or more, that is, the thickness of the tungsten film 32 is 0.5 μm.
In the above, the cavity 33 is clearly visible as shown in FIG. 5c.
, and the film becomes more likely to peel off. The peeling of the film causes non-uniformity in the thickness of the resist when the resist 34 is applied, so that the surface of the oxide film 31 becomes uneven as shown in FIG. 5d and cannot be flattened. In addition, if the adhesion between the oxide film 31 and the tungsten film 32a is poor in the opening 35, a layer may form between them, resulting in poor electrical contact or being exposed to moisture or acid, resulting in reliability problems. Furthermore, if the film peels off severely, the tungsten film 32a embedded in the openings 35 will also peel off at the same time, resulting in a large number of openings 35 formed on one chip.
It becomes impossible to embed tungsten in the

(発明が解決しようとする問題点) 本発明は上記問題点を考慮してなされたもの
で、酸化膜等の絶縁膜に設けられたコンタクトホ
ールあるいはスルーホールのような開孔部をタン
グステン等の金属膜で埋め込む方法において、こ
の金属膜と酸化膜とのはがれを生じない半導体装
置の製造方法を提供することを目的とする。
(Problems to be Solved by the Invention) The present invention has been made in consideration of the above-mentioned problems. An object of the present invention is to provide a method for manufacturing a semiconductor device in which peeling of the metal film and oxide film does not occur in a method of embedding the metal film.

〔発明の構成〕[Structure of the invention]

(問題点を解決するための手段) 本発明は上記目的を達成するために半導体若し
くは金属表面上に絶縁膜を形成し、この絶縁膜に
前記半導体若しくは金属の一部が露出するように
開孔部を設ける工程と、次に前記絶縁膜及び開孔
部表面に半導体膜を被着し反応性イオンエツチン
グで前記開孔部の少なくとも側壁に半導体膜を残
す工程と、この残存した半導体膜を金属のフツ化
物気体と反応させてこの金属を前記開孔部内の少
なくとも側壁に堆積させる工程と、その後前記絶
縁膜と密着性の良い第1の金属膜を前記開孔部及
び絶縁膜上に被着する工程と、続いて前記第1の
金属膜の上に第2の金属膜を形成して前記開孔部
を埋め込む工程と、しかる後前記開孔部以外に存
在する前記第1及び第2の金属膜を除去する工程
とを含む半導体装置の製造方法を提供するもので
ある。
(Means for Solving the Problems) In order to achieve the above object, the present invention forms an insulating film on the surface of a semiconductor or metal, and opens a hole in the insulating film so that a part of the semiconductor or metal is exposed. Next, a step of depositing a semiconductor film on the insulating film and the surface of the opening and leaving the semiconductor film on at least the side wall of the opening by reactive ion etching, a step of reacting with a fluoride gas to deposit this metal on at least the side walls of the opening, and then depositing a first metal film having good adhesion to the insulating film over the opening and the insulating film. followed by a step of forming a second metal film on the first metal film to fill the opening, and then filling the first and second metal films existing outside the opening. The present invention provides a method for manufacturing a semiconductor device including a step of removing a metal film.

(作用) 本発明によれば前記開孔部の側壁に形成した半
導体膜に金属のフツ化物気体を作用させて金属を
堆積させた後、前記絶縁膜と密着性の良い第1の
金属膜を介して開孔部にダングステン等の第2の
金属膜を埋め込むため、開孔部内に〓間なく第1
金属膜及至第2金属膜の剥離が起こらず、しかも
開孔部内に〓間なく前記金属膜を充填させること
ができ、したがつて開孔部に埋め込んだ金属膜と
上下配線層との接触抵抗が低減化し、良好なオー
ミツク特性を示す。
(Function) According to the present invention, after a metal fluoride gas is applied to the semiconductor film formed on the side wall of the opening to deposit a metal, a first metal film having good adhesion to the insulating film is formed. In order to embed a second metal film such as dungsten into the opening through the opening, the first
Peeling of the metal film and the second metal film does not occur, and the metal film can be quickly filled into the opening, which reduces the contact resistance between the metal film embedded in the opening and the upper and lower wiring layers. is reduced, showing good ohmic properties.

更に、本発明ではその表面に金属を堆積させた
前記半導体膜の分だけ、第1金属膜、第2金属膜
の膜厚を薄くすることができるため、パターニン
グの際のエツチングを容易に行うことができる。
Furthermore, in the present invention, the thickness of the first metal film and the second metal film can be made thinner by the thickness of the semiconductor film on which metal is deposited, so that etching during patterning can be easily performed. I can do it.

(実施例) 以下、本発明による半導体装置の製造方法の実
施例について説明する。
(Example) Hereinafter, an example of the method for manufacturing a semiconductor device according to the present invention will be described.

まず本発明の第1の実施例を第1図を参照して
説明する。第1図aの如く5ΩcmのP型(100)シ
リコン基板16に形成したヒ素(As)高濃度ド
ーピング層10の上に絶縁膜として約1.2μmの
SiO2膜11を常圧CVD法で形成した後、反応性
イオンエツチング等により所望の場所に直径0.4μ
mの開孔部15を設ける。次に第1図bの如く
650℃の減圧CVD装置内において分圧0.15Torrで
水素(H2)を、分圧0.05TorrでTicl4を導入し、
約200Åの第1の金属膜であるチタン(Ti)膜1
2を被着し、続いて装置内を排気した後、基板温
度400℃、分圧0.2Torrで水素(H2)を、分圧
0.03Torrで六フツ化タングステン(WF6)を導
入し第2の金属膜であるタングステン膜13を
0.3μm堆積して開孔部15を埋め込んだ。その
後、第1図cの如く0.5μmのフオトレジスト14
を塗布し、200℃でベーキングした後、第1図d
の如くCF4とN2を用いて開孔部15以外に形成し
たダングステン膜13aを反応性イオンエツチン
グで除去し、続いて塩素(cl2)を導入し平坦部
のチタン膜12aを除去して開孔部15にのみタ
ングステン膜13b及びチタン膜12bが埋め込
まれた形状を得る。この実施例では、タングステ
ン膜13の膜はがれは見られず又上層に図示しな
いAl−Si配線をした時のシリコン基板とのコン
タクト抵抗を測定すると1×10-6Ωcm2で電流−電
圧特性は良好なオーミツク性を示した。
First, a first embodiment of the present invention will be described with reference to FIG. As shown in FIG. 1a, a layer of about 1.2 μm as an insulating film is formed on a highly doped arsenic (As) layer 10 formed on a P-type (100) silicon substrate 16 of 5 Ωcm.
After forming the SiO 2 film 11 by atmospheric pressure CVD method, it is etched at a desired location by reactive ion etching or the like with a diameter of 0.4 μm.
An opening 15 of m is provided. Next, as shown in Figure 1 b
Introducing hydrogen (H 2 ) at a partial pressure of 0.15 Torr and Ticl 4 at a partial pressure of 0.05 Torr in a reduced pressure CVD apparatus at 650 °C,
Titanium (Ti) film 1 which is the first metal film with a thickness of about 200 Å
2, and after evacuating the inside of the device, hydrogen (H 2 ) was applied at a substrate temperature of 400°C and a partial pressure of 0.2 Torr.
Tungsten hexafluoride (WF 6 ) is introduced at 0.03 Torr to form the tungsten film 13, which is the second metal film.
It was deposited to a thickness of 0.3 μm to fill the opening 15. After that, as shown in Figure 1c, a 0.5 μm photoresist 14 is applied.
After coating and baking at 200℃, Fig. 1 d
The dungsten film 13a formed outside the opening 15 is removed by reactive ion etching using CF 4 and N 2 as shown in FIG. A shape is obtained in which only the opening 15 is filled with the tungsten film 13b and the titanium film 12b. In this example, no peeling of the tungsten film 13 was observed, and when the contact resistance with the silicon substrate was measured when Al-Si wiring (not shown) was formed on the upper layer, the current-voltage characteristic was 1×10 -6 Ωcm 2 . It showed good ohmic properties.

尚、上述した実施例では、第1の金属膜として
チタン膜12を形成した例を示したが、これに代
えてタングステン−シリコン合金膜を形成するこ
ともできる。この合金膜は、上記実施例に於い
て、第1図aに示すようにSiO2膜11の所望の
場所に開孔部15を形成した後、減圧CVD装置
内において、400℃のシリコン半導体基板に分圧
0.06Torrで水素(H2)を、0.12TorrでSiH4を、
0.001Torrで六フツタングステン(WF6)を導入
し、シリコン成分が過剰なタングステン−シリコ
ン合金膜を500Å被着することにより形成される。
この後は、第1の実施例と同様に分圧0.2Torrで
水素(H2)を、0.03Torrで六フツ化タングステ
ン(WF6)を導入することにより第2の金属膜
としてタングステン膜13を0.3μm堆積する。更
にその後、第1図cの如くフオトレジスト14を
塗布し200℃で20分のベーキングした後第1図d
のように、開孔部15以外のタングステン膜13
a及びタングステン−シリコン合金膜12aを反
応性イオンエツチングで除去し、開孔部15にの
みタングステン膜13b及びタングステン−シリ
コン合金膜12bが埋め込まれた形状を得る。こ
のような工程においてもタングステン膜13の膜
はがれは見られず、又上層に図示しないAl−Si
配線をした時のシリコン基板とのコンタクト抵抗
を測定すると2〜3×10-6Ωcm2と良好なオーミツ
ク性を示した。
In the above embodiment, the titanium film 12 was formed as the first metal film, but a tungsten-silicon alloy film may be formed instead. In the above example, after forming the openings 15 at desired locations in the SiO 2 film 11 as shown in FIG. partial pressure to
Hydrogen (H 2 ) at 0.06 Torr, SiH 4 at 0.12 Torr,
It is formed by introducing 6ft tungsten (WF 6 ) at 0.001 Torr and depositing a 500 Å thick tungsten-silicon alloy film with excess silicon content.
After this, as in the first embodiment, hydrogen (H 2 ) is introduced at a partial pressure of 0.2 Torr, and tungsten hexafluoride (WF 6 ) is introduced at a partial pressure of 0.03 Torr to form the tungsten film 13 as the second metal film. Deposit 0.3μm. After that, a photoresist 14 was applied as shown in Fig. 1c, and after baking at 200°C for 20 minutes, the photoresist 14 was applied as shown in Fig. 1d.
As shown in FIG.
a and the tungsten-silicon alloy film 12a are removed by reactive ion etching to obtain a shape in which the tungsten film 13b and the tungsten-silicon alloy film 12b are embedded only in the opening 15. Even in this process, no peeling of the tungsten film 13 was observed, and Al-Si (not shown) was formed in the upper layer.
When the contact resistance with the silicon substrate after wiring was measured, it was 2 to 3 x 10 -6 Ωcm 2 , indicating good ohmic properties.

上述したように、本発明による方法を用いれば
膜はがれ及び膜はがれによるSiO2膜11の凹凸
はなく、スルーホール又はコンタクトホール等の
開孔部15にも〓はなく信頼性良く開孔部15を
埋め込むことができた。
As described above, if the method according to the present invention is used, there will be no film peeling or unevenness of the SiO 2 film 11 due to film peeling, and there will be no irregularities in the openings 15 such as through holes or contact holes, and the openings 15 can be reliably formed. was able to be embedded.

次に本発明の第2の実施例としてSiO2膜に開
孔部を形成した後、この開孔部にフツ化物気体で
反応させた金属層を形成する工程を含む製造方法
を第2図を用いて説明する。
Next, as a second embodiment of the present invention, a manufacturing method including a step of forming an opening in a SiO 2 film and then forming a metal layer reacted with fluoride gas in the opening is shown in FIG. I will explain using

まず、第2図aの如く、5ΩcmのP型(100)シ
リコン基板1にヒ素(As)を30KeVで30×1015
cm-2注入し、900℃で40分の熱処理を行ないN+
散層2を形成した後、六フツ化タングステン
(WF6)とアルゴン(Ar)を用いて基板温度400
℃、圧力0.2Torrの圧力下で〜500Åのタングス
テン配線層3を化学気相堆積法により形成する。
次に0.35Torrの圧力下でSiH4とN2Oを用いて約
1.2μmの絶縁膜としてSiO2膜11を被着して、そ
の後直径0.4μmの開孔部15を反応性イオンエツ
チング等により形成する。その後、基板1の温度
600℃で0.1μmの多結晶シリコン膜4を減圧化学
気相堆積法(CVD法)を用いて開孔部15及び
SiO2膜11上に被着する。しかる後、第2図b
の如くBBr3−cl2等の塩素系気体を用いた反応性
イオンエツチングで異方的に多結晶シリコン4を
エツチングして、開孔部15側壁にシリコン膜4
aを残す。続いて圧力0.2Torr、基板1の温度
400℃でタングステンのフツ化物気体である六フ
ツ化タングステン(WF6)とアルゴン(Ar)を
流し、前記シリコン膜4aで六フツ化タングステ
ン(WF6)を還元し、側壁部シリコン膜4aを
すべて第2図cに示す如くタングステン膜5に置
換する。0.1μmのシリコン膜4aがすべて六フツ
化タングステン(WF6)と反応すると約500Åの
タングステン膜5が形成される。
First, as shown in Figure 2a, arsenic (As) is applied to a 5Ωcm P-type (100) silicon substrate 1 at 30KeV in a 30×10 15
After implanting cm -2 and performing heat treatment at 900°C for 40 minutes to form the N + diffusion layer 2, the substrate temperature was increased to 400°C using tungsten hexafluoride (WF 6 ) and argon (Ar).
A tungsten wiring layer 3 of ~500 Å is formed by chemical vapor deposition at a temperature of 0.2 Torr.
Then use SiH 4 and N 2 O under a pressure of 0.35 Torr to approx.
A SiO 2 film 11 is deposited as an insulating film with a thickness of 1.2 μm, and then an opening 15 with a diameter of 0.4 μm is formed by reactive ion etching or the like. After that, the temperature of the substrate 1 is
A polycrystalline silicon film 4 with a thickness of 0.1 μm is deposited on the openings 15 and 4 using low pressure chemical vapor deposition (CVD) at 600°C.
It is deposited on the SiO 2 film 11. After that, Figure 2b
The polycrystalline silicon 4 is anisotropically etched by reactive ion etching using a chlorine-based gas such as BBr 3 -cl 2 as shown in FIG.
Leave a. Next, the pressure is 0.2 Torr, and the temperature of substrate 1 is
Tungsten hexafluoride (WF 6 ), which is a tungsten fluoride gas, and argon (Ar) are flowed at 400°C to reduce the tungsten hexafluoride (WF 6 ) in the silicon film 4a, and completely remove the sidewall silicon film 4a. It is replaced with a tungsten film 5 as shown in FIG. 2c. When all of the 0.1 μm silicon film 4a reacts with tungsten hexafluoride (WF 6 ), a tungsten film 5 of about 500 Å is formed.

しかる後に、第2図dに示すように減圧CVD
装置内において基板温度を400℃にして分圧
0.06Torrで水素(H2)を、0.12TorrでSiH4を、
0.001Torrで六フツ化タングステン(WF6)を導
入し、第1の金属膜である500Åのシリコン成分
過剰のタングステン−シリコン合金膜12を、続
いて分圧0.2Torrで水素(H2)を0.03Torrで六フ
ツ化タングステン(WF6)を導入して0.3μmの第
2の金属膜、ここではタングステン膜13を堆積
する。その後、平坦化としてフオトレジスト14
を塗布して200℃で20分のベーキング後、CF4
N2で開孔部15以外のタングステン膜13a及
びタングステン−シリコン合金膜12aを反応性
イオンエツチングで除去し、第2図dの如く開孔
部15にのみタングステン膜13b及びタングス
テン−シリコン合金膜12bが埋め込まれた形状
を得る。
After that, reduced pressure CVD is performed as shown in Figure 2d.
Temperature of the substrate is 400℃ inside the device and partial pressure is applied.
Hydrogen (H 2 ) at 0.06 Torr, SiH 4 at 0.12 Torr,
Tungsten hexafluoride (WF 6 ) was introduced at a pressure of 0.001 Torr, and a 500 Å tungsten-silicon alloy film 12 with an excess of silicon, which is the first metal film, was introduced, and then hydrogen (H 2 ) was introduced at a partial pressure of 0.03 Torr. Tungsten hexafluoride (WF 6 ) is introduced at Torr to deposit a 0.3 μm second metal film, here the tungsten film 13. After that, photoresist 14 is applied for planarization.
After baking at 200℃ for 20 minutes, apply CF 4 and
The tungsten film 13a and tungsten-silicon alloy film 12a other than the opening 15 are removed by reactive ion etching using N2 , and the tungsten film 13b and tungsten-silicon alloy film 12b are removed only in the opening 15 as shown in FIG. 2d. Obtain the embedded shape.

この実施例によれば第1の金属膜であるタング
ステン−シリコン合金膜12、第2の金属膜であ
るタングステン膜13の膜厚を金属膜5の膜厚分
薄くすることができるので、パターニングの際の
エツチングが容易であり、又、膜はがれ及びこの
膜はがれによるSiO2膜11の凹凸はみられず、
開孔部15にも〓は見られず、信頼性良く開孔部
15の埋め込みを行なうことができた。更に、上
層に図示しないAl−Si配線をした時のコンタク
ト抵抗を測定するとAl−Si配線とタングステン
膜13bの接触抵抗は3〜4×10-9Ωcm2、タング
ステン膜13bと下層のタングステン配線層3と
は2〜4×10-9Ωcm2、タングステン配線層3と高
濃度ヒ素(As)ドーピングシリコン層2との接
触抵抗は5×10-7Ωcm2と良好なオーミツク特性を
示した。
According to this embodiment, the thickness of the tungsten-silicon alloy film 12, which is the first metal film, and the tungsten film 13, which is the second metal film, can be made thinner by the thickness of the metal film 5. The etching process is easy, and no peeling of the film or unevenness of the SiO 2 film 11 due to the peeling of the film is observed.
No cracks were observed in the aperture 15, and the aperture 15 could be reliably filled. Furthermore, when measuring the contact resistance when an Al-Si wiring (not shown) is formed on the upper layer, the contact resistance between the Al-Si wiring and the tungsten film 13b is 3 to 4 × 10 -9 Ωcm 2 , and the contact resistance between the tungsten film 13b and the lower tungsten wiring layer is 3 to 4 × 10 -9 Ωcm 2 . The contact resistance between the tungsten wiring layer 3 and the highly concentrated arsenic (As) doped silicon layer 2 was 5×10 -7 Ωcm 2 , showing good ohmic characteristics.

尚、上述した第2の実施例において、タングス
テン配線層3を形成しない場合、即ち、N+拡散
層2上に直接SiO2膜11が形成される場合でも、
同様な効果が得られる。この場合、最終的に得ら
れる構造は第3図に示される。ここで第2図と同
一部分は同一符号で示されている。
In the second embodiment described above, even when the tungsten wiring layer 3 is not formed, that is, even when the SiO 2 film 11 is formed directly on the N + diffusion layer 2,
A similar effect can be obtained. In this case, the final structure obtained is shown in FIG. Here, the same parts as in FIG. 2 are indicated by the same symbols.

上記各実施例において、第1の金属としてチタ
ンあるいはタングステン−シリコン合金、第2の
金属としてタングステンを用いたが、本発明はこ
れらに限定されるものではなく第1の金属として
はチタン(Ti)、ジルコニウム(Zr)、ハフニウ
ム(Hf)、ニオブ(Nb)、タンタル(Ta)、及び
これらの硅化物(シリコンとの合金)、窒化物、
又はモリブデン(Mo)、タングステン(W)の硅化
物であつてもよく、第2の金属としては、タング
ステン(W)以外にモリブデン(Mo)あるいはそれ
らの硅化物であつても同様の効果が得られる。
又、第2図及び第3図に示される実施例では開孔
部15側壁に形成する金属としてタングステンを
用いたがモリブデンであつてもよい。
In each of the above examples, titanium or a tungsten-silicon alloy was used as the first metal, and tungsten was used as the second metal, but the present invention is not limited to these, and titanium (Ti) was used as the first metal. , zirconium (Zr), hafnium (Hf), niobium (Nb), tantalum (Ta), and their silicides (alloys with silicon), nitrides,
Alternatively, it may be a silicide of molybdenum (Mo) or tungsten (W), and the same effect can be obtained by using molybdenum (Mo) or silicides thereof in addition to tungsten (W) as the second metal. It will be done.
Further, in the embodiment shown in FIGS. 2 and 3, tungsten is used as the metal formed on the side wall of the opening 15, but molybdenum may also be used.

更にSiO2膜11の下層はN+あるいはP+のシリ
コン基板もしくはチタン、ジルコニウム、ハフニ
ウム、ニオブ、タンタル、クロム、モリブリン、
タングステン及びこれらの硅化物又は窒化物、あ
るいは、ニツケル、パラジウム、プラチナ及びこ
れらの硅化物、あるいはアルミニウム、銅を主成
分とする金属膜のいずれでもよい。
Furthermore, the lower layer of the SiO 2 film 11 is a N + or P + silicon substrate, titanium, zirconium, hafnium, niobium, tantalum, chromium, molybrine, etc.
Any of tungsten and silicides or nitrides thereof, nickel, palladium, platinum and silicides thereof, or a metal film mainly composed of aluminum or copper may be used.

〔発明の効果〕〔Effect of the invention〕

以上、述べてきたように本発明によれば絶縁膜
に形成したコンタクトホールあるいはスルーホー
ル等の開孔部をダングステン等の金属膜で埋め込
むに際し、この金属膜と前記絶縁膜との間にこの
絶縁膜と密着性の良い第1の金属膜を介在させる
ので金属膜のはがれが生ぜずエツチングした後も
絶縁膜表面の平坦化が保たれる。又、開孔部にも
〓は生じないので電気的接触も良好である。
As described above, according to the present invention, when filling an opening such as a contact hole or a through hole formed in an insulating film with a metal film such as dungsten, an insulating film is formed between the metal film and the insulating film. Since the first metal film having good adhesion to the film is interposed, the metal film does not peel off and the surface of the insulating film remains flat even after etching. Further, since no curvature occurs in the openings, electrical contact is also good.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す工程断面図、
第2図及び第3図は本発明の他の実施例を示す工
程断面図、第4図及び第5図は従来例を示す工程
断面図である。 1,16……シリコン基板、2,10……N+
拡散層、3……タングステン膜、4,4a……シ
リコン膜、5……タングステン膜、12,12
a,12b……第1の金属膜、13,13a,1
3b……第2の金属膜、14……フオトレジス
ト。
FIG. 1 is a process sectional view showing an embodiment of the present invention;
2 and 3 are process sectional views showing another embodiment of the present invention, and FIGS. 4 and 5 are process sectional views showing a conventional example. 1,16...Silicon substrate, 2,10...N +
Diffusion layer, 3...Tungsten film, 4, 4a...Silicon film, 5...Tungsten film, 12, 12
a, 12b...first metal film, 13, 13a, 1
3b...Second metal film, 14...Photoresist.

Claims (1)

【特許請求の範囲】 1 半導体若しくは金属表面上に絶縁膜を形成
し、この絶縁膜に前記半導体若しくは金属の一部
が露出するように開孔部を設ける工程と、次に前
記絶縁膜及び開孔部表面に半導体膜を被着し反応
性イオンエツチングで前記開孔部の少なくとも側
壁に半導体膜を残す工程と、この残存した半導体
膜を金属のフツ化物気体と反応させてこの金属を
前記開孔部内の少なくとも側壁に堆積させる工程
と、その後前記絶縁膜と密着性の良い第1の金属
膜を前記開孔部及び絶縁膜上に被着する工程と、
続いて前記第1の金属膜の上に第2の金属膜を形
成して前記開孔部を埋め込む工程と、しかる後前
記開孔部以外に存在する前記第1及び第2の金属
膜を除去する工程とを含む半導体装置の製造方
法。 2 第1の金属がチタン、ジルコニウム、ハフニ
ウム、ニオブ、タンタル、及びこれらの硅化物、
窒化物またはタングステン或はモリブデンの硅化
物のいずれかである特許請求の範囲第1項記載の
半導体装置の製造方法。 3 第2の金属がタングステンまたはモリブデン
及びこれらの硅化物のいずれかである特許請求の
範囲第1項記載の半導体装置の製造方法。 4 金属表面を形成する金属がチタン、ジルコニ
ウム、ハフニウム、ニオブ、タンタル、クロム、
モリブデン、タングステン及びこれらの硅化物又
は窒化物、或はニツケル、パラジウム、プラチナ
及びこれらの硅化物、或はアルミニウム、銅を主
成分とする金属のいずれかである特許請求の範囲
第1項記載の半導体装置の製造方法。 5 第1及び第2の金属は化学気相堆積法で被着
する特許請求の範囲第1項記載の半導体装置の製
造方法。 6 フツ化物気体を構成する金属がタングステン
又はモリブデンである特許請求の範囲第1項記載
の半導体装置の製造方法。
[Claims] 1. A step of forming an insulating film on the surface of a semiconductor or metal, and providing an opening in the insulating film so that a part of the semiconductor or metal is exposed; A step of depositing a semiconductor film on the surface of the hole and leaving the semiconductor film on at least the side wall of the hole by reactive ion etching, and reacting the remaining semiconductor film with a metal fluoride gas to remove the metal from the opening. a step of depositing it on at least the side wall in the hole, and then a step of depositing a first metal film having good adhesion to the insulating film on the aperture and the insulating film;
Subsequently, forming a second metal film on the first metal film to fill the opening, and then removing the first and second metal films existing outside the opening. A method for manufacturing a semiconductor device, comprising the step of: 2 The first metal is titanium, zirconium, hafnium, niobium, tantalum, and silicides thereof,
2. The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is made of nitride, tungsten, or molybdenum silicide. 3. The method of manufacturing a semiconductor device according to claim 1, wherein the second metal is tungsten, molybdenum, or a silicide thereof. 4 The metal forming the metal surface is titanium, zirconium, hafnium, niobium, tantalum, chromium,
The metal according to claim 1, which is any of molybdenum, tungsten, and their silicides or nitrides, or nickel, palladium, platinum, and their silicides, or a metal whose main component is aluminum or copper. A method for manufacturing a semiconductor device. 5. The method of manufacturing a semiconductor device according to claim 1, wherein the first and second metals are deposited by chemical vapor deposition. 6. The method of manufacturing a semiconductor device according to claim 1, wherein the metal constituting the fluoride gas is tungsten or molybdenum.
JP61048462A 1986-03-07 1986-03-07 Manufacture of semiconductor device Granted JPS62206852A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61048462A JPS62206852A (en) 1986-03-07 1986-03-07 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61048462A JPS62206852A (en) 1986-03-07 1986-03-07 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS62206852A JPS62206852A (en) 1987-09-11
JPH0577290B2 true JPH0577290B2 (en) 1993-10-26

Family

ID=12804033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61048462A Granted JPS62206852A (en) 1986-03-07 1986-03-07 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS62206852A (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3777538D1 (en) * 1986-11-10 1992-04-23 American Telephone & Telegraph Tungsten Metallization.
JP3017742B2 (en) * 1988-09-13 2000-03-13 ソニー株式会社 Semiconductor device
JP2543192B2 (en) * 1989-07-10 1996-10-16 松下電器産業株式会社 Semiconductor device and manufacturing method thereof
JPH03239365A (en) * 1990-02-17 1991-10-24 Takehide Shirato Semiconductor device
JP2720567B2 (en) * 1990-03-28 1998-03-04 ソニー株式会社 Method for manufacturing semiconductor device
JP3001931B2 (en) * 1990-06-06 2000-01-24 松下電子工業株式会社 Electrode wiring of semiconductor device and method of forming the same
US5250467A (en) * 1991-03-29 1993-10-05 Applied Materials, Inc. Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
JP2830540B2 (en) * 1991-10-01 1998-12-02 日本電気株式会社 Manufacturing method of multilayer wiring
JP5365577B2 (en) * 2010-05-10 2013-12-11 富士通セミコンダクター株式会社 Semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61147549A (en) * 1984-12-21 1986-07-05 Toshiba Corp Semiconductor device
JPS61248442A (en) * 1985-04-26 1986-11-05 Hitachi Ltd Fine electrode wiring for semiconductor element

Also Published As

Publication number Publication date
JPS62206852A (en) 1987-09-11

Similar Documents

Publication Publication Date Title
US5656860A (en) Wiring structure for semiconductor device and fabrication method therefor
JP2832824B2 (en) Method for forming wiring of semiconductor device
JPH06140372A (en) Method for manufacturing semiconductor device
JP3175721B2 (en) Method for manufacturing semiconductor device
US5731225A (en) Method for fabricating semiconductor device having buried contact structure
JPH0577290B2 (en)
JP3027946B2 (en) Semiconductor device and manufacturing method thereof
JPH06291084A (en) Semiconductor device and method of manufacturing a tungsten contact in a semiconductor device
JPH06283613A (en) Method for forming metallic contact of semiconductor element
JP2000058643A (en) Plug formation method
KR100221656B1 (en) Wiring forming method
JP2542617B2 (en) Method for manufacturing semiconductor device
JP2733396B2 (en) Method for manufacturing semiconductor device
JPH08139190A (en) Method for manufacturing semiconductor device
JPH0582968B2 (en)
JP4457884B2 (en) Semiconductor device
JPH053170A (en) Blanket tungsten plug formation method
JP2660072B2 (en) Contact formation method
JP2864624B2 (en) Contact embedded metal structure and method of manufacturing the same
JP2706388B2 (en) Method for manufacturing semiconductor device
JP3335417B2 (en) Method of forming tungsten thin film
JPH0562929A (en) Method for manufacturing semiconductor device
JP3191477B2 (en) Wiring structure and method of manufacturing the same
JPH03280545A (en) Wiring forming method of semiconductor device
JPH07183250A (en) Contact formation method

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term