Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0580677B2 - - Google Patents
[go: Go Back, main page]

JPH0580677B2 - - Google Patents

Info

Publication number
JPH0580677B2
JPH0580677B2 JP59057699A JP5769984A JPH0580677B2 JP H0580677 B2 JPH0580677 B2 JP H0580677B2 JP 59057699 A JP59057699 A JP 59057699A JP 5769984 A JP5769984 A JP 5769984A JP H0580677 B2 JPH0580677 B2 JP H0580677B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
insulating layer
contact
gate line
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59057699A
Other languages
Japanese (ja)
Other versions
JPS60201379A (en
Inventor
Juichi Masaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP59057699A priority Critical patent/JPS60201379A/en
Publication of JPS60201379A publication Critical patent/JPS60201379A/en
Publication of JPH0580677B2 publication Critical patent/JPH0580677B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 本発明は、液晶その他の電気光学的表示物質の
駆動回路として薄膜トランジスタアレイを用いる
表示装置における基板、およびその製造方法に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a substrate in a display device that uses a thin film transistor array as a drive circuit for a liquid crystal or other electro-optic display material, and a method for manufacturing the same.

従来、上記のような表示装置において基板上に
薄膜トランジスタを形成する場合、積層により電
界効果トランジスタを形成する為、成膜、フオト
リソ、エツチングのプロセスを繰り返す事により
完成される。この為にトランジスタの特性を決定
する要因として、各層の幾何学的位置関係が大き
く影響を与える。すなわちマスクのアライメント
精度により相互の位置精度が決定される為に、薄
膜トランジスタ作製工程に使用するマスクの枚数
が多いと特性として大きなバラツキや不良を発生
する欠点があつた。例えば半導体層をパツト状に
形成する時ゲート線巾からズレて形成された場
合、アモルフアス・シリコン半導体層において特
性劣化となる光がゲート線巾からもれて半導体層
に照射される為にトランジスタ動作に異常
(Steabler−Wrunski効果によるOFF抵抗値の低
下)をきたしてしまう。
Conventionally, when forming a thin film transistor on a substrate in a display device such as the one described above, a field effect transistor is formed by stacking layers, so the process of film formation, photolithography, and etching is repeated. For this reason, the geometrical positional relationship of each layer has a large influence on the characteristics of the transistor. That is, since the mutual positional accuracy is determined by the alignment accuracy of the masks, if a large number of masks are used in the thin film transistor manufacturing process, there is a drawback that large variations in characteristics and defects occur. For example, when a semiconductor layer is formed in a patch shape, if it is formed out of alignment with the gate line width, light that deteriorates the characteristics of the amorphous silicon semiconductor layer leaks from the gate line width and is irradiated onto the semiconductor layer, causing transistor operation. (reduction in OFF resistance value due to Steabler-Wrunski effect).

本発明の目的は、製作に際して使用マスクを減
らし、マスクアライメントを簡略化することがで
きて、容易に作製できる薄膜トランジスタ基板お
よびその製造方法を提供することである。
An object of the present invention is to provide a thin film transistor substrate that can be easily manufactured by reducing the number of masks used during manufacturing and simplifying mask alignment, and a method for manufacturing the same.

また、本発明の他の目的は、信号線でのシヨー
トを防止し歩留りを向上した表示装置用基板およ
びその製造方法を供することである。
Another object of the present invention is to provide a substrate for a display device and a method for manufacturing the same that prevents shorts in signal lines and improves yield.

本発明による薄膜トランジスタ基板は、a.絶縁
性基板、b.薄膜トランジスタのゲート端子となる
ゲート電極、該ゲート電極に接した絶縁層、該絶
縁層に接した半導体層、該半導体層の一方の端部
に接して配置したソース端子となるソース電極及
び前記半導体層の他方の端部に接して配置したド
レイン端子となるドレイン電極を有する薄膜トラ
ンジスタ、c.前記ゲート電極から延長させたゲー
ト線、d.前記ソース電極から延長させたソース
線、並びにe.前記ゲート線に接するとともに、該
ゲート線に沿つて配置した絶縁層及び該絶縁層に
接するとともに、該絶縁層に沿つて配置した半導
体層を有するものである。
The thin film transistor substrate according to the present invention comprises a. an insulating substrate, b. a gate electrode serving as a gate terminal of the thin film transistor, an insulating layer in contact with the gate electrode, a semiconductor layer in contact with the insulating layer, and one end of the semiconductor layer. a thin film transistor having a source electrode as a source terminal disposed in contact with and a drain electrode as a drain terminal disposed in contact with the other end of the semiconductor layer; c. a gate line extending from the gate electrode; d. a source line extending from the source electrode; and e. an insulating layer that is in contact with and arranged along the gate line, and a semiconductor layer that is in contact with the insulating layer and arranged along the insulating layer. It is.

以下、図面を参照して本発明を説明する。 The present invention will be described below with reference to the drawings.

以下、本発明を液晶装置に適用したものについ
て説明するが、本発明はその他の電気光学的表示
物質を使用する表示装置にも適用可能である。
Although the present invention will be described below as applied to a liquid crystal device, the present invention is also applicable to display devices using other electro-optic display materials.

第1図a,bは本発明による薄膜トランジスタ
基板の一実施態様を示す。該基板はガラス等の透
明な絶縁性基板Sの上に液晶駆動回路として薄膜
トランジスタ(Thin Film Tran−sistor、以下、
TFTと略称する)アレイを2−10本/mm程度の
密度でマトリクス配置したものである。TFTは、
基板S上に形成されたゲート線1a及び1a′(透
明又は金属の薄膜導電膜からなる)、該ゲート電
極上に絶縁膜Iを介してゲート電極に沿つて形成
した薄膜状の半導体SC、半導体に接して設けた
ソース線(導電膜からなる)3,3′、及び前記
ゲート線を直交する該ソース線とゲート線上に於
いて微少なギヤツプを設けて対置するドレイン電
極4,4′,4″,4等から構成されている。即
ち、薄膜トランジスタは、ゲート端子となるゲー
ト電極、該ゲート電極に接した絶縁層、該絶縁層
に接した半導体層、該半導体層の一方の端部に接
して配置したソース端子となるソース電極及び前
記半導体層の他方の端部に接して配置したドレイ
ン端子となるドレイン電極を有し、該ゲート電極
からゲート線が延長し、該ソース電極からソース
線が延長し、前記ゲート線に接するとともに、該
ゲート線に沿つて絶縁層が配置され、該絶縁層に
接するとともに、該絶縁層に沿つて半導体層が配
置されている。
1a and 1b show an embodiment of a thin film transistor substrate according to the present invention. The substrate is a thin film transistor (hereinafter referred to as "Thin Film Transistor") as a liquid crystal drive circuit on a transparent insulating substrate S such as glass.
TFT (abbreviated as TFT) arrays are arranged in a matrix at a density of about 2 to 10 lines/mm. TFT is
Gate lines 1a and 1a' (made of a transparent or metal thin film conductive film) formed on the substrate S, a thin film semiconductor SC formed on the gate electrode along the gate electrode via an insulating film I, and a semiconductor. A source line (made of a conductive film) 3, 3' provided in contact with the gate line, and drain electrodes 4, 4', 4 opposed to each other with a slight gap provided on the source line and the gate line, which are perpendicular to the gate line. In other words, a thin film transistor consists of a gate electrode serving as a gate terminal, an insulating layer in contact with the gate electrode, a semiconductor layer in contact with the insulating layer, and a semiconductor layer in contact with one end of the semiconductor layer. a source electrode that serves as a source terminal and a drain electrode that serves as a drain terminal that is disposed in contact with the other end of the semiconductor layer; a gate line extends from the gate electrode; and a source line extends from the source electrode. An insulating layer is disposed extending and in contact with the gate line and along the gate line, and a semiconductor layer is disposed in contact with the insulating layer and along the insulating layer.

第2図は、第1図に示す基板Sと対向基板の間
に液晶物質を挾持することによつて構成された液
晶表示装置の第1図bA−A′線における断面図を
示す。第2図に於いて、7及びSはガラス等の基
板、4″及び4は前述のドレイン電極、5は絶
縁層、8は対向電極である。4″,4としては、
Au,Al,Pd等の金属薄膜が使用される。8には
In2O3,SnO2等の透明導電膜が使用される。1
a,1a′及び3,3′はそれぞれゲート電極及び
ソース線であつて、Al,Au,Ag,Pt,Pd,Cu
等の金属が使用される。9は必要に応じて設けら
れる絶縁膜であり、SCはCdS,CdSe,アモルフ
アスシリコン等の半導体、Pは保護層でフツ化カ
ルシウム、酸化シリコンあるいは石英である。1
0はスペーサ、LCは液晶層である。尚、表示装
置では、動的散乱モード(DSM)・ねじれ配列ネ
マテイツク(TN)等表示モードのいずれを利用
するか或いは装置を透過型又は反射型にするかを
応じて、種々の液晶分子配向状態及び偏向板・
λ/4板・反射板等の光学検知手段が適宜設定さ
れる。
FIG. 2 shows a sectional view taken along the line bA-A' in FIG. 1 of a liquid crystal display device constructed by sandwiching a liquid crystal material between the substrate S shown in FIG. 1 and a counter substrate. In FIG. 2, 7 and S are substrates such as glass, 4'' and 4 are the aforementioned drain electrodes, 5 is an insulating layer, and 8 is a counter electrode.
Metal thin films such as Au, Al, and Pd are used. At 8
A transparent conductive film such as In 2 O 3 or SnO 2 is used. 1
a, 1a' and 3, 3' are gate electrodes and source lines, respectively, and are made of Al, Au, Ag, Pt, Pd, Cu.
metals such as 9 is an insulating film provided as necessary; SC is a semiconductor such as CdS, CdSe, or amorphous silicon; P is a protective layer made of calcium fluoride, silicon oxide, or quartz; 1
0 is a spacer and LC is a liquid crystal layer. In addition, in display devices, various liquid crystal molecule orientation states can be created depending on whether a display mode such as dynamic scattering mode (DSM) or twisted alignment nematics (TN) is used, or whether the device is a transmissive type or a reflective type. and deflection plate・
Optical detection means such as a λ/4 plate and a reflection plate are appropriately set.

上述のように、本発明による表示装置用基板は
基板Sの表面のゲート線1a,1a′上に沿つて絶
縁層Iを介して半導体層SCが積層される。この
ように作製された基板によつてつくられた液晶表
示装置は、従来のものと同等の特性を示すととも
に、下記の利点をもつ。
As described above, in the display device substrate according to the present invention, the semiconductor layer SC is laminated along the gate lines 1a, 1a' on the surface of the substrate S with the insulating layer I interposed therebetween. A liquid crystal display device manufactured using a substrate manufactured in this manner exhibits characteristics equivalent to those of conventional devices, and has the following advantages.

(1) 基板裏面からのレジスト露光でよいので、フ
オトマスクが不用である。
(1) A photomask is not required because the resist can be exposed from the back side of the substrate.

(2) 同様の理由でマスクアライメントが不用で、
従つて工数が大巾に減少する。
(2) For the same reason, mask alignment is unnecessary.
Therefore, the man-hours are greatly reduced.

(3) 従来のものでは、絶縁層のみによつて絶縁さ
れていたが、本発明においては、a−Si層も絶
縁層に近い高抵抗である為に、ソース線とゲー
ト線のシヨートの確率が少なくなる。
(3) In the conventional system, insulation was provided only by an insulating layer, but in the present invention, since the a-Si layer also has a high resistance close to that of an insulating layer, the probability of shorting between the source line and gate line is reduced. becomes less.

また、本発明による表示装置用基板の製造方法
は、透明基板上にTFTを形成するにあたつて、
基板裏面からの投光によりゲート線を介してポジ
タイプのフオトレジストを露光し、半導体層をエ
ツチング形成するものである。
Further, in the method for manufacturing a display device substrate according to the present invention, in forming a TFT on a transparent substrate,
A positive type photoresist is exposed to light from the back surface of the substrate through a gate line, and a semiconductor layer is etched.

以下、第3図によつて本発明方法の一実施例を
説明する。第3図1−10は、基板製作の順次の
プロセスを示す。
An embodiment of the method of the present invention will be described below with reference to FIG. Figures 3 1-10 illustrate the sequential process of substrate fabrication.

先ず、第3図1に示すように、ガラスの基板素
材11上にスパツタによつて全面にわたつてAl
層12を1000Åの厚さに成膜し、その上にポジタ
イプレジスト(Az−1350J、シユプレー社製)の
層13をスピン塗布し、ゲート用マスク14を用
いて紫外線を露光15をした。次に、第3図2お
よび3に示すように、Alのエツチヤント(リン
酸と硝酸の混液)にてエツチングを完了し、レジ
ストをアセトンにて除去、洗浄し、第3図4に示
すように、ゲート線パターン16を完成させた。
次に、第3図5に示すように、グロー放電装置に
よりシリコン窒化膜(SiNH)17を3000Å形成
し、続いてアモルフアスシリコン膜18を1000Å
形成した。次に第3図6に示すように、ポジタイ
プレジスト(前記のものと同じ)19をスピン塗
布し、プリベーク後、基板の裏面から光20を照
射した。現像を行ない、第3図7に示すように、
ゲート線と同形状のレジスト膜21が得られた。
次いで第3図8に示すように、アモルフアスシリ
コン膜18をドライエツチング装置により除去
し、その後、レジストを除去して、第3図9に示
すように半導体層22を形成した。
First, as shown in FIG. 3, Al is applied over the entire surface of the glass substrate material 11 by sputtering.
A layer 12 was formed to a thickness of 1000 Å, and a layer 13 of positive type resist (Az-1350J, manufactured by Shupley) was spin-coated thereon, and exposed to ultraviolet light 15 using a gate mask 14. Next, as shown in Fig. 3 2 and 3, etching is completed using an Al etchant (a mixture of phosphoric acid and nitric acid), and the resist is removed and washed with acetone, and as shown in Fig. 3 4. , the gate line pattern 16 was completed.
Next, as shown in FIG. 3, a silicon nitride film (SiNH) 17 with a thickness of 3000 Å is formed using a glow discharge device, followed by an amorphous silicon film 18 with a thickness of 1000 Å.
Formed. Next, as shown in FIG. 3, a positive type resist (same as above) 19 was spin-coated, and after prebaking, light 20 was irradiated from the back side of the substrate. After development, as shown in FIG. 3,
A resist film 21 having the same shape as the gate line was obtained.
Next, as shown in FIG. 3, the amorphous silicon film 18 was removed using a dry etching device, and then the resist was removed to form a semiconductor layer 22 as shown in FIG. 3.

この様に作製された半導体層20とゲート電極
16は同一形状として得られる為にマスク合せ不
良等による失敗は皆無となる。次に第3図10に
示すようにソース電極23およびドレイン電極2
4を成膜、フオトリソにより作製し、薄膜トラン
ジスタを完成した。本発明により形成された薄膜
トランジスタ・アレー基板と対向電極を有する他
の基板間にネマチツク液晶をTN配向で狭持し、
両側の偏光板でサンドイツチした表示パネルを作
製し良好な画像が得られた。又、ゲート線上に高
抵抗のアモルフアスシリコン層が絶縁層を介して
存在する為にソース線とゲート線のシヨート不良
発生が少なくなり歩留りも向上した。
Since the semiconductor layer 20 and the gate electrode 16 manufactured in this manner have the same shape, there is no failure due to poor mask alignment or the like. Next, as shown in FIG. 3, the source electrode 23 and the drain electrode 2
4 was formed by film formation and photolithography, and a thin film transistor was completed. A nematic liquid crystal is sandwiched in TN orientation between the thin film transistor array substrate formed according to the present invention and another substrate having a counter electrode,
A display panel with a sandwich polarizer on both sides was fabricated and a good image was obtained. Furthermore, since a high-resistance amorphous silicon layer is present on the gate line via an insulating layer, the occurrence of shoot defects between the source line and the gate line is reduced, and the yield is improved.

本発明は上述のような構成により次の効果を達
成できる。
The present invention can achieve the following effects with the above-described configuration.

(1) 基板製作の際に自らのゲート線をマスクとす
るので、マスクが不要。
(1) Since the own gate line is used as a mask when manufacturing the board, no mask is required.

(2) 上記の同様の理由で位置精度が極めて良い。(2) Positioning accuracy is extremely good for the same reason as above.

(3) ゲート線とソース線間の絶縁層が増し、シヨ
ート不良の発生が減る。
(3) The insulation layer between the gate line and source line increases, reducing the occurrence of shot defects.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図aは本発明による表示装置用基板の一実
施例を示す斜視図、第1図bはその平面図、第2
図は第1図に示す基板と対向電極基板によつて構
成された液晶表示装置を示す断面図である。第3
図1−10は本発明方法の順次のプロセスを示す
図である。 1a,1a′……ゲート線、3,3′……ソース
線、4,4′,4″,4……ドレイン電極、I,
5……絶縁層、SC……半導体、7……基板、8
……対向電極、9……絶縁膜、10……スペー
サ、LC……液晶層、11……基板、12……Al
膜、13……レジスト層、14……フオトマス
ク、15……露光の紫外線、16……ゲート電極
パターン、17……チツ化シリコン膜、18……
アモルフアスシリコン膜、19……フオトレジス
ト、20……露光、21……レジスト膜、22…
…半導体層、23……ソース電極、24……ドレ
イン電極。
FIG. 1a is a perspective view showing one embodiment of a display device substrate according to the present invention, FIG. 1b is a plan view thereof, and FIG.
This figure is a cross-sectional view showing a liquid crystal display device constituted by the substrate shown in FIG. 1 and a counter electrode substrate. Third
1-10 are diagrams illustrating the sequential processes of the method of the invention. 1a, 1a'... Gate line, 3, 3'... Source line, 4, 4', 4'', 4... Drain electrode, I,
5...Insulating layer, SC...Semiconductor, 7...Substrate, 8
...Counter electrode, 9...Insulating film, 10...Spacer, LC...Liquid crystal layer, 11...Substrate, 12...Al
Film, 13... Resist layer, 14... Photomask, 15... Ultraviolet rays for exposure, 16... Gate electrode pattern, 17... Silicon dioxide film, 18...
Amorphous silicon film, 19... Photoresist, 20... Exposure, 21... Resist film, 22...
... semiconductor layer, 23 ... source electrode, 24 ... drain electrode.

Claims (1)

【特許請求の範囲】 1 a 絶縁性基板 b 薄膜トランジスタのゲート端子となるゲート
電極、該ゲート電極に接した絶縁層、該絶縁層
に接した半導体層、該半導体層の一方の端部に
接して配置したソース端子となるソース電極及
び前記半導体層の他方の端部に接して配置した
ドレイン端子となるドレイン電極を有する薄膜
トランジスタ、 c 前記ゲート電極から延長させたゲート線、 d 前記ソース電極から延長させたソース線、 並びに e 前記ゲート線に接するとともに、該ゲート線
に沿つて配置した絶縁層及び該絶縁層に接する
とともに、該絶縁層に沿つて配置した半導体層
を有する薄膜トランジスタ基板。 2 a 透明な絶縁性基板上に、薄膜トランジス
タのゲート電極及び該ゲート電極から延長した
ゲート線となる金属膜を形成する工程、 b 該金属膜を形成した前記透明な絶縁性基板上
に絶縁層を設ける工程、 c 前記絶縁層上に半導体層を設ける工程、 d 前記半導体層上にポジタイプフオトレジスト
膜を設ける工程、 e 前記透明な絶縁性基板の前記金属膜が形成さ
れた側とは反対側から露光する工程、 f 未露光部のポジタイプフオトレジスト膜及び
半導体層を除去する工程、並びに g 露光部のポジタイプフオトレジスト膜を除去
し、前記半導体層の一方の端部にソース電極を
形成し、該半導体層の他方の端部にドレイン電
極を形成する工程 を有する製造工程によつて、前記ゲート線に接す
るとともに、該ゲート線に沿つて配置した絶縁層
及び該絶縁層に接するとともに、該絶縁層に沿つ
て配置した半導体層を有する薄膜トランジスタを
製造することを特徴とする薄膜トランジスタ基板
の製造方法。
[Claims] 1 a Insulating substrate b A gate electrode serving as a gate terminal of a thin film transistor, an insulating layer in contact with the gate electrode, a semiconductor layer in contact with the insulating layer, and a semiconductor layer in contact with one end of the semiconductor layer. a thin film transistor having a source electrode arranged as a source terminal and a drain electrode arranged as a drain terminal in contact with the other end of the semiconductor layer; c) a gate line extending from the gate electrode; d) a gate line extending from the source electrode; a source line; and (e) an insulating layer in contact with the gate line and disposed along the gate line, and a semiconductor layer in contact with the insulating layer and disposed along the insulating layer. 2 a. Forming a metal film on a transparent insulating substrate to become a gate electrode of a thin film transistor and a gate line extending from the gate electrode; b. Forming an insulating layer on the transparent insulating substrate on which the metal film is formed. c) a step of providing a semiconductor layer on the insulating layer; d) a step of providing a positive photoresist film on the semiconductor layer; e) a side of the transparent insulating substrate opposite to the side on which the metal film is formed. f) removing the positive type photoresist film and the semiconductor layer in the unexposed area, and g) removing the positive type photoresist film in the exposed area and forming a source electrode at one end of the semiconductor layer. and in contact with the gate line, an insulating layer disposed along the gate line, and the insulating layer by a manufacturing process including forming a drain electrode on the other end of the semiconductor layer; A method for manufacturing a thin film transistor substrate, comprising manufacturing a thin film transistor having a semiconductor layer disposed along the insulating layer.
JP59057699A 1984-03-26 1984-03-26 Thin film transistor substrate and manufacturing method thereof Granted JPS60201379A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59057699A JPS60201379A (en) 1984-03-26 1984-03-26 Thin film transistor substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59057699A JPS60201379A (en) 1984-03-26 1984-03-26 Thin film transistor substrate and manufacturing method thereof

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP19239892A Division JP2771074B2 (en) 1992-07-20 1992-07-20 Liquid crystal display
JP20913297A Division JPH10105080A (en) 1997-08-04 1997-08-04 Thin film transistor substrate

Publications (2)

Publication Number Publication Date
JPS60201379A JPS60201379A (en) 1985-10-11
JPH0580677B2 true JPH0580677B2 (en) 1993-11-09

Family

ID=13063178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59057699A Granted JPS60201379A (en) 1984-03-26 1984-03-26 Thin film transistor substrate and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPS60201379A (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5630169A (en) * 1979-08-21 1981-03-26 Canon Kk Color display cell
JPS58143374A (en) * 1982-02-19 1983-08-25 セイコーエプソン株式会社 Manufacture of liquid crystal display panel
JPS599941A (en) * 1982-07-08 1984-01-19 Matsushita Electric Ind Co Ltd Thin-film semiconductor device and its manufacture

Also Published As

Publication number Publication date
JPS60201379A (en) 1985-10-11

Similar Documents

Publication Publication Date Title
US7593068B2 (en) Liquid crystal display device and method of fabricating the same
JP3270821B2 (en) Reflective liquid crystal display device and method of manufacturing the same
US20030169382A1 (en) Semipermeable liquid crystal display device and manufacturing method thereof
US20140118656A1 (en) Liquid crystal display and manufacturing method thereof
JP2002341355A (en) Method for manufacturing liquid crystal display device, array substrate, and liquid crystal display device
US7531372B2 (en) Method for manufacturing array substrate for liquid crystal display device
US7029727B1 (en) Patterned substrate and liquid crystal display provided therewith
KR100611042B1 (en) Liquid crystal display device manufacturing method and liquid crystal display device according to the manufacturing method
KR20060069081A (en) Thin film transistor array panel and manufacturing method thereof
KR20000027509A (en) Method for manufacturing liquid crystal display device with high opening ratio and high transmitting ratio
JPH06250210A (en) Liquid crystal display device and manufacturing method thereof
JP2002049057A (en) Liquid crystal display
CN100426061C (en) Liquid crystal display and method of manufacturing the same
CN100458533C (en) Thin film transistor array panel and manufacturing method thereof
JP2004294805A (en) Liquid crystal display, manufacturing method of display device, and patterning method
KR100603847B1 (en) Liquid crystal display device and liquid crystal display device manufacturing method
JPH0580677B2 (en)
JP2737982B2 (en) Method for manufacturing thin film transistor
JPH03105324A (en) Matrix type liquid crystal display substrate and its production
JP2771074B2 (en) Liquid crystal display
JP2978176B2 (en) Method for manufacturing active matrix substrate and method for manufacturing display device
JP2004004164A (en) Liquid crystal display device substrate, liquid crystal display device having the same, and method of manufacturing the same
JP2791435B2 (en) Liquid crystal display device
JP2936873B2 (en) Liquid crystal display device and manufacturing method thereof
JPH10105080A (en) Thin film transistor substrate

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term