Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0581864B2 - - Google Patents
[go: Go Back, main page]

JPH0581864B2 - - Google Patents

Info

Publication number
JPH0581864B2
JPH0581864B2 JP63129724A JP12972488A JPH0581864B2 JP H0581864 B2 JPH0581864 B2 JP H0581864B2 JP 63129724 A JP63129724 A JP 63129724A JP 12972488 A JP12972488 A JP 12972488A JP H0581864 B2 JPH0581864 B2 JP H0581864B2
Authority
JP
Japan
Prior art keywords
pin
measurement
pins
impedance
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63129724A
Other languages
Japanese (ja)
Other versions
JPH01299473A (en
Inventor
Masayuki Fujisawa
Hideaki Minami
Hideaki Wakamatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP63129724A priority Critical patent/JPH01299473A/en
Publication of JPH01299473A publication Critical patent/JPH01299473A/en
Publication of JPH0581864B2 publication Critical patent/JPH0581864B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は電子部品等が実装された回路基板の
良否を検査する回路基板検査方法に係り、特に低
インピーダンス部品が装着された回路基板に好適
な検査方法に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a circuit board inspection method for inspecting the quality of a circuit board on which electronic components, etc. are mounted, and is particularly suitable for circuit boards on which low impedance components are mounted. It is related to the inspection method.

〔従来例〕[Conventional example]

電子部品等が実装された回路基板の検査にイン
サーキツトテスタと称される回路基板検査装置が
利用されるようになつてきた。
2. Description of the Related Art A circuit board testing device called an in-circuit tester has come to be used to test circuit boards on which electronic components and the like are mounted.

第7図には先に本出願人が提案した特願昭62−
316875号発明が示されているが、その概要を手短
かに説明すると例えば測定用交流信号を発する信
号源1、図示しない治具に保持され、被検査回路
基板2の回路パターン2aないし2dに接触する
ノード(接触ピン)N1ないしN4、上記信号源1
側に接続されたリレーS1ないしS4と交流電流計5
側に接続されたリレーS1′ないしS4′からなるスキ
ヤナ3、これらのリレーをオン、オフ制御するコ
ントローラ4、上記交流電流計5の検出電流によ
り回路基板2に装着された部品のインピーダンス
を測定するインピーダンス測定部6を備えてい
る。
Figure 7 shows the patent application filed in 1982, which was previously proposed by the applicant.
The invention of No. 316875 is disclosed, and to briefly explain its outline, for example, a signal source 1 that emits an AC signal for measurement is held in a jig (not shown) and contacts circuit patterns 2a to 2d of a circuit board 2 to be inspected. Nodes (contact pins) N 1 to N 4 , the above signal source 1
Relays S 1 to S 4 and AC ammeter 5 connected to the side
A scanner 3 consisting of relays S 1 ′ to S 4 ′ connected to the side, a controller 4 that controls these relays on and off, and a current detected by the AC ammeter 5 detect the impedance of the components mounted on the circuit board 2. It is equipped with an impedance measuring section 6 for measuring.

この装置を用いて基板検査を行う場合には、例
えばまず良品と確認されている回路基板を測定し
てそのデータを収集し、許容差を設定する。しか
るのち生産基板を測定し、良品基板のデータと比
較して良否判定を行うようにしている。
When inspecting a board using this device, for example, first, a circuit board that has been confirmed to be a good product is measured, the data is collected, and a tolerance is set. After that, the production board is measured and compared with the data of the non-defective board to determine whether it is good or bad.

すなわち、コントローラ4によりリレーS1′な
いしS4′のいずれか1つ、図示の例では例えば
S3′をオンにして交流電流計5に接続するととも
に他のリレーS1′,S2′,S4′はオフとし、リレーS3
はオフ、リレーS1,S2,S4はオンにして信号源1
に接続する。
That is, the controller 4 controls one of the relays S 1 ′ to S 4 ′, for example in the illustrated example.
S 3 ′ is turned on and connected to AC ammeter 5, and other relays S 1 ′, S 2 ′, and S 4 ′ are turned off, and relay S 3
is off, relays S 1 , S 2 , and S 4 are on and signal source 1 is turned off.
Connect to.

信号源1から測定用信号が発せられると1つの
接触ピンN3を除いて他の接触ピンN1,N2,N4
へ信号が加えられ、各接触ピンから例えばジヤン
パ線JP、抵抗R、コンデンサCを介して接触ピ
ンN3に電流が流れ込み、電流計5にて検出され
る。これにより、接触ピンN3が接触している回
路パターンの最小インピーダンスNN3がインピー
ダンス測定部6にて測定される。スキヤナ3のリ
レーを順次切り換えて接触ピンN1,N2,……に
流れ込む各電流からそのインピーダンスZN1
ZN2,……を測定し、それぞれ許容差を設定した
のち生産基板の測定に入る。
When a measurement signal is emitted from the signal source 1, the other contact pins N 1 , N 2 , N 4 except for one contact pin N 3
A signal is applied to the contact pin N3, and a current flows from each contact pin to the contact pin N3 via the jumper wire JP, the resistor R, and the capacitor C, and is detected by the ammeter 5. Thereby, the minimum impedance N N3 of the circuit pattern that the contact pin N 3 is in contact with is measured by the impedance measuring section 6 . By sequentially switching the relays of scanner 3, the impedance Z N1 , is calculated from each current flowing into the contact pins N 1 , N 2 , ...
After measuring Z N2 ,... and setting the tolerance for each, we begin measuring the production board.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記の検査方法によると1つのパターンを除い
て他のすべてのパターンに測定用信号を加え、除
かれた1つのパターンに流れ込む電流によりイン
ピーダンスを測定するいわゆる1ピン対他の全ピ
ン間測定にて良否判定を行うため、ある程度の大
きさのインピーダンスを有する素子が装着されて
いる場合には基板上のいかなる位置ではんだブリ
ツジ等が発生していても発見できる。また、スキ
ヤナの切換制御は接触ピンの数と同数回実行すれ
ばよく、したがつてテストステツプもそれより多
くはならないという利点がある。
According to the above inspection method, a measurement signal is applied to all the other patterns except for one pattern, and the impedance is measured by the current flowing into the excluded one pattern, which is the so-called measurement between one pin and all other pins. Since the pass/fail judgment is performed, if an element having a certain level of impedance is mounted, solder bridges or the like can be detected at any position on the board. Another advantage is that the switching control of the scanner need only be executed the same number of times as the number of contact pins, and therefore the number of test steps will not be more than that.

しかしながら、例えばジヤンパ線とか大容量の
コンデンサあるいは微小インダクタンスコイル等
測定周波数に対して短絡に近い低インピーダンス
素子が装着されている場合には、1ピン対他の全
ピン間測定で得られた値が部品を指すのか又はは
んだブリツジを指すのか検出困難となることがあ
る。このような問題はハーネステストや基板のス
ルーホールテストなどでも生じることがある。
However, if a low impedance element that is close to a short circuit at the measurement frequency is installed, such as a jumper wire, a large capacitor, or a small inductance coil, the value obtained by measuring between one pin and all other pins will be different. It may be difficult to detect whether it refers to a component or a solder bridge. Such problems may also occur during harness tests and board through-hole tests.

一例を挙げると、例えばジヤンパ線JPのイン
ピーダンスZJP≒0、また、コンデンサCも大容
量であるとするとZC=1/ωC≒0となるから各
接触ピンを介して測定したインピーダンスは、 ZN1≒0……接触ピンN1とN2が短絡状態 ZN2≒0……接触ピンN2とN1が短絡状態 ZN3≒0……接触ピンN3とN4が短絡状態 ZN4≒0……接触ピンN4とN3が短絡状態 となる。よつて、第8図に示されるように部品抜
け又はブリツジ等について検出不能となることが
ある。このような場合、ユーザ側でジヤンパ線も
パターンの一部とみなして接触ピンを減らすと
か、あるいは抵抗を測定するためのピンを指定し
てピン間測定を追加すれば検出は可能となるが、
このようなテストプログラムをその都度設定する
ことは極めて煩わしく、ユーザによつては好まし
くない。
For example, if the impedance of the jumper wire JP is Z JP ≒0, and the capacitor C has a large capacity, then Z C = 1/ωC ≒0, so the impedance measured through each contact pin is Z N1 ≒0... Contact pins N 1 and N 2 are short-circuited Z N2 ≒ 0... Contact pins N 2 and N 1 are short-circuited Z N3 ≒ 0... Contact pins N 3 and N 4 are short-circuited Z N4 ≒ 0...Contact pins N4 and N3 are short-circuited. Therefore, as shown in FIG. 8, missing parts or bridges may not be detected. In such cases, detection is possible if the user considers the jumper wire to be part of the pattern and reduces the number of contact pins, or specifies a pin for measuring resistance and adds pin-to-pin measurement.
Setting such a test program each time is extremely troublesome and may be undesirable for some users.

この発明は上記の事情に鑑みなされたもので、
その目的は、測定したインピーダンスが所定値以
下であつた場合1ピン対他の全ピン間テストの代
わりに指定ピン間テストステツプを自動的に生成
して測定を実行し、全体のテストステツプを増や
さずにブリツジ等の有無を検出可能とする高精度
の回路基板検査方法を提供することにある。
This invention was made in view of the above circumstances,
The purpose is to automatically generate a test step between specified pins and perform the measurement instead of testing between one pin and all other pins when the measured impedance is less than a predetermined value, thereby increasing the overall test steps. It is an object of the present invention to provide a highly accurate circuit board inspection method that can detect the presence or absence of bridges and the like without any problems.

〔課題を解決するための手段〕[Means to solve the problem]

第1図にはこの発明が適用されたインサーキツ
トテスタの実施例が示されており、第2図にはイ
ンピーダンスを測定して良否判定を行うコントロ
ーラの内部機能が示されている。両図を参照する
と、測定部10は例えば増幅器11とA/Dコン
バータ12及びコントローラ13からなり、コン
トローラ13は信号源1への信号発生制御、スキ
ヤナ3の切換制御、増幅器11の利得制御、及び
A/Dコンバータ12のデータを読み込んでイン
ピーダンスを測定し、良品基板のデータと比較し
て生産基板の良否判定を行うようになつている。
FIG. 1 shows an embodiment of an in-circuit tester to which the present invention is applied, and FIG. 2 shows the internal functions of a controller that measures impedance to determine pass/fail. Referring to both figures, the measuring section 10 includes, for example, an amplifier 11, an A/D converter 12, and a controller 13, and the controller 13 controls signal generation to the signal source 1, switches the scanner 3, controls the gain of the amplifier 11, and The data from the A/D converter 12 is read, the impedance is measured, and the impedance is compared with the data of a non-defective board to determine the quality of the production board.

上記課題を解決するためこの装置には次に示す
イないしニの手段が備えられている。
In order to solve the above problems, this device is equipped with the following means (a) to (d).

イ 生産基板の測定対象パターンが短絡に近い状
態であるか否かを検出するため例えば比較最小
インピーダンス値(K)を設定する比較値設定手段
17。
B. Comparison value setting means 17 for setting, for example, a comparative minimum impedance value (K) in order to detect whether or not the pattern to be measured on the production board is in a state close to a short circuit.

ロ 1ピン対他の全ピン間テストステツプで測定
した生産基板のパターンインピーダンスが上記
K以下の場合、当該パターンの1ピン対他の全
ピン間テストステツプを削除する1ピン対他の
全ピン間測定削除手段18。
(b) If the pattern impedance of the production board measured in the test step between 1 pin and all other pins is less than or equal to the above K, the test step between 1 pin and all other pins of the relevant pattern is deleted. Measurement deletion means 18.

ハ 上記削除したステツプの代わりに指定ピン間
テストステツプを自動生成するピン間測定生成
手段19。
(c) Pin-to-pin measurement generation means 19 that automatically generates a specified pin-to-pin test step in place of the deleted step.

ニ 上記生成された指定ピン間テストステツプに
対応してスキヤナ3を切り換え、パターンに測
定用信号を加えるとともにその応答電流を増幅
器11へ取り込ませるユニツト動作制御手段2
0。
D. A unit operation control means 2 which switches the scanner 3 in response to the specified pin-to-pin test step generated above, adds a measurement signal to the pattern, and inputs the response current into the amplifier 11.
0.

〔作用〕[Effect]

上記手段を備えることにより特に測定値が低イ
ンピーダンス(K以下)の場合にはピン間測定ス
テツプが自動的に生成され、その測定データが良
品基板から収集した判定値と最終的に比較され
る。よつて例えば 測定データが判定値の許容差範囲外 ならば短絡(はんだブリツジ)、 測定データが判定値の許容差範囲内 ならば正常と判定され、正確な基板検査が可能と
なる。
By providing the above means, a pin-to-pin measurement step is automatically generated especially when the measured value is a low impedance (below K), and the measured data is finally compared with the judgment value collected from the good board. Therefore, for example, if the measurement data is outside the tolerance range of the judgment value, it will be determined that there is a short circuit (solder bridge), and if the measurement data is within the tolerance range of the judgment value, it will be determined as normal, allowing accurate board inspection.

〔実施例〕〔Example〕

以下、第3図に示すフローチヤートと第4図に
示すスキヤナ制御コードを併せて参照しながら、
1ピン対他の全ピン間のインピーダンステストと
指定ピン間のインピーダンステストの自動生成に
つて説明する。
Hereinafter, while referring to the flowchart shown in FIG. 3 and the scanner control code shown in FIG. 4,
Automatic generation of an impedance test between one pin and all other pins and an impedance test between specified pins will be explained.

P1:初期設定後低インピーダンス検出用のレン
ジを設定する。例えば配線インピーダンス等を
考慮して所定比較値を5Ωとすれば、5Ωのイン
ピーダンスを検出したときA/Dコンバータ1
2のデイジタル変換値がKとなるように増幅器
11のレンジを固定し、以下のステツプに入
る。
P 1 : Set the range for low impedance detection after initial setting. For example, if the predetermined comparison value is 5Ω in consideration of wiring impedance, etc., when an impedance of 5Ω is detected, the A/D converter 1
The range of the amplifier 11 is fixed so that the digital conversion value of 2 becomes K, and the following steps begin.

P2:治具上のノード(接触ピン)の数nを入力
する。1ピン対他の全ピン間のインピーダンス
測定ではノード数がステツプ数となる。
P 2 : Input the number n of nodes (contact pins) on the jig. In impedance measurement between one pin and all other pins, the number of nodes is the number of steps.

P3,P4:図示しない検査制御用メモリのスキヤ
ナコードが4ステツプの場合の例を第4図イに
示す。全ステツプのフアイルが作成され、スキ
ヤナ制御コードが生成される。1ピン対他の全
ピン間テストでは信号源側(S1〜S4)のいずれ
か1つがオフで、他はオン、測定側(S1′〜
S4′)ではその逆転信号で制御可能であり、容
易に自動生成される。
P 3 , P 4 : An example in which the scanner code of the inspection control memory (not shown) has 4 steps is shown in FIG. 4A. Files for all steps are created and scanner control code is generated. In the test between one pin and all other pins, one of the signal source sides (S 1 to S 4 ) is off, the others are on, and the measurement side (S 1 ' to S 4 ) is off.
S 4 ′) can be controlled by the reversal signal and easily generated automatically.

P5:検査は上位ステツプから実行される。第4
図イでは例えばn=4としてあるのでステツプ
4のスキヤナ制御コードによりリレーがセツト
される。
P 5 : Inspection is performed from the upper step. Fourth
In Figure A, for example, n=4, so the relay is set by the scanner control code in step 4.

P6,P7:測定を実行し、A/D変換値が5Ω相当
のK以下か否かを判断する。
P 6 , P 7 : Execute measurement and judge whether the A/D conversion value is equal to or less than K, which is equivalent to 5Ω.

〔5Ωより大きい場合〕 P8でnの1つを減算してP9へと進む。ここで、
Sは後述するようにピン間指定テストを設定した
数を表す。P9でnを減算した結果ステツプが終
了していなければP10でステツプ削除数Sを「0」
に初期化し、この動作を繰り返す。終了していれ
ば図示しないが各検査ステツプの実測データ収集
ルーチンへ移る。
[If larger than 5Ω] Subtract one of n in P 8 and proceed to P 9 . here,
S represents the number of pin-to-pin designation tests set as described later. If the step is not completed as a result of subtracting n in P 9 , set the step deletion number S to "0" in P 10 .
and repeat this operation. If the test has been completed, the process moves to the actual measurement data collection routine for each test step (not shown).

〔5Ω以下の判定があつた場合〕 P11:M=nと置き換える。Mは例えばスキヤナ
番号として使用するためステツプ数nとは別変
数として扱う。
[When judged as 5Ω or less] P 11 : Replace with M=n. Since M is used as a scanner number, for example, it is treated as a variable different from the number of steps n.

P12:M−1番のスキヤナが既にこのルーチンを
使用して処理され、P19で記憶された番号に存
在するか否かをチエツクする。存在した場合に
はP16へ進む。
P12 : Check if scanner number M-1 has already been processed using this routine and exists at the number stored in P19 . If it exists, proceed to page 16 .

P13:信号源側のスキヤナM−1のみをオンにし、
測定側はそのままとする。つまり下記のとおり
となる。
P 13 : Turn on only scanner M-1 on the signal source side,
Leave the measurement side as is. In other words, it is as follows.

S1 S2 S3 S4 S1′ S2′ S3′ S4′ 0 0 1 0 0 0 0 1 これを図示すると例えば第5図に示されるよう
なスキヤナの状態となり、次のP14ではコンデン
サCのインピーダンスのみが測定される。
S 1 S 2 S 3 S 4 S 1 ′ S 2 ′ S 3 ′ S 4 ′ 0 0 1 0 0 0 0 1 If this is illustrated, it will be in the scanner state as shown in Figure 5, for example, and the next P 14 In this case, only the impedance of capacitor C is measured.

P15:A/D変換値がK以下、すなわち5Ω以下か
否かを判断する。
P 15 : Determine whether the A/D conversion value is below K, that is, below 5Ω.

〔5Ωより大きい場合〕 P16,P17:スキヤナが1番まで実行されたかどう
かを判断し、終了していなければP12へ戻り終
了していればP8へ戻る。
[If it is larger than 5Ω] P 16 , P 17 : Determine whether the scanner has been executed up to the first step, and if it has not finished, return to P 12 ; if it has finished, return to P 8 .

〔5Ω以下の場合〕 P18:既に指定ピン間測定ステツプとして生成さ
れた検査ステツプであるか否かを確認し、指定
ピン間測定ステツプ以外の全ステツプでM−1
番のスキヤナがオンとならないように制御コー
ド「0」を記入する。 ……第4図ロ P19:このスキヤナが既に削減されていることを
上記P12で判断できるようにするためメモリに
その番号を記入する。
[If it is 5Ω or less] P 18 : Check whether the test step has already been generated as a specified pin-to-pin measurement step, and M-1 in all steps other than the specified pin-to-pin measurement step.
Enter the control code ``0'' so that the scanner of the number does not turn on. ...Figure 4, P 19 : In order to be able to determine in P 12 above that this scanner has already been reduced, write its number in the memory.

P20:M−1番の測定ステツプを削除する。
……第4図ハ P21:ステツプ番号をソートする。 ……第4図ニ P22:ソートにより必ず最上位ステツプが空きス
テツプの状態となる。この場所にこの判定ルー
チンで使用していたリレーの制御コードを記入
する。また、このステツプがピン間測定として
設けられたことを示すピン間マークを記入す
る。 ……第4図ホ P23:ソート回数をインクリメントし、P17へ戻
る。
P 20 : Delete measurement step M-1.
...Figure 4C P 21 : Sort step numbers. ...Fig. 4P 22 : Sorting always leaves the highest step as an empty step. Enter the control code for the relay used in this judgment routine here. Also, write a pin-to-pin mark indicating that this step is provided as a pin-to-pin measurement. ...Figure 4 E P 23 : Increment the number of sorting and return to P 17 .

以上のように動作させると、第5図で示した被
測定回路基板2については最終的に例えば第4図
ヘに示されるような検査ステツプが生成される。
ただし、Rの抵抗値は5Ω以上とした。
By operating as described above, the test steps as shown in FIG. 4, for example, are finally generated for the circuit board to be measured 2 shown in FIG.
However, the resistance value of R was 5Ω or more.

この検査ステツプでは、 ステツプ4……ジヤンパ線JP間のピン間測定 ステツプ3……コンデンサCのピン間測定 ステツプ2……R,C直列回路のピン間測定 ステツプ1……C,R直列回路のピン間測定 となる。上記の例ではノード数を4としたためス
テツプ2とステツプ1の測定内容が同一になつて
いるが、実際にはノード数が多いのでそのような
事例はわずかとなる。
In this inspection step, Step 4: Measurement between pins between jumper wires JP Step 3: Measurement between pins of capacitor C Step 2: Measurement between pins of R, C series circuit Step 1: Measurement between pins of C, R series circuit This is a pin-to-pin measurement. In the above example, the number of nodes is 4, so the measurement contents of step 2 and step 1 are the same, but in reality, since there are many nodes, such cases are rare.

なお、この検査ステツプを実行した場合の一例
が第6図に示されているが、例えばノードN1
はN2、もしくはノードN3又はN4が他のパターン
とブリツジした場合でも部品抜け、ブリツジ等の
検出が可能である。
An example of performing this inspection step is shown in FIG. 6, but even if, for example, node N 1 or N 2 or node N 3 or N 4 bridges with another pattern, missing parts or bridges will not occur. etc. can be detected.

〔効果〕〔effect〕

以上、詳細に説明したように、この発明はあら
かじめ設定した1ピン対他の全ピン間テストにて
回路基板のパターンインピーダンスを測定し、そ
の値が例えば所定比較値K以下であつた場合には
測定ピン間テストステツプを自動的に生成して測
定を行うようになつている。
As described above in detail, the present invention measures the pattern impedance of a circuit board by a preset test between one pin and all other pins, and if the value is less than, for example, a predetermined comparison value K, It is designed to automatically generate a test step between measurement pins and perform measurements.

したがつて、この検査方法によれば1ピン対他
の全ピン間テストでは発見が困難なはんだブリツ
ジ等の低インピーダンス部分や部品抜け等も容易
に検出可能となり、ユーザ側がソフトウエアを特
に作成することなく検査能力を高めることができ
る。また、テストステツプが増大しないため高速
の検査が実行でき、更にスルーホールテスト、ハ
ーネステスト等に応用すれば自動的にシヨート、
オープンテストステツプが作成できる。
Therefore, according to this inspection method, it is possible to easily detect low impedance parts such as solder bridges and missing parts, which are difficult to detect with tests between one pin and all other pins, and the user has to specially create software. Inspection capacity can be improved without any problems. In addition, high-speed inspection can be performed without increasing the number of test steps, and when applied to through-hole tests, harness tests, etc., automatic short and short tests can be performed.
Open test steps can be created.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図ないし第6図はこの発明の実施例に係
り、第1図は回路基板検査装置の構成の一例を示
すブロツク線図、第2図はコントローラの機能ブ
ロツク図、第3図は指定ピン間テストステツプ生
成のフローチヤート、第4図はスキヤナ制御用コ
ード図、第5図はスキヤナの動作説明図、第6図
は検出動作説明図、第7図は従来装置のブロツク
線図、第8図はその検出動作説明図である。 図中、1は信号源、2は被検査回路基板、2a
ないし2dは回路パターン、3はスキヤナ、10
は測定部、14はインピーダンス測定手段、15
は比較手段、16は判定手段、17は判定下限値
設定手段、18は1ピン対全ピン間測定削除手
段、19はピン間測定生成手段、N1ないしN4
接触ピンである。
Figures 1 to 6 relate to embodiments of the present invention, with Figure 1 being a block diagram showing an example of the configuration of a circuit board inspection device, Figure 2 being a functional block diagram of the controller, and Figure 3 showing designated pins. FIG. 4 is a scanner control code diagram, FIG. 5 is an explanatory diagram of scanner operation, FIG. 6 is an explanatory diagram of detection operation, FIG. 7 is a block diagram of the conventional device, and FIG. The figure is an explanatory diagram of the detection operation. In the figure, 1 is a signal source, 2 is a circuit board to be inspected, and 2a
or 2d is the circuit pattern, 3 is the scanner, 10
14 is a measuring section, 14 is an impedance measuring means, 15 is
16 is a comparison means, 16 is a judgment means, 17 is a judgment lower limit value setting means, 18 is a measurement deletion means between one pin and all pins, 19 is a measurement generation means between pins, and N 1 to N 4 are contact pins.

Claims (1)

【特許請求の範囲】 1 被検査回路基板の所定パターン位置に接触す
る複数のピンをスキヤナにてそれぞれ信号源側と
測定部側へ切り換え接続可能となし、上記信号源
から上記基板へ測定用交流信号を加えて得られる
応答信号を測定部に取り込んで上記基板のインピ
ーダンスを測定するとともに該測定値をあらかじ
め良品回路基板から収集したデータと比較して上
記基板の良否を判定する回路基板検査方法におい
て、 測定部側へ1つのピンを接続するとともに他の
全ピンを信号源側に接続し、これをテストステツ
プごとに順次切り換えて1ピン対他の全ピン間測
定により各ステツプにおける上記基板のインピー
ダンスを測定し、上記テストステツプの途中で所
定の比較値と等しいかもしくはそれを下回る測定
値が得られた場合には以下のテストステツプに代
わり指定ピン間測定ステツプを自動的に順次生成
して測定を行い、その測定値を各々上記所定比較
値と比較することを特徴とする回路基板検査方
法。
[Scope of Claims] 1. A plurality of pins that contact predetermined pattern positions on a circuit board to be inspected can be switched and connected to a signal source side and a measurement section side respectively using a scanner, and a measurement AC signal is transmitted from the signal source to the board. In a circuit board inspection method, the impedance of the board is measured by inputting a response signal obtained by applying a signal to a measuring section, and the measured value is compared with data collected in advance from a non-defective circuit board to determine the quality of the board. , one pin is connected to the measurement section side and all other pins are connected to the signal source side, and this is sequentially switched for each test step, and the impedance of the above board at each step is determined by measuring between one pin and all other pins. If a measured value equal to or lower than the predetermined comparison value is obtained in the middle of the above test steps, specified pin-to-pin measurement steps are automatically generated and measured in place of the following test steps. A method for inspecting a circuit board, characterized in that the measured values are compared with the predetermined comparison values.
JP63129724A 1988-05-27 1988-05-27 Circuit board inspection method Granted JPH01299473A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63129724A JPH01299473A (en) 1988-05-27 1988-05-27 Circuit board inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63129724A JPH01299473A (en) 1988-05-27 1988-05-27 Circuit board inspection method

Publications (2)

Publication Number Publication Date
JPH01299473A JPH01299473A (en) 1989-12-04
JPH0581864B2 true JPH0581864B2 (en) 1993-11-16

Family

ID=15016630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63129724A Granted JPH01299473A (en) 1988-05-27 1988-05-27 Circuit board inspection method

Country Status (1)

Country Link
JP (1) JPH01299473A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114417778B (en) * 2022-01-24 2024-09-27 韩熔 Method for obtaining circuit netlist by means of node electric characteristics

Also Published As

Publication number Publication date
JPH01299473A (en) 1989-12-04

Similar Documents

Publication Publication Date Title
DE60002518T2 (en) Method and device for adaptive learning of test errors to reduce the total number of test measurements required in real time
US5432460A (en) Apparatus and method for opens and shorts testing of a circuit board
JP4480947B2 (en) Product inspection content setting method, product inspection content changing method, product inspection content setting system, and product inspection content changing system
JPH0581864B2 (en)
JP4160656B2 (en) Printed circuit board test method
JP3784479B2 (en) Circuit board inspection method
JP3049446B2 (en) Method for detecting contact failure of measuring pin in circuit board inspection device
JP3329481B2 (en) Short group configuration method for circuit board inspection equipment
JP3227365B2 (en) Appearance inspection method and apparatus for printed board unit
KR100476740B1 (en) Method for testing rlc parallel circuit on the printed circuit board
JP3147855B2 (en) Inspection method for mounting boards
JP3241777B2 (en) Open test equipment for in-circuit tester
JP2001091562A (en) Circuit board inspection equipment
JPH0511022A (en) Circuit board inspecting device
JPH06160487A (en) Test pattern and test method for CMOS integrated circuit, method for creating test pattern
US6850860B2 (en) Semiconductor device testing apparatus and test method therefor
JP3047115B2 (en) Method for creating impedance-related data of mounting board in circuit board inspection device
KR20160006119A (en) Data creating device for inspecting, data creating method for inspecting, program recorded in the recording media and recording media having recorded the program
JP4282589B2 (en) Circuit board inspection apparatus and circuit board inspection method
JPH0450535B2 (en)
JPH04315068A (en) Apparatus for inspecting printed circuit board
JPH10186003A (en) Parts inspection equipment
JP6821458B2 (en) Inspection data creation device and inspection data creation method
JPH0287082A (en) In-circuit tester with probe pin contact failure determination function
JP2606208Y2 (en) Wire harness test equipment

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees