JPH0582149B2 - - Google Patents
Info
- Publication number
- JPH0582149B2 JPH0582149B2 JP6044488A JP6044488A JPH0582149B2 JP H0582149 B2 JPH0582149 B2 JP H0582149B2 JP 6044488 A JP6044488 A JP 6044488A JP 6044488 A JP6044488 A JP 6044488A JP H0582149 B2 JPH0582149 B2 JP H0582149B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output voltage
- capacitor
- filter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 35
- 238000004804 winding Methods 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、帰還回路の位相を補償し、且つコモ
ンモードノイズを減少させたスイツチングレギユ
レータの位相補償回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a phase compensation circuit for a switching regulator that compensates the phase of a feedback circuit and reduces common mode noise.
スイツチングレギユレータは、その直流出力電
圧を検出して基準電圧と比較し、その比較結果に
よりスイツチング素子の導通幅を制御する帰還回
路を備えており、又直流出力電圧を平滑化する為
のフイルタを備えているものである。従つて、こ
のフイルタが前述の帰還回路の経路内に入ること
により、その位相遅れが問題となり、この位相遅
れを補償する必要がある。その為に位相補償回路
が設けられている。 The switching regulator is equipped with a feedback circuit that detects the DC output voltage and compares it with a reference voltage, and controls the conduction width of the switching element based on the comparison result. It is equipped with a filter. Therefore, when this filter enters the path of the feedback circuit described above, its phase lag becomes a problem, and it is necessary to compensate for this phase lag. For this purpose, a phase compensation circuit is provided.
従来例のスイツチングレギユレータの位相補償
回路は、例えば、第3図に示す構成を有するもの
であり、31は電源整流回路、32はトランス、
33は駆動回路、34は比較器、35は鋸歯状波
発生器、36は誤差増幅器、37は負荷、Q11
はトランジスタ、D11,D12はダイオード、
C11〜C16はコンデンサ、L11,L12は
リアクトル、FL11,FL12はフイルタ、R1
1〜R15は抵抗、Vrは基準電圧、Vccは誤差
増幅器36の動作電圧である。
The phase compensation circuit of a conventional switching regulator has, for example, the configuration shown in FIG. 3, where 31 is a power rectifier circuit, 32 is a transformer,
33 is a drive circuit, 34 is a comparator, 35 is a sawtooth wave generator, 36 is an error amplifier, 37 is a load, Q11
is a transistor, D11 and D12 are diodes,
C11 to C16 are capacitors, L11 and L12 are reactors, FL11 and FL12 are filters, and R1
1 to R15 are resistors, Vr is a reference voltage, and Vcc is an operating voltage of the error amplifier 36.
電源整流回路31により例えば全波整流された
直流電圧がトランス32の一次巻線に加えられ、
スイツチング素子としてのトランジスタQ11が
駆動回路33により制御されて、トランス32の
一次巻線に流れる電流のオン、オフ制御が行われ
る。そして、トランス32の二次巻線に誘起した
電圧は、ダイオードD11,D12により整流さ
れ、リアクトルL11とコンデンサC11とから
なるフイルタFL11及びリアクトルL12とコ
ンデンサC12とからなるフイルタFL12とに
より平滑化されて、負荷37に直流出力電圧が印
加される。 For example, a full-wave rectified DC voltage is applied to the primary winding of the transformer 32 by the power rectifier circuit 31,
A transistor Q11 serving as a switching element is controlled by a drive circuit 33 to turn on and off the current flowing through the primary winding of the transformer 32. The voltage induced in the secondary winding of the transformer 32 is rectified by diodes D11 and D12, and smoothed by a filter FL11 consisting of a reactor L11 and a capacitor C11, and a filter FL12 consisting of a reactor L12 and a capacitor C12. , a DC output voltage is applied to the load 37.
この直流出力電圧は、抵抗R11,R12によ
り分圧されて誤差増幅器36の+端子に加えら
れ、基準電圧Vrとの差の信号が比較器34の+
端子に加えられ、鋸歯状波発生器35からの鋸歯
状波信号と比較され、直流出力電圧が設定値より
高くなつた場合に、パルス幅が狭くなるようなパ
ルス幅変調された信号が駆動回路33に加えら
れ、トランジスタQ11の導通幅が制御される。
即ち、直流出力電圧を検出してトランジスタQ1
1の導通幅を制御する帰還回路により、直流出力
電圧が安定化されるものである。 This DC output voltage is divided by resistors R11 and R12 and applied to the + terminal of the error amplifier 36, and the signal of the difference from the reference voltage Vr is sent to the + terminal of the comparator 34.
A pulse width modulated signal is applied to the terminal and compared with the sawtooth wave signal from the sawtooth wave generator 35, and the pulse width is narrowed when the DC output voltage becomes higher than the set value. 33 to control the conduction width of transistor Q11.
That is, by detecting the DC output voltage, the transistor Q1
A feedback circuit that controls the conduction width of 1 stabilizes the DC output voltage.
この帰還回路に、直流出力電圧の平滑化の為の
フイルタが含まれるものであり、このフイルタに
より、位相が180度遅れることになり、スイツチ
ングレギユレータの動作が不安定とある。その為
に、誤差増幅器36には、抵抗R14,R15と
コンデンサC13とからなる位相補償回路が接続
され、フイルタによる位相遅れが補償される。又
コンデンサC15,C16は、直流出力電圧の出
力端子と筐体との間に接続され、ノイズ成分をバ
イパスさせる為のものである。 This feedback circuit includes a filter for smoothing the DC output voltage, and this filter causes a phase delay of 180 degrees, making the operation of the switching regulator unstable. For this purpose, a phase compensation circuit including resistors R14 and R15 and a capacitor C13 is connected to the error amplifier 36 to compensate for the phase delay caused by the filter. Further, capacitors C15 and C16 are connected between the output terminal of the DC output voltage and the housing to bypass noise components.
又直流出力電圧のリツプルを1段のフイルタに
より除去できない場合に、図示のように、2段接
続のフイルタFL11,FL12が設けられてい
る。この場合に、フイルタFL11,FL12の共
振周波数01,02は、リアクトルL11,L12
のインダクタンスと、コンデンサC11,C12
の静電容量との選定により、01<02の関係に設
定される。例えば、電源整流回路31に於ける全
波整流による低周波成分を、フイルタFL11に
より除去するように、その共振周波数01を設定
し、トランジスタQ11のスイツチングによる高
周波成分を、フイルタFL12により除去するよ
うに、その共振周波数02を設定することになる。 Furthermore, when ripples in the DC output voltage cannot be removed by a single-stage filter, two-stage connected filters FL11 and FL12 are provided as shown. In this case, the resonance frequencies 01 and 02 of the filters FL11 and FL12 are the same as those of the reactors L11 and L12.
inductance and capacitors C11 and C12
By selecting the capacitance of , the relationship of 01 < 02 is established. For example, the resonance frequency 01 is set so that the low frequency component caused by full wave rectification in the power rectifier circuit 31 is removed by the filter FL11, and the high frequency component caused by the switching of the transistor Q11 is removed by the filter FL12. , its resonant frequency 02 will be set.
このように2段接続のフイルタFL11,FL1
2を設けた場合は、誤差増幅器36の一端子と出
力端子との間に接続した位相補償回路のみではフ
イルタFL12による位相遅れを補償できないの
で、2段接続のフイルタFL11,FL12の段間
と、誤差増幅器36の+端子との間に、コンデン
サC14からなる位相補償回路を接続する。即
ち、フイルタFL12による遅れをコンデンサC
14からなる位相補償回路により進み補償するも
のである。 In this way, two-stage connected filters FL11 and FL1
2, the phase delay caused by the filter FL12 cannot be compensated for only by the phase compensation circuit connected between one terminal and the output terminal of the error amplifier 36, so between the stages of the two-stage connected filters FL11 and FL12, A phase compensation circuit consisting of a capacitor C14 is connected between the positive terminal of the error amplifier 36 and the + terminal of the error amplifier 36. In other words, the delay caused by filter FL12 is reduced by capacitor C.
The lead compensation is performed by a phase compensation circuit consisting of 14 components.
前述の従来例に於いて、コンデンサC14から
なる位相補償回路により位相補償を行わせる為に
は、直流出力電圧の接地側出力端子の電位と、誤
差増幅器36の接地電位とを同一とする必要があ
る。従つて、フイルタFL11,FL12を構成す
るリアクトルL11,L12は、出力回路の片線
側のみに接続されている。その為、トランジスタ
Q11のスイツチング等によるコモンモードノイ
ズは、リアクトルL11,L12を接続した側で
は、これらのリアクトルL11,L12とコンデ
ンサC15とにより減衰させることができる。し
かし、接地側では、このような作用がないことに
より、コモンモードノイズを減衰させることがで
きない欠点があつた。
In the conventional example described above, in order to perform phase compensation by the phase compensation circuit consisting of the capacitor C14, it is necessary to make the potential of the ground side output terminal of the DC output voltage and the ground potential of the error amplifier 36 the same. be. Therefore, reactors L11 and L12 that constitute filters FL11 and FL12 are connected only to one wire side of the output circuit. Therefore, common mode noise caused by switching of the transistor Q11 or the like can be attenuated by the reactors L11, L12 and the capacitor C15 on the side to which the reactors L11, L12 are connected. However, since there is no such effect on the ground side, there is a drawback that common mode noise cannot be attenuated.
本発明は、前述のようなコモンモードノイズを
充分に減衰させることができる位相補償回路を提
供することを目的とするものである。 An object of the present invention is to provide a phase compensation circuit that can sufficiently attenuate the common mode noise as described above.
本発明のスイツチングレギユレータの位相補償
回路は、1段目のフイルタから補助トランスを介
して誤差増幅器に交流帰還を施するものであり、
第1図を参照して説明する。
The phase compensation circuit of the switching regulator of the present invention performs AC feedback from the first stage filter to the error amplifier via the auxiliary transformer,
This will be explained with reference to FIG.
直流出力電圧を検出して比較回路10により基
準電圧と比較し、その比較結果によりスイツチン
グ素子の導通幅を制御して、電源整流回路により
整流して主トランスの一次巻線に流す電流を制御
し、直流出力電圧を一定化するスイツチングレギ
ユレータに於いて、直流出力電圧の出力回路の両
線にそれぞれリアクトル1a,1b,2a,2b
を接続し、且つ両線間にコンデンサ3,4を接続
した2段接続のフイルタ5,6を設け、この2段
接続のフイルタ5,6の段間に、直流遮断用のコ
ンデンサ7を介して、補助トランス8の一次巻線
を接続し、この補助トランス8の二次巻線に、交
流帰還用コンデンサ9を介して、直流出力電圧の
検出値を加える比較回路10の端子に接続したも
のである。 The DC output voltage is detected and compared with a reference voltage by the comparator circuit 10, and the conduction width of the switching element is controlled based on the comparison result, and the current that is rectified by the power rectifier circuit and sent to the primary winding of the main transformer is controlled. , in a switching regulator that stabilizes the DC output voltage, reactors 1a, 1b, 2a, 2b are connected to both lines of the output circuit of the DC output voltage, respectively.
A two-stage connected filter 5, 6 is provided, with capacitors 3, 4 connected between both wires, and a DC cutoff capacitor 7 is connected between the two stages of the two-stage connected filters 5, 6. , the primary winding of an auxiliary transformer 8 is connected, and the secondary winding of this auxiliary transformer 8 is connected to a terminal of a comparator circuit 10 which applies a detected value of the DC output voltage via an AC feedback capacitor 9. be.
主トランスの一次巻線に接続したスイツチング
素子の導通幅を制御し、その主トランスの二次巻
線に誘起した電圧を整流回路により整流し、その
整流出力をフイルタ5,6により平滑化して直流
出力電圧とし、この直流出力電圧を抵抗により分
圧して比較回路10により基準電圧と比較し、そ
の比較結果により前記スイツチング素子を制御す
ることにより直流出力電圧を一定化する。なお、
2段接続のフイルタ5,6の1段目のフイルタ5
による位相遅れについては、従来と同様に、比較
回路10内に位相補償回路が設けられている。
The conduction width of the switching element connected to the primary winding of the main transformer is controlled, the voltage induced in the secondary winding of the main transformer is rectified by a rectifier circuit, and the rectified output is smoothed by filters 5 and 6 and converted into DC. This DC output voltage is divided by resistors and compared with a reference voltage by a comparison circuit 10, and the DC output voltage is made constant by controlling the switching element based on the comparison result. In addition,
First stage filter 5 of two-stage connected filters 5 and 6
Regarding the phase delay caused by the above, a phase compensation circuit is provided in the comparator circuit 10, as in the conventional case.
そして、2段接続のフイルタ5,6の段間に、
直流遮断用のコンデンサ7を介して補助トランス
8の一次巻線を接続し、その二次巻線に交流帰還
用コンデンサ9を接続して、フイルタ6による位
相遅れを補償する。 Then, between the stages of the two-stage connected filters 5 and 6,
The primary winding of an auxiliary transformer 8 is connected via a DC cutoff capacitor 7, and an AC feedback capacitor 9 is connected to its secondary winding to compensate for the phase delay caused by the filter 6.
この場合、補助トランス8を介して交流帰還が
行われるので、直流出力電圧の接地側出力端子の
電位と、比較回路10の接地電位とは同一電位で
なくても、交流帰還を行うことができる。 In this case, since AC feedback is performed via the auxiliary transformer 8, AC feedback can be performed even if the potential of the ground side output terminal of the DC output voltage and the ground potential of the comparator circuit 10 are not the same potential. .
又出力回路の両線にリアクトル1a,1b,2
a,2bを接続したことにより、両線に於けるコ
モンモードノイズを防止することができる。 Also, reactors 1a, 1b, 2 are connected to both lines of the output circuit.
By connecting a and 2b, common mode noise in both lines can be prevented.
以下図面を参照して本発明の実施例について詳
細に説明する。
Embodiments of the present invention will be described in detail below with reference to the drawings.
第2図は本発明の実施例の回路図であり、11
は電源整流回路、12は主トランス、13はトラ
ンジスタQ1の導通幅を制御する駆動回路、14
は比較器、15は鋸歯状波発生器、16は誤差増
幅器、17は補助トランス、18は負荷、D1,
D2はダイオード、C1〜C7はコンデンサ、R
1〜R5は抵抗、L1a,L1b,L2a,L2
bはリアクトル、FL1はリアクトルL1a,L
1bとコンデンサC1とからなるフイルタ、FL
2はリアクトルL2a,L2bとコンデンサC2
とからなるフイルタ、Vrは基準電圧、Vccは誤
差増幅器16の動作電圧である。 FIG. 2 is a circuit diagram of an embodiment of the present invention, and 11
12 is a main transformer; 13 is a drive circuit that controls the conduction width of transistor Q1; 14 is a power supply rectifier circuit;
is a comparator, 15 is a sawtooth wave generator, 16 is an error amplifier, 17 is an auxiliary transformer, 18 is a load, D1,
D2 is a diode, C1 to C7 are capacitors, R
1 to R5 are resistances, L1a, L1b, L2a, L2
b is reactor, FL1 is reactor L1a,L
1b and capacitor C1, FL
2 is reactor L2a, L2b and capacitor C2
Vr is the reference voltage, and Vcc is the operating voltage of the error amplifier 16.
誤差増幅器16の一端子と出力端子との間に接
続した抵抗R4,R5とコンデンサC3とからな
る位相補償回路は、従来例と同様である。又負荷
18に印加する直流出力電圧を一定化する動作に
ついても、従来例と同様であるから、重複する説
明は省略する。 A phase compensation circuit consisting of resistors R4 and R5 and a capacitor C3 connected between one terminal and the output terminal of the error amplifier 16 is the same as in the conventional example. Further, since the operation of making constant the DC output voltage applied to the load 18 is the same as that of the conventional example, a redundant explanation will be omitted.
駆動回路13と、比較回路14と、鋸歯状波発
生器15と、誤差増幅器16とを含めて、第1図
の比較回路10か構成されており、又リアクトル
L1a,L1b,L2a,L2bはコアを共用し
たコイルからなり、直流出力電圧の出力回路の両
線にそれぞれ接続され、又その両線間にコンデン
サC1,C2が接続されている。このように出力
回路の両線にリアクトルが接続されていることに
より、両線に於けるコモンモードノイズを除去す
ることができる。 The comparator circuit 10 shown in FIG. 1 includes a drive circuit 13, a comparator circuit 14, a sawtooth wave generator 15, and an error amplifier 16, and the reactors L1a, L1b, L2a, and L2b are connected to the core. It consists of a coil that shares the same voltage and is connected to both lines of the DC output voltage output circuit, and capacitors C1 and C2 are connected between the two lines. By connecting reactors to both lines of the output circuit in this way, common mode noise on both lines can be removed.
又リアクトルL1a,L1bとコンデンサC1
とからなるフイルタFL1と、リアクトルL2a,
L2bとコンデンサC2とからなるフイルタFL
2との2段接続の段間に、直流遮断用の比較的容
量の大きいコンデンサC4を介して補助トランス
17の一次巻線を接続し、その二次巻線に交流帰
還用コンデンサC5を介して誤差増幅器16の+
端子を接続する。即ち、直流出力電圧の分圧用の
抵抗R1の両端に、補助トランス17の二次巻線
とコンデンサ5との直列回路が接続され、抵抗R
1,R2により分圧された直流出力電圧に、補助
トランス17とコンデンサ5とを介して交流成分
が帰還され、フイルタFL2による位相遅れを補
償することができる。 Also, reactors L1a, L1b and capacitor C1
A filter FL1 consisting of a reactor L2a,
Filter FL consisting of L2b and capacitor C2
The primary winding of the auxiliary transformer 17 is connected between the stages of the two-stage connection with 2 through a capacitor C4 with a relatively large capacity for DC cutoff, and the secondary winding is connected through a capacitor C5 for AC feedback. + of error amplifier 16
Connect the terminals. That is, a series circuit of the secondary winding of the auxiliary transformer 17 and the capacitor 5 is connected to both ends of the resistor R1 for dividing the DC output voltage, and the resistor R
An AC component is fed back to the DC output voltage divided by 1 and R2 via the auxiliary transformer 17 and the capacitor 5, and the phase delay caused by the filter FL2 can be compensated for.
以上説明したように、本発明は、直流出力電圧
の出力回路の両線に、それぞれリアクトル1a,
1b,2a,2bを接続し、その両線間にコンデ
ンサ3,4を接続して、2段接続のフイルタ5,
6を構成し、又そのフイルタ5,6の段間に、直
流遮断用のコンデンサ7を介して補助トランス8
の一次巻線を接続し、その二次巻線に交流帰還用
コンデンサ9を介して比較回路10の検出電圧印
加端子に接続したものであり、トランス結合によ
り交流帰還を行うことにより、比較回路10の接
地電位と、直流出力電圧の出力端子の電位とを異
ならせても、2段目のフイルタ6による位相遅れ
を補償することが可能となる。
As explained above, the present invention provides a reactor 1a, a
1b, 2a, and 2b are connected, and capacitors 3 and 4 are connected between the two lines to form a two-stage connected filter 5,
6, and an auxiliary transformer 8 is connected between the stages of the filters 5 and 6 via a DC cutoff capacitor 7.
The primary winding is connected to the secondary winding, and the secondary winding is connected to the detection voltage application terminal of the comparator circuit 10 via the AC feedback capacitor 9. By performing AC feedback through transformer coupling, the comparator circuit 10 It is possible to compensate for the phase delay caused by the second stage filter 6 even if the ground potential of the output terminal and the potential of the output terminal of the DC output voltage are made different.
又、出力回路の両線にそれぞれリアクトル1
a,1b,2a,2bを接続したことにより、両
線に於けるコモンモードノイズを除去し、負荷に
安定化した直流出力電圧を印加することができる
利点がある。 Also, reactor 1 is installed on both lines of the output circuit.
By connecting a, 1b, 2a, and 2b, there is an advantage that common mode noise in both lines can be removed and a stabilized DC output voltage can be applied to the load.
第1図は本発明の原理説明図、第2図は本発明
の実施例の回路図、第3図は従来例の回路図であ
る。
1a,1b,2a,2bはリアクトル、3,4
はコンデンサ、5,6はフイルタ、7は直流遮断
用コンデンサ、8は補助トランス、9は交流帰還
用コンデンサ、10は比較回路である。
FIG. 1 is a diagram explaining the principle of the present invention, FIG. 2 is a circuit diagram of an embodiment of the present invention, and FIG. 3 is a circuit diagram of a conventional example. 1a, 1b, 2a, 2b are reactors, 3, 4
1 is a capacitor, 5 and 6 are filters, 7 is a DC cutoff capacitor, 8 is an auxiliary transformer, 9 is an AC feedback capacitor, and 10 is a comparison circuit.
Claims (1)
基準電圧と比較し、比較結果によりスイツチング
素子の導通幅を制御して、前記直流出力電圧を一
定化するスイツチングレギユレータに於いて、 前記直流出力電圧の出力回路の両線にそれぞれ
リアクトル1a,1b,2a,2bを接続し、且
つ前記両線間にコンデンサ3,4を接続した2段
接続のフイルタ5,6を設け、 該2段接続のフイルタ5,6の段間に、直流遮
断用のコンデンサ7を介して、補助トランス8の
一次巻線を接続し、該補助トランス8の二次巻線
に交流帰還用コンデンサ9を介して、前記直流出
力電圧の検出値を加える前記比較回路10の端子
に接続した ことを特徴とするスイツチングレギユレータの位
相補償回路。[Claims] 1. A switching regulator that detects a DC output voltage, compares it with a reference voltage by a comparison circuit 10, and controls the conduction width of a switching element based on the comparison result to keep the DC output voltage constant. In this case, two-stage connected filters 5 and 6 are provided, in which reactors 1a, 1b, 2a, and 2b are respectively connected to both lines of the output circuit for the DC output voltage, and capacitors 3 and 4 are connected between the two lines. The primary winding of an auxiliary transformer 8 is connected between the stages of the two-stage connected filters 5 and 6 via a capacitor 7 for DC cutoff, and the secondary winding of the auxiliary transformer 8 is connected for AC feedback. A phase compensation circuit for a switching regulator, characterized in that the circuit is connected via a capacitor 9 to a terminal of the comparison circuit 10 to which the detected value of the DC output voltage is added.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6044488A JPH01238456A (en) | 1988-03-16 | 1988-03-16 | Phase compensating circuit for switching regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6044488A JPH01238456A (en) | 1988-03-16 | 1988-03-16 | Phase compensating circuit for switching regulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01238456A JPH01238456A (en) | 1989-09-22 |
| JPH0582149B2 true JPH0582149B2 (en) | 1993-11-17 |
Family
ID=13142455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6044488A Granted JPH01238456A (en) | 1988-03-16 | 1988-03-16 | Phase compensating circuit for switching regulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01238456A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2575480Y2 (en) * | 1991-07-18 | 1998-06-25 | 株式会社東芝 | Stabilized power supply circuit |
| KR100644327B1 (en) * | 2005-01-18 | 2006-11-10 | 주식회사 엘씨케이전자 | Circuit device to prevent malfunction of feedback system of SMPS caused by strong radio interference of external equipment |
| JP6801816B2 (en) * | 2018-02-15 | 2020-12-16 | 富士電機株式会社 | Switching power supply |
-
1988
- 1988-03-16 JP JP6044488A patent/JPH01238456A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01238456A (en) | 1989-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5216585A (en) | Switching power source device | |
| US5490055A (en) | Multiloop feedback control apparatus for DC/DC converters with frequency-shaping band pass current control | |
| US5450307A (en) | Switching power source apparatus | |
| US5712780A (en) | Unity power factor converter for high quality power supply with magnetically coupled compensation | |
| JPH08331850A (en) | Power supply | |
| JPH0582149B2 (en) | ||
| KR20030047787A (en) | Switching power supply circuit | |
| JPH02269465A (en) | Power unit | |
| JPH10256859A (en) | AC line filter | |
| US4156175A (en) | Voltage regulation apparatus using simulated ferroresonance | |
| JP3090766B2 (en) | AC / DC converter | |
| JPH0557828B2 (en) | ||
| JPS63228967A (en) | Resonance type switching power source | |
| JP2575480Y2 (en) | Stabilized power supply circuit | |
| JPS59201687A (en) | Switching regulator | |
| JPH07163150A (en) | Power factor correction rectifier circuit | |
| JPH04265A (en) | Power converter | |
| JPH0279766A (en) | Noise filter circuit for switching power source | |
| JPH0357704B2 (en) | ||
| JPS6236468B2 (en) | ||
| JPH07337010A (en) | Switching power supply | |
| JPS6412180B2 (en) | ||
| SU1734175A1 (en) | Stabilizing dc source of voltage | |
| JPH08149815A (en) | Switching power supply circuit | |
| JP2725287B2 (en) | Switching power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |