JPH0584065B2 - - Google Patents
Info
- Publication number
- JPH0584065B2 JPH0584065B2 JP58131493A JP13149383A JPH0584065B2 JP H0584065 B2 JPH0584065 B2 JP H0584065B2 JP 58131493 A JP58131493 A JP 58131493A JP 13149383 A JP13149383 A JP 13149383A JP H0584065 B2 JPH0584065 B2 JP H0584065B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- transistor
- thin film
- amorphous silicon
- photoreceptor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/191—Photoconductor image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Description
【発明の詳細な説明】
本発明は固体イメージセンサの製造方法に関す
るものある。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method of manufacturing a solid-state image sensor.
従来固体イメージセンサはラインセンサとエリ
アセンサに大別されており、ラインセンサはフア
クシミリ等の読み取り用に又、エリアセンサはビ
デオカメラ用に用いられている。 Conventional solid-state image sensors are broadly classified into line sensors and area sensors, with line sensors being used for reading facsimiles and the like, and area sensors being used for video cameras.
近年の情報処理機器の発展に伴い安価で高性能
のデバイスや機器が求められてきつつある。特に
オフイス用からパーソナル、ホームへと普及する
につれてこの要求は高まりつつある。 With the recent development of information processing equipment, there is a growing demand for inexpensive and high-performance devices and equipment. In particular, this demand is increasing as devices become more widespread from office use to personal and home use.
例えば、フアクシミリにしても20万円以下のホ
ーム用のものが市場投入されつつある。フアクシ
ミリにおいてはそのシステム内は読み出し部(リ
ードアウト)と記録(プリント)部及び通信系か
ら成るが、記録部はサーマルヘツド等の開発によ
り、又通信系はLSIの発展により、かなり低コス
トになる目途がたつてきたが、リード・アウト部
は複雑な光学系とセンサ自体がコストが高いの
で、全体としてコスト高になつてしまう。 For example, facsimile machines for home use that cost less than 200,000 yen are being introduced to the market. In facsimile, the system consists of a readout section, a recording section, and a communication system, but the cost of the recording section has become considerably lower due to the development of thermal heads, etc., and the communication system has become considerably cheaper due to the development of LSI. Although we are nearing completion, the read-out section has a complicated optical system and the sensor itself is expensive, so the overall cost will be high.
従つてこのリードアウト部を低コストでしかも
高性能に作り込む技術が必要である。この部分の
低コスト化が可能になると、更にフアクシミリ、
コピーマシン、プリンタとの有機的な結合により
インテリジエント機能を持たせた万能マシンとし
てより高度の機器が実現できる。 Therefore, there is a need for a technology for manufacturing this lead-out section at low cost and with high performance. If it becomes possible to reduce the cost of this part, facsimile,
By organically combining it with copy machines and printers, more advanced equipment can be realized as a versatile machine with intelligent functions.
このリードアウト部の低コスト化、高性能化を
可能にするには光学系を簡単にできるようなイメ
ージセンサが必要である。このために近年読み取
り対象とイメージセンサを密着させる密着型のセ
ンサが提案されている。 In order to reduce the cost and improve the performance of this readout section, an image sensor with a simple optical system is required. For this reason, in recent years, close-contact sensors have been proposed in which the object to be read and the image sensor are brought into close contact with each other.
しかし実際には特性が不十分であつたり、信頼
性が劣つていたり、又外部処理が複雑すぎてコス
ト的に成立しない等の欠点があつた。 However, in reality, they have had drawbacks such as insufficient characteristics, poor reliability, and external processing that is too complex to be cost-effective.
従つて本発明の目的は、高性能かつ十分に信頼
性があり、更には低コスト化可能にする固体イメ
ージセンサを提供することにある。さらに、本発
明の目的は、感光体を形成する工程において同時
に、その感光体に付随する薄膜トランジスタの特
性を向上させるイメージセンサの製造方法を提供
することにある。 SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a solid-state image sensor that has high performance, is sufficiently reliable, and can be manufactured at low cost. A further object of the present invention is to provide an image sensor manufacturing method that improves the characteristics of a thin film transistor attached to a photoreceptor at the same time as the process of forming the photoreceptor.
かかる本発明は、薄膜感光体と、該薄膜感光体
に電気的に接続され当該薄膜感光体を選択する薄
膜トランジスタとを少なくとも表面の絶縁された
基板上に形成してなるイメージセンサの製造方法
に於いて、
前記薄膜トランジスタのチヤネル部となる多結
晶シリコン膜を前記基板上に形成する工程と、
当該工程の後、前記薄膜感光体となるアモルフ
アスシリコン膜を前記基板上に、H2含有雰囲気
のプラズマCVD法により形成する工程とを有す
ることを特徴とする。 The present invention provides a method for manufacturing an image sensor in which a thin film photoreceptor and a thin film transistor electrically connected to the thin film photoreceptor and selecting the thin film photoreceptor are formed on a substrate having at least an insulated surface. forming a polycrystalline silicon film on the substrate, which will become the channel portion of the thin film transistor; and after this step, forming an amorphous silicon film, which will become the thin film photoreceptor, on the substrate in a plasma atmosphere containing H 2 . It is characterized by having a step of forming by CVD method.
第1図は本発明に用いるラインセンサのブロツ
ク図である。 FIG. 1 is a block diagram of a line sensor used in the present invention.
エレメント8がライン状にNビツト配置されて
おり1つのエレメントはスキヤン回路1、スイツ
チング回路2、感光セル部3からなる。 N bits of elements 8 are arranged in a line, and one element consists of a scan circuit 1, a switching circuit 2, and a photosensitive cell section 3.
スキヤン回路1は基本的にはシフトレジスタで
あり、スイツチング回路2のスイツチングトラン
ジスタ4のゲート5に入力され、トランジスタ4
をON−OFFのコントロールをする。 The scan circuit 1 is basically a shift register, and is input to the gate 5 of the switching transistor 4 of the switching circuit 2.
Control ON-OFF.
基本動作は感光セル部3内に蓄えられた電荷
の、照射される光量に応じた放電量をスイツチン
グトランジスタ4がONすることにより出力ライ
ンVoに読み出される。 The basic operation is to read out the discharge amount of the charges stored in the photosensitive cell section 3 to the output line Vo by turning on the switching transistor 4 in accordance with the amount of light irradiated.
Nビツトのセルが順次スキヤン回路により読み
出され、各セルのシリアル・データとして出力ラ
インVoに現われる。この結果各セルに照射され
た光量に比例して電気量に変換されることにな
る。 The N-bit cells are sequentially read out by the scan circuit and appear on the output line Vo as serial data for each cell. As a result, the amount of light irradiated to each cell is converted into an amount of electricity in proportion to the amount of light.
第2図は第1図の具体的回路を示す図であり、
1はシフトレジスタ、2はスイツチング回路であ
るトランジスタ、3は感光セルである。 FIG. 2 is a diagram showing a specific circuit of FIG. 1,
1 is a shift register, 2 is a transistor which is a switching circuit, and 3 is a photosensitive cell.
10はクロツクラインであり、11はデータ入
力ライン、12はフリツプ・フロツプ、13は薄
膜トランジスタ、14は光電変換素子、15は容
量である。 10 is a clock line, 11 is a data input line, 12 is a flip-flop, 13 is a thin film transistor, 14 is a photoelectric conversion element, and 15 is a capacitor.
このとき、本発明の実施例の特徴はトランジス
タを含めて全ての素子が薄膜で形成されることに
ある。 At this time, the feature of the embodiment of the present invention is that all elements including transistors are formed of thin films.
第3図はこの回路の各部の動作波形を示してお
り、シフトトランジスタ列の各出力Q1〜Qoが順
次出力されると、スイツチングトランジスタが順
次選択されることに応じて、充電電流が出力ライ
ンに出てくる。このピーク値が各セルの光量に対
応するので、ローパスフイルタやピークホールド
回路を通すことにより、光量に比例した信号レベ
ルが得られる。 Figure 3 shows the operating waveforms of each part of this circuit. When each output Q 1 to Q o of the shift transistor array is sequentially output, the charging current increases as the switching transistors are sequentially selected. will appear on the output line. Since this peak value corresponds to the amount of light in each cell, by passing the signal through a low-pass filter or a peak hold circuit, a signal level proportional to the amount of light can be obtained.
本発明に用いるスイツチング、トランジスタや
シフトレジスタ等の回路は、多結晶シリコンによ
る薄膜トランジスタ(ポリシリコン−TFT)を
用い、感光体膜はアモルフアスシリコンを用い
る。この方式の利点は
(1) スイツチングトランジスタや周辺駆動回路
は、当然光が入射されることになるが、光が入
射されると、トランジスタのOFF状態で光電
流が生じ、リーク電流を発生し、トランジスタ
が完全なOFFにならなくなり、この結果動作
が停止したり、誤動作したりする。ところがポ
リシリコン−TFTは光の吸収はごく少なく、
光入射しても誤動作を起こさない。 Circuits such as switching, transistors, and shift registers used in the present invention use thin film transistors (polysilicon-TFT) made of polycrystalline silicon, and amorphous silicon is used for the photoreceptor film. The advantages of this method are (1) Naturally, light is incident on the switching transistors and peripheral drive circuits, but when light is incident, a photocurrent is generated when the transistor is in the OFF state, causing leakage current. , the transistor will no longer turn off completely, resulting in it stopping or malfunctioning. However, polysilicon-TFT absorbs very little light.
Does not cause malfunction even if light enters it.
(2) 一方光導電膜は、光吸収が大きい方がよく、
アモルフアスシリコン膜は最適である。(2) On the other hand, for photoconductive films, the higher the light absorption, the better;
Amorphous silicon film is optimal.
(3) アモルフアスシリコンのデポジシヨン法を
H2雰囲気でプラズマCVD法で行なうと、この
時、H原子がポリシリコン−TFTの界面の準
位を打ち消し、ポリシリコン−TFTのトラン
ジスタ特性が飛躍的に改善される。つまり、周
知の如く、アモルフアスシリコンはSiH4ガス
雰囲気でプラズマCVD法を行なうことにより、
水素含有のアモルフアスシリコンが形成される
が、かかる状態ではポリシリコン−TFTのH2
処理はできない。従つて、さらにH2雰囲気を
加えることにより、アモルフアスシリコンのデ
ポジシヨンをしながら、TFTのH2処理ができ
る。TFTのチヤネルのポリシリコンは多数の
不対結合手(ダングリングボンド)を含有して
いるが、H2処理によりこのダングリングボン
ドをH原子で埋めることにより、移動度を改善
できる。従つてポリシリコン−TFT上にアモ
ルフアスシリコン膜をデポジツトするだけで、
自動的にポリシリコンTFTの性能が向上する。(3) Amorphous silicon deposition method
When plasma CVD is performed in an H 2 atmosphere, H atoms cancel the level at the polysilicon-TFT interface, and the transistor characteristics of the polysilicon-TFT are dramatically improved. In other words, as is well known, amorphous silicon is produced by plasma CVD in a SiH 4 gas atmosphere.
Hydrogen-containing amorphous silicon is formed, but in such a state the H 2 of polysilicon-TFT
Cannot be processed. Therefore, by further adding an H 2 atmosphere, it is possible to perform H 2 treatment on the TFT while depositing amorphous silicon. Although the polysilicon of the TFT channel contains many dangling bonds, mobility can be improved by filling these dangling bonds with H atoms through H 2 treatment. Therefore, by simply depositing an amorphous silicon film on a polysilicon-TFT,
This automatically improves the performance of polysilicon TFTs.
(4) アモルフアスシリコンの形成時をH2雰囲気
で行なうので、アモルフアスシリコンに存在す
るダンウングボンドにH元素がより多く導入さ
れ、光電流が流れ易なり、光感度が向上する。(4) Since amorphous silicon is formed in an H 2 atmosphere, more H elements are introduced into the down bonds present in amorphous silicon, making it easier for photocurrent to flow and improving photosensitivity.
第4図は、本発明による、薄膜トランジスタを
ポリシリコン、光導電膜をアモルフアスシリコン
で形成する具体的実現例であり、イはロのAB断
面を示す。 FIG. 4 shows a concrete implementation example in which the thin film transistor is formed of polysilicon and the photoconductive film is formed of amorphous silicon according to the present invention, and A and B show cross sections AB.
ガラスやセラミツクス等の材料からなる基板3
1上に多結晶シリコン薄膜をデポジツトしてパタ
ーニングすることによりソース34、チヤネル3
3、ドレイン32領域を形成する。 Substrate 3 made of material such as glass or ceramics
By depositing and patterning a polycrystalline silicon thin film on 1, a source 34 and a channel 3 are formed.
3. Form a drain 32 region.
その後熱酸化又はCVD法によりゲート絶縁用
のゲート膜35を形成し、更に例えば多結晶シリ
コン等のゲート電極材料をデポジツトしてパター
ニングしてゲート36を形成する。そしてイオン
打込法により、ソース、ドレイン電極32,33
としてP型又はN型域を作る。 Thereafter, a gate film 35 for gate insulation is formed by thermal oxidation or CVD, and a gate electrode material such as polycrystalline silicon is deposited and patterned to form a gate 36. Then, the source and drain electrodes 32 and 33 are formed using the ion implantation method.
Create a P-type or N-type region.
その後層間絶縁膜、例えばシリコン酸化膜41
をCVD法で形成しコンタクトホール37,43
を開孔し出力ラインとなるAl配線層と感光層の
下電極のAl層39を形成する。そして全体にア
モルフアスシリコン等の感光層40をH2雰囲気
でプラズマCVD法でデポジツトしてその上に感
光体の上電極となるITO等の透明電極層42を形
成する。 After that, an interlayer insulating film, for example, a silicon oxide film 41
are formed by the CVD method to form contact holes 37 and 43.
Holes are opened to form an Al wiring layer that will become an output line and an Al layer 39 that will serve as a lower electrode of the photosensitive layer. Then, a photosensitive layer 40 made of amorphous silicon or the like is deposited over the entire structure by a plasma CVD method in an H 2 atmosphere, and a transparent electrode layer 42 made of ITO or the like which becomes the upper electrode of the photoreceptor is formed thereon.
この後必要に応じて、電極39上のみアモルフ
アスシリコン膜とITO膜を残してエツチング・オ
フする。感光体層40は光が照射しない状態では
暗電流はInA以下であり、光に対しては数nA/
lxに設定しておく。この方式は感光体とキヤパシ
タが両方兼ねて形成されるのが利点である。感光
体層40としてアモルフアスシリコンを用いると
暗電流が非常に小さく、又光電流が多いのが特徴
でこの光読み取り用に向いている。 Thereafter, if necessary, the amorphous silicon film and ITO film are etched off leaving only the amorphous silicon film and the ITO film on the electrode 39. The photoreceptor layer 40 has a dark current of less than InA when not irradiated with light, and has a dark current of several nA/in when exposed to light.
Set it to lx. The advantage of this method is that both the photoreceptor and the capacitor are formed. When amorphous silicon is used as the photoreceptor layer 40, the dark current is very small and the photocurrent is large, making it suitable for this optical reading.
第11図はこのアモルフアスシリコン膜の感光
特性の代表例であり、照度11x(1ルツクス)以
下まで用いることができることが特徴である。 FIG. 11 shows a typical example of the photosensitive characteristics of this amorphous silicon film, which is characterized in that it can be used at illuminances of 11x (1 lux) or less.
第4図のように感光体層を、たて型(膜垂直)
導電タイプの特長は感光体層、及び上部電極のエ
ツチング・オフが不要で、単に膜をデポジツトす
ればよいという簡単さにある。 As shown in Figure 4, the photoreceptor layer is placed vertically (film perpendicular).
The advantage of the conductive type is that there is no need to etch off the photoreceptor layer or upper electrode, and the film can simply be deposited.
第5図は本発明の他の方式例である。 FIG. 5 shows another example of the method of the present invention.
これは感光体層を横型(膜水平)導電タイプを
用いるものである。イはロのCD断面であり、形
成プロセスに従つて説明する。 This uses a horizontal (horizontal film) conductive type photoreceptor layer. A is a CD cross section of B, and will be explained according to the formation process.
基板51上にトランジスタとキヤパシタを形成
するシリコン薄膜をCVD法で形成しパターニン
グの後にゲート酸化膜55を形成する。その後電
荷積用キヤパシタの下部電極部54にはN又はP
型層をイオン打込みにより形成しておく。 A silicon thin film for forming a transistor and a capacitor is formed on a substrate 51 by the CVD method, and after patterning, a gate oxide film 55 is formed. After that, N or P is applied to the lower electrode portion 54 of the charge product capacitor.
A mold layer is formed by ion implantation.
その後結晶シリコン等のゲート電極56とキヤ
パシタの上部電極57を形成してから、更にもう
1回イオン打込みを実施するとN又はP型のソー
ス域52、負性領域のチヤネル部53、ドレイン
域61とゲート電極56よりなるスイツチングト
ランジスタ部と下部電極54、上部電極62と絶
縁膜55からなるキヤパシタが形成される。 After that, a gate electrode 56 made of crystalline silicon or the like and an upper electrode 57 of the capacitor are formed, and then ion implantation is performed one more time to form an N or P type source region 52, a negative region channel region 53, and a drain region 61. A switching transistor section consisting of the gate electrode 56, a capacitor consisting of the lower electrode 54, the upper electrode 62 and the insulating film 55 are formed.
その後層間絶縁膜58をデポジツトしてからコ
ンタクトホール60,61,62を開孔し、出力
ラインとなるAl配線63と感光体層59を形成
する。感光体層はCdSやアモルフアスシリコン等
の光に対して敏感な半導体材料であり、キヤパシ
タと並列に配置されている。 After that, an interlayer insulating film 58 is deposited, contact holes 60, 61, and 62 are opened, and an Al wiring 63 that becomes an output line and a photoreceptor layer 59 are formed. The photoreceptor layer is a semiconductor material sensitive to light, such as CdS or amorphous silicon, and is arranged in parallel with the capacitor.
この結果光が照射されていない時は感光体層5
9は非に高抵抗であり、キヤパシタに蓄積された
電荷を放電することはないが、光が照射されると
キヤパシタの電荷を放電するので、スイツチング
トランジスタがONした時充電電流を生じること
になり、この結果光量が電気量に変換される。 As a result, when no light is irradiated, the photoreceptor layer 5
9 has a very high resistance and does not discharge the charge accumulated in the capacitor, but when it is irradiated with light, it discharges the charge in the capacitor, so when the switching transistor is turned on, a charging current is generated. As a result, the amount of light is converted into an amount of electricity.
この第5図に示す方法の特徴は、感光体膜を横
型導電性として用いることにより、上下の電極が
不要となることと、膜のピンホールが多くても使
用可能なことにある。 The feature of the method shown in FIG. 5 is that by using the photoreceptor film as a horizontal conductor, upper and lower electrodes are not required, and that it can be used even if the film has many pinholes.
第6図と第7図は本発明の他の実施例であり、
第4図の構造に対し光導電膜を薄い絶縁膜上に形
成している。 6 and 7 are other embodiments of the present invention,
In contrast to the structure shown in FIG. 4, a photoconductive film is formed on a thin insulating film.
即ち第4図の構造において光導電膜となるアモ
ルフアスシリコン膜40をAl電極39上に形成
する際、Alがアモルフアスシリコン膜中に拡散
して膜が破壊されるのを防ぐと共に、Al電極側
からアモルフアスシリコン膜への空乏層の広がり
を押えて耐圧を向上させるため、Al電極上に
SiO2やSi3N4等の絶縁膜でカバーしてからアモル
フアスシリコン膜を形成するものである。 That is, when forming the amorphous silicon film 40 that becomes a photoconductive film on the Al electrode 39 in the structure shown in FIG. 4, it is possible to prevent Al from diffusing into the amorphous silicon film and destroying the film. In order to suppress the spread of the depletion layer from the side to the amorphous silicon film and improve the breakdown voltage,
After covering with an insulating film such as SiO 2 or Si 3 N 4 , an amorphous silicon film is formed.
この結果等価的には第6図のようにこの絶縁膜
は容量66として、トランジスタ65と光導電膜
の等価抵抵68及び容量67の間に入るが、動作
上は差し支えなく、むしろAC結合になるので信
号は扱いやすくなる。 As a result, this insulating film is equivalently inserted as a capacitor 66 between the transistor 65 and the photoconductive film's equivalent resistance 68 and capacitance 67, as shown in FIG. This makes the signal easier to handle.
第7図はこの構造例であり、基板70上のトラ
ンジスタのソース、ドレイン層71,73とチヤ
ネル72、及びゲート絶縁膜74、ゲート電極7
5を、ポリシリコンTFTとして形成する。その
後層間のSiO2膜83を形成後、ソース、ドレイ
ン部のコンタクトホール76,77を開孔する。
この後Al,AlSiや、又ヒルロツクのない滑らか
な膜としてはAl−Si−Cuを形成し、エツチング
後バスラインVoへの引き出し配線78と電極7
9を形成する。 FIG. 7 shows an example of this structure, showing the source and drain layers 71 and 73 of the transistor on the substrate 70, the channel 72, the gate insulating film 74, and the gate electrode 7.
5 is formed as a polysilicon TFT. Thereafter, after forming an interlayer SiO 2 film 83, contact holes 76 and 77 for the source and drain portions are opened.
After that, Al, AlSi, or Al-Si-Cu is formed as a smooth film without hillocks, and after etching, the lead wiring 78 and the electrode 7 to the bus line Vo are formed.
form 9.
この後絶縁膜80、例えば常圧CVD法による
SiO2膜を約1000〜3000Åデポジツトして、この
後アモルフアスシリコン膜81と透明導電膜、例
えばITO膜82を形成する。 After this, the insulating film 80 is formed by, for example, atmospheric pressure CVD method.
A SiO 2 film of about 1000 to 3000 Å is deposited, and then an amorphous silicon film 81 and a transparent conductive film, for example an ITO film 82, are formed.
又必要に応じて図の如く、光導電部のみITO膜
82を残してエツチング・オフし、更にこの残つ
たITO膜をマスクに、アモルフアスシリコンのエ
ツチングを行う。 If necessary, as shown in the figure, only the photoconductive portion is etched off leaving the ITO film 82, and then amorphous silicon is etched using the remaining ITO film as a mask.
又絶縁膜80として、プラズマCVD法により
Si3N4やSiN,SiO2を形成して、ガスを切り換え
て連続してアモルフアスシリコン膜81をデポジ
ツトすると工程が簡便になる。 In addition, as the insulating film 80, it is made by plasma CVD method.
The process becomes simpler if Si 3 N 4 , SiN, or SiO 2 is formed and the amorphous silicon film 81 is deposited continuously by switching the gas.
本発明に用いるスキヤン回路はある程度の速い
スピードが要求される。例えばエレメント数が
1000で、読み出しサイクルが1msecとすると、ス
キヤン・スピードは1MHzである。このためスキ
ヤン回路は高速で動作可能のシフトレジスタと、
それを構成するトランジスタが要求される。この
ため移動度を大きくできるポリシリコンTFTで
スキヤン回路を形成することがよい。 The scan circuit used in the present invention is required to have a certain degree of high speed. For example, the number of elements
1000 and the read cycle is 1 msec, the scan speed is 1 MHz. For this reason, the scan circuit uses a shift register that can operate at high speed,
A transistor is required to construct it. For this reason, it is preferable to form the scan circuit with a polysilicon TFT that can increase mobility.
第12図はポリシリコンTFTを用いたN−
MOS(Pチヤネルでもよい)によるスキヤン回路
の一例である。 Figure 12 shows an N-
This is an example of a scan circuit using MOS (P channel may also be used).
セル116内にはトランスフアートランジスタ
111、書き込みトランジスタ113、ブートス
トラツプ容量となるトランジスタ112、及びプ
ルダウントランジスタ115、電荷消去用トラン
ジスタ114からなり、スタートパルスSPとク
ロツクφ1,φ2により、第13図のように動作す
る。 The cell 116 includes a transfer transistor 111, a write transistor 113, a transistor 112 serving as a bootstrap capacitor, a pull-down transistor 115 , and a charge erasing transistor 114 . works like this.
T出力又はS出力を感光セルのスイツチングト
ランジスタのゲート入力とする。この方式はブー
トストラツプ回路をTFTにより構成できるので、
バルク上のMOSトランジスタに比し、基板が絶
縁物であるので、ブートストラツプ容量の可変比
が大きくとれ、この結果ステツアツプされる電圧
が大きく、S出力の立ち上がりスピードが改良さ
れる。 The T output or the S output is used as the gate input of the switching transistor of the photosensitive cell. In this method, the bootstrap circuit can be configured with TFT, so
Compared to a bulk MOS transistor, since the substrate is an insulator, the variable ratio of the bootstrap capacitance can be increased, and as a result, the voltage to be stepped up is large, and the rise speed of the S output is improved.
又トランジスタ113にはバルクMOSのよう
にバツクチヤネル効果がないので、電圧上昇に伴
うシキイ値電圧の上昇がなく、S出力の出力を早
く立ち上げられるという利点がある。 Furthermore, since the transistor 113 does not have a back channel effect unlike a bulk MOS transistor, there is no rise in threshold voltage as the voltage rises, and there is an advantage that the S output can be started up quickly.
ここに用いるTFTは第9図に示すPチヤネル
かNチヤネル、いずれかのトランジスタを用いて
実現できる。 The TFT used here can be realized using either a P channel or an N channel transistor shown in FIG.
第8図はC−MOS構成のスキヤン回路の1例
であり、1エレメント分を示している。 FIG. 8 is an example of a scan circuit having a C-MOS configuration, and shows one element.
Pチヤネル薄膜トランジスタ(P−TFT)9
0〜93とNチヤネル薄膜トランジスタ(N−
TFT)94〜97により形成される。 P-channel thin film transistor (P-TFT) 9
0 to 93 and N channel thin film transistor (N-
TFT)94-97.
第9図はこのCMOS−TFTの構造例であり、
基板100上に第1層目のシリコン薄膜101を
形成後、ゲート酸化膜102を形成、この後ゲー
ト電極103を形成する。 Figure 9 shows an example of the structure of this CMOS-TFT.
After forming a first silicon thin film 101 on a substrate 100, a gate oxide film 102 is formed, and then a gate electrode 103 is formed.
この後Pチヤネルトランジスタ104にはボロ
ンイオンを、Nチヤネルトランジスタ105には
リン又はヒ素イオンを打込むと各々のトランジス
タができる。 Thereafter, boron ions are implanted into the P-channel transistor 104, and phosphorus or arsenic ions are implanted into the N-channel transistor 105, thereby forming the respective transistors.
このようにTFTの場合、従来の単結晶ウエハ
によるイメージセンサに比し、単にイオン打込み
工程を1回のみ追加するとモノチヤネルデバイス
(N−NOS又はP−MOS)からCMOSができる
ことが大きな特徴である。これは1つにはチヤネ
ル領域がP型でもN型でも不純物を含まない真性
領域を共通に用いていることによる。 In this way, a major feature of TFTs, compared to conventional single-crystal wafer-based image sensors, is that a monochannel device (N-NOS or P-MOS) can be converted to CMOS by simply adding one ion implantation process. . One reason for this is that whether the channel region is P type or N type, an intrinsic region containing no impurities is commonly used.
本発明に用いるトランジスタ(TFT)はスキ
ヤン回路においても、スイツチングトランジスタ
においてもスピードが要求され、即ちトランジス
タの特性を改良する必要がある。 The transistor (TFT) used in the present invention is required to be fast both in a scan circuit and as a switching transistor, that is, it is necessary to improve the characteristics of the transistor.
本発明に用いるトランジスタ部の形成プロセス
の1例として熱酸化膜をゲート絶縁膜として用い
ると良好なトランジスタ特性が得られる。 As an example of the process for forming the transistor section used in the present invention, good transistor characteristics can be obtained by using a thermal oxide film as the gate insulating film.
第1層目のチヤネル部とソース、ドレインを構
成する不純物を含まないシリコン薄膜を減圧
CVD法により570℃のデポジシヨン温度にて約
2000〜5000Å形成し、パターニングの後、1100℃
〜1150℃にてO2雰囲気で熱酸化して、約1500Å
の良好なゲート絶縁膜を形成すると同時に第1層
目のシリコン薄膜のグレインを成長させて良好な
多結晶とさせる。 Depressurize the impurity-free silicon thin film that makes up the first layer channel, source, and drain.
Approximately at a deposition temperature of 570℃ by CVD method
After 2000-5000Å formation and patterning, 1100℃
Thermal oxidation in O2 atmosphere at ~1150℃ to approximately 1500Å
At the same time as forming a good gate insulating film, grains of the first silicon thin film are grown to form a good polycrystal.
この後N+ドープされた多結晶シリコンのゲー
ト電極を形成し、その後ゲート電極をマスクにし
てPイオンを1×1015/cm2のドープ量で打込むと
チヤネルのみ真性領域として残る。 Thereafter, a gate electrode of polycrystalline silicon doped with N + is formed, and then P ions are implanted at a doping amount of 1×10 15 /cm 2 using the gate electrode as a mask, leaving only the channel as an intrinsic region.
この後、H2プラズマ処理を実施すると特性が
より改良される。第4図、第5図、第7図の方式
において感光体膜としてアモルフアスシリコンを
用いる際、水素ベースのプラズマCVDで行なう
と、同時にTFTもH2プラズマ処理が自動的に施
こされる。 After this, when H 2 plasma treatment is performed, the characteristics are further improved. When amorphous silicon is used as the photoreceptor film in the systems shown in FIGS. 4, 5, and 7, when hydrogen-based plasma CVD is used, the TFT is automatically subjected to H 2 plasma treatment at the same time.
又第7図の方式でも別個に行なうことは可能で
ある。第10図はこのような工程を経て得られた
N−TFTの特性例であり、チヤネル・キヤリア
移動度は約80cm2/V・secであり、単結晶シリコ
ンの約1/5という良好な特性である。 It is also possible to separately perform the method shown in FIG. Figure 10 shows an example of the characteristics of an N-TFT obtained through such a process, and the channel carrier mobility is approximately 80 cm 2 /V sec, which is a good characteristic that is approximately 1/5 that of single crystal silicon. It is.
又1000lxのもとでも、光リークはほとんど増加
せず、光照射のもとでも安定動作が可能である。
このトランジスタを用いて構成したスキヤン回路
は約2〜5MHzで動作し、十分な高速性が得られ
る。又スイツチングトランジスタのスイツチング
スピードは100nsec以下である。 Furthermore, even under 1000 lx, light leakage hardly increases, and stable operation is possible even under light irradiation.
A scan circuit constructed using this transistor operates at approximately 2 to 5 MHz, providing sufficient high speed. Furthermore, the switching speed of the switching transistor is 100 nsec or less.
本発明の実施例に従えば、次の利点がある。 According to embodiments of the present invention, there are the following advantages.
(1) 絶縁物基板上に簡単なプロセスにより構成さ
れるので、単結晶シリコンのようにサイズ的な
制限がなく、10cm〜30cmの密着型センサが可能
になり、低コスト化が実現する。(1) Since it is constructed on an insulating substrate through a simple process, there are no size restrictions like single crystal silicon, making it possible to create a close-contact sensor with a length of 10 cm to 30 cm, resulting in lower costs.
(2) スキヤン回路とスイツチング回路を内蔵する
ことにより外部との配線はたかだか10本位で済
み、実装コストが大幅に低減される。又出部ラ
インは絶縁物上に配置されるので浮遊容量が非
常に小さく、出力信号の振幅が使用電源電圧ま
でとれ、S/Nが大幅に改善されると共に後続
に複雑なアンプがなくても十分なシグナルレベ
ルが保証され、印画される像がきれいになる。(2) By incorporating a scanning circuit and a switching circuit, only 10 external wiring lines are required, significantly reducing implementation costs. In addition, since the output line is placed on an insulator, stray capacitance is extremely small, the amplitude of the output signal can be maintained up to the power supply voltage used, the S/N ratio is greatly improved, and there is no need for a complicated subsequent amplifier. Sufficient signal level is ensured and the printed image is clear.
(3) トランジスタとして多結晶シリコンTFTの
採用により、スイツチングのスピードが向上
し、又信頼性、安定性が大幅に改善される。又
CMOS化が容易であるのでスキヤン回路に応
用すると動作スピードや消費電力が良好な値が
得られる。又プロセスが簡単であり、低コスト
化が容易である。(3) Adoption of polycrystalline silicon TFTs as transistors improves switching speed and greatly improves reliability and stability. or
Since it is easy to convert into CMOS, good values for operating speed and power consumption can be obtained when applied to scan circuits. Furthermore, the process is simple and costs can be easily reduced.
(4) 感光体層が薄膜化されるので、単結晶シリコ
ンのようにライフタイムの分布による感光バラ
ツキが押えられ、センサのライン方向の感度分
布が大幅に低減する。(4) Since the photoreceptor layer is made thinner, variations in photoreceptivity due to lifetime distribution, as in single-crystal silicon, are suppressed, and the sensitivity distribution in the sensor's line direction is significantly reduced.
以上の如く、本発明によれば、前記薄膜トラン
ジスタのチヤネル部となる多結晶シリコン膜を前
記基板上に形成する工程と、当該工程の後、前記
薄膜感光体となるアモルフアスシリコン膜を前記
基板上に、H2含有雰囲気のプラズマCVD法によ
り形成す工程とを有したので、アモルフアスシリ
コン膜の形成とともに、前もつて形成されていた
薄膜トランジスタのチヤネル部の多結晶シリコン
膜がH2処理され、さらにアモルフアスシリコン
の水素化が進み、工程を増やすことなく同時にア
モルフアスシリコン膜の形成及び特性向上と薄膜
トランジスタの特性向上ができる。 As described above, according to the present invention, there is a step of forming a polycrystalline silicon film, which will become the channel portion of the thin film transistor, on the substrate, and after this step, an amorphous silicon film, which will become the thin film photoreceptor, is formed on the substrate. In addition, the process of forming the amorphous silicon film by a plasma CVD method in an H 2 -containing atmosphere was performed, so that the polycrystalline silicon film in the channel portion of the thin film transistor that had been previously formed was treated with H 2 . Further, the hydrogenation of amorphous silicon progresses, and it is possible to simultaneously form an amorphous silicon film and improve its characteristics and improve the characteristics of a thin film transistor without increasing the number of steps.
本発明はこのように、高性能かつ高信頼度で低
コストの固体イメージセンサを実現できるもの
で、その効果は多大なものである。 As described above, the present invention can realize a high-performance, highly reliable, and low-cost solid-state image sensor, and its effects are significant.
第1図は本発明に用いる固体イメージセンサの
ブロツク図である。第2図はその具体的回路図で
ある。第3図は第2図の回路図の動作波形を示す
図である。第4図イ,ロは本発明の実施例を示す
図である。第5図イ,ロは本発明の実施例を示す
図である。第6図は本発明の実施例を示す図であ
る第7図の回路図である。第7図は第6図に示さ
れる実施例の具体的構造例を示す図である。第8
図、第12図はスキヤン回路の1例を示す図であ
る。第9図はCMOSTFTの構造例を示す図であ
る。第13図は第12図の動作波形を示す図であ
る。第10図は本発明に用いるN−TFTの特性
例を示す図である。第11図は感光体層の光特性
を示す図である。
FIG. 1 is a block diagram of a solid-state image sensor used in the present invention. FIG. 2 is a specific circuit diagram thereof. FIG. 3 is a diagram showing operating waveforms of the circuit diagram of FIG. 2. FIGS. 4A and 4B are diagrams showing an embodiment of the present invention. FIGS. 5A and 5B are diagrams showing embodiments of the present invention. FIG. 6 is a circuit diagram of FIG. 7, which is a diagram showing an embodiment of the present invention. FIG. 7 is a diagram showing a specific structural example of the embodiment shown in FIG. 6. 8th
12 are diagrams showing an example of a scan circuit. FIG. 9 is a diagram showing an example of the structure of CMOSTFT. FIG. 13 is a diagram showing the operating waveforms of FIG. 12. FIG. 10 is a diagram showing an example of the characteristics of the N-TFT used in the present invention. FIG. 11 is a diagram showing the optical characteristics of the photoreceptor layer.
Claims (1)
され当該薄膜感光体を選択する薄膜トランジスタ
とを少なくとも表面の絶縁された基板上に形成し
てなるイメージセンサの製造方法に於いて、 前記薄膜トランジスタのチヤネル部となる多結
晶シリコン膜を前記基板上に形成する工程と、 当該工程の後、前記薄膜感光体となるアモルフ
アスシリコン膜を前記基板上に、H2含有雰囲気
のプラズマCVD法により形成する工程とを有す
ることを特徴とするイメージセンサの製造方法。[Scope of Claims] 1. A method for manufacturing an image sensor, in which a thin film photoreceptor and a thin film transistor electrically connected to the thin film photoreceptor and selecting the thin film photoreceptor are formed on a substrate whose surface is insulated at least. forming a polycrystalline silicon film on the substrate, which will become the channel portion of the thin film transistor; and after this step, forming an amorphous silicon film, which will become the thin film photoreceptor, on the substrate in an H 2 -containing atmosphere. 1. A method for manufacturing an image sensor, comprising: a step of forming the image sensor by a plasma CVD method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58131493A JPS6022881A (en) | 1983-07-19 | 1983-07-19 | Solid-state image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58131493A JPS6022881A (en) | 1983-07-19 | 1983-07-19 | Solid-state image sensor |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2188701A Division JPH0372770A (en) | 1990-07-17 | 1990-07-17 | reading device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6022881A JPS6022881A (en) | 1985-02-05 |
| JPH0584065B2 true JPH0584065B2 (en) | 1993-11-30 |
Family
ID=15059282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58131493A Granted JPS6022881A (en) | 1983-07-19 | 1983-07-19 | Solid-state image sensor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022881A (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2707533B2 (en) * | 1985-04-08 | 1998-01-28 | セイコーエプソン株式会社 | Solid-state imaging device |
| JPS62124769A (en) * | 1985-11-25 | 1987-06-06 | Matsushita Electric Ind Co Ltd | Close-contact image sensor |
| JPH0783096B2 (en) * | 1985-12-17 | 1995-09-06 | セイコーエプソン株式会社 | Solid-state imaging device |
| JPH0443931U (en) * | 1990-08-20 | 1992-04-14 | ||
| US6407418B1 (en) | 1998-09-16 | 2002-06-18 | Nec Corporation | Semiconductor device, method of manufacturing the same, image sensor apparatus having the same and image reader having the same |
-
1983
- 1983-07-19 JP JP58131493A patent/JPS6022881A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6022881A (en) | 1985-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4862237A (en) | Solid state image sensor | |
| EP0165764B1 (en) | Depletion mode thin film semiconductor photodetectors | |
| JP3467858B2 (en) | Photoelectric conversion element | |
| US5576222A (en) | Method of making a semiconductor image sensor device | |
| US7498189B2 (en) | Method of producing a radiation detector with a polysilicon converting layer | |
| Morozumi et al. | Completely integrated contact-type linear image sensor | |
| JPH0584065B2 (en) | ||
| JP2624112B2 (en) | Image sensor | |
| JPH04261071A (en) | Photoelectric conversion device | |
| JPS63237570A (en) | Manufacturing method of thin film transistor | |
| JPS5950102B2 (en) | semiconductor memory device | |
| JP2668317B2 (en) | Active matrix panel | |
| JPH0372770A (en) | reading device | |
| JPS6062155A (en) | Image sensor | |
| JPS6258550B2 (en) | ||
| JP2603285B2 (en) | Method for manufacturing photoconductive image sensor | |
| JPH0526347B2 (en) | ||
| JP2505848B2 (en) | Photoconductive image sensor | |
| JP3398195B2 (en) | TFT phototransistor, method of manufacturing the same, and optical sensor circuit using the same | |
| JPH04261070A (en) | Photoelectric conversion device | |
| JPH05145053A (en) | Solid-state image sensor | |
| JPH0620121B2 (en) | Method for manufacturing semiconductor device | |
| JPH03135524A (en) | solid state image sensor | |
| JPH06260626A (en) | Image scanner | |
| JPH03135525A (en) | Manufacturing method of solid-state image sensor |