Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0587150B2 - - Google Patents
[go: Go Back, main page]

JPH0587150B2 - - Google Patents

Info

Publication number
JPH0587150B2
JPH0587150B2 JP62109490A JP10949087A JPH0587150B2 JP H0587150 B2 JPH0587150 B2 JP H0587150B2 JP 62109490 A JP62109490 A JP 62109490A JP 10949087 A JP10949087 A JP 10949087A JP H0587150 B2 JPH0587150 B2 JP H0587150B2
Authority
JP
Japan
Prior art keywords
transistor
leakage current
current
base
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62109490A
Other languages
Japanese (ja)
Other versions
JPS63274169A (en
Inventor
Junichi Hikita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP62109490A priority Critical patent/JPS63274169A/en
Publication of JPS63274169A publication Critical patent/JPS63274169A/en
Publication of JPH0587150B2 publication Critical patent/JPH0587150B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、モノリツクICなどの高温下にお
けるリーク電流による誤動作を防止した半導体装
置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device such as a monolithic IC that is prevented from malfunctioning due to leakage current at high temperatures.

〔従来の技術〕[Conventional technology]

モノリシツクICでは、結晶欠陥によるリーク
電流の発生とは別に、定常的なPN逆接合による
リーク電流が温度上昇に伴つて増加することが知
られている。特に、バイポーラICでは、半導体
基板とその表面層に形成されたエピタキシヤル層
との間のリーク電流の増加によつて、モノリシツ
クICの使用温度で制限される。つまり、NPN型
トランジスタのコレクタおよびPNP型トランジ
スタのベースから基板への高温時のリーク電流に
よつて、ICの特性が変化して誤動作を引き起こ
し、所望の動作が得られなくなるのである。
In monolithic ICs, in addition to the leakage current caused by crystal defects, it is known that leakage current due to the steady PN reverse junction increases as the temperature rises. In particular, in bipolar ICs, the operating temperature of monolithic ICs is limited by the increase in leakage current between the semiconductor substrate and the epitaxial layer formed on its surface layer. In other words, leakage current from the collector of the NPN transistor and the base of the PNP transistor to the substrate at high temperatures changes the characteristics of the IC, causing malfunction and making it impossible to obtain the desired operation.

ところで、モノリシツクICでは、基本的な増
幅回路を構成する場合、第3図に示すように、回
路素子としてPNP型トランジスタ2が設置され
ている。このトランジスタ2は、そのエミツタに
端子4から抵抗5を通して電源電圧Vccが加えら
れるとともに、そのコレクタを抵抗6を通して接
地し、また、ベースに抵抗8,10を通して特定の
バイアス電圧が加えられている。そして、スイツ
チ12は、トランジスタ2の動作を切り換えるた
めに挿入されたものである。このスイツチ12を
破線で示すように導通させたとき、トランジスタ
2のベース・コレクタ間においては、通常の増幅
動作が行われ、入力端子13からトランジスタ2
のベースに加えられた入力信号Viに対応し、その
増幅出力Vpが出力端子14から取り出されるの
である。
By the way, when configuring a basic amplifier circuit in a monolithic IC, as shown in FIG. 3, a PNP type transistor 2 is installed as a circuit element. This transistor 2 has a power supply voltage Vcc applied to its emitter from a terminal 4 through a resistor 5, its collector grounded through a resistor 6, and a specific bias voltage applied to its base through resistors 8 and 10. The switch 12 is inserted to switch the operation of the transistor 2. When this switch 12 is made conductive as shown by the broken line, a normal amplification operation is performed between the base and collector of the transistor 2, and the input terminal 13 is connected to the transistor 2.
The amplified output V p corresponding to the input signal V i applied to the base of the amplifier is taken out from the output terminal 14 .

このようなモノリシツクICにおけるPNP型ト
ランジスタ2は、たとえば、第4図に示すよう
に、P型の半導体基板15に高濃度のN型の埋込
み層16を形成した後、表面層にN型のエピタキ
シヤル層18を形成し、このエピタキシヤル層1
8を分離領域20にて区画して隣接する他の導電
領域と分離することによつてベースBとし、その
エピタキシヤル層18の内部にP型の導電領域2
2,24を形成してエミツタEおよびコレクタC
としたものである。また、エピタキシヤル層18
には、ベース電極としての高濃度のN型の導電領
域26が形成されている。そして、エピタキシヤ
ル層18および分離領域20の表面には、絶縁層
28が設置されて、各導電領域22,24,26
には、ベース、エミツタおよびコレクタに対して
配線導体を設置して電気的な接続を図るための開
口が形成され、配線導体が設置される。
For example, as shown in FIG. 4, the PNP transistor 2 in such a monolithic IC is constructed by forming a highly doped N-type buried layer 16 in a P-type semiconductor substrate 15, and then depositing N-type epitaxy on the surface layer. epitaxial layer 18 is formed, and this epitaxial layer 1
8 is separated from other adjacent conductive regions by separation regions 20 to form a base B, and a P-type conductive region 2 is formed inside the epitaxial layer 18.
2 and 24 to form emitter E and collector C.
That is. In addition, the epitaxial layer 18
A highly doped N-type conductive region 26 is formed as a base electrode. Then, an insulating layer 28 is provided on the surface of the epitaxial layer 18 and the isolation region 20, and each conductive region 22, 24, 26 is provided with an insulating layer 28.
Openings are formed in the base, emitter, and collector for electrical connection by installing wiring conductors, and the wiring conductors are installed.

このようなトランジスタ2では、第3図におい
て、スイツチ12を開いた場合にバイアス電圧Vi
が解除されて動作が停止されるが、スイツチ12
を開いた場合でも、200℃の高温下では、ベース
Bを成すエピタキシヤル層18から半導体基板1
5に対してリーク電流ILが流れ、このリーク電流
ILの値は温度上昇によつて加速度的に増加するの
で、トランジスタ2は、異常な導通状態となる。
特に、このようなモノリシツクICでのPNP型ト
ランジスタ2では、ベースBがエピタキシヤル層
18で構成されているので、リーク電流ILが生じ
た場合、このリーク電流ILがトランジスタ2によ
つて電流増幅率β倍されて出力Vpに現れる。
In such a transistor 2, as shown in FIG. 3, when the switch 12 is opened, the bias voltage V i
is released and the operation is stopped, but switch 12
Even when opened, the semiconductor substrate 1 may be separated from the epitaxial layer 18 forming the base B at a high temperature of 200°C.
5, a leakage current I L flows, and this leakage current
Since the value of I L increases at an accelerated rate as the temperature rises, transistor 2 becomes abnormally conductive.
In particular, in the PNP transistor 2 in such a monolithic IC, the base B is composed of the epitaxial layer 18, so when a leakage current I L occurs, this leakage current I L is converted into a current by the transistor 2. It is multiplied by the amplification factor β and appears at the output V p .

このため、従来、高温時におけるこのような誤
動作を防止するため、種々の保護回路(サーマル
シヤツトダウン)が考えられて来た。
For this reason, various protection circuits (thermal shutdown) have conventionally been devised to prevent such malfunctions at high temperatures.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところで、高温時の誤動作は、微小電流による
動作を行う半導体装置程、その影響を大きく受け
るため、動作電流の微小化を防げ、半導体装置の
省電力化と矛盾することになる。また、保護回路
の付加によつて、サーマルシヤツトダウンを施し
ても、正常動作を行う温度範囲は狭く、+150℃程
度までが使用可能温度である。
By the way, malfunctions at high temperatures have a greater effect on semiconductor devices that operate with a smaller current, which is inconsistent with the goal of preventing the operating current from becoming smaller and reducing the power consumption of the semiconductor device. Furthermore, even if a thermal shutdown is performed by adding a protection circuit, the temperature range in which normal operation occurs is narrow, and the usable temperature is up to about +150°C.

そこで、この発明は、半導体装置において、リ
ーク電流を補償し、正常な動作を行い得る上限使
用温度を高め、使用可能な温度範囲を拡大したも
のである。
Therefore, the present invention compensates for leakage current in a semiconductor device, increases the upper limit operating temperature at which normal operation can be performed, and expands the usable temperature range.

〔問題点を解決するための手段〕[Means for solving problems]

この発明の半導体装置は、第1図に例示するよ
うに、半導体基板15に形成されて高温時、ベー
スから前記半導体基板側にリーク電流が流れる第
1のトランジスタ(トランジスタ2)と、前記半
導体基板に前記第1のトランジスタと分離されて
形成され、前記第1のトランジスタに前記リーク
電流が生じるとき、同様にベースから半導体基板
側にリーク電流を生じる第2のトランジスタ(ト
ランジスタ30,32)が設置され、そのリーク
電流を増幅することにより、そのリーク電流に対
応する電流を得る電流ミラー回路34とを備え
て、前記電流ミラー回路で得られた前記電流を前
記第1のトランジスタのベースに供給することを
特徴とする。
As illustrated in FIG. 1, the semiconductor device of the present invention includes a first transistor (transistor 2) formed on a semiconductor substrate 15, through which a leakage current flows from the base to the semiconductor substrate side at high temperatures; A second transistor (transistor 30, 32) is formed to be separated from the first transistor, and when the leakage current occurs in the first transistor, a second transistor (transistor 30, 32) that similarly generates a leakage current from the base to the semiconductor substrate side is installed. and a current mirror circuit 34 which obtains a current corresponding to the leakage current by amplifying the leakage current, and supplies the current obtained by the current mirror circuit to the base of the first transistor. It is characterized by

〔作用〕[Effect]

高温時、第1のトランジスタのベースから半導
体基板にリーク電流が流れ、このとき、電流ミラ
ー回路側の第2のトランジスタのベースから半導
体基板にも同様のリーク電流が流れる。電流ミラ
ー回路では、そのリーク電流がベース入力とな
り、第2のトランジスタの電流増幅率に応じた電
流が取り出され、この電流が第1のトランジスタ
のベースに供給される。したがつて、第1のトラ
ンジスタに流れるリーク電流は電流ミラー回路の
電流によつて補償され、高温時のリーク電流によ
る誤動作の防止とともに、半導体装置の上限使用
温度の向上が図られることになる。
At high temperatures, a leakage current flows from the base of the first transistor to the semiconductor substrate, and at this time, a similar leakage current also flows from the base of the second transistor on the current mirror circuit side to the semiconductor substrate. In the current mirror circuit, the leakage current becomes the base input, a current corresponding to the current amplification factor of the second transistor is taken out, and this current is supplied to the base of the first transistor. Therefore, the leakage current flowing through the first transistor is compensated by the current of the current mirror circuit, thereby preventing malfunctions due to leakage current at high temperatures and improving the upper limit operating temperature of the semiconductor device.

〔実施例〕〔Example〕

第1図は、この発明の半導体装置の実施例を示
す。
FIG. 1 shows an embodiment of a semiconductor device of the present invention.

この半導体装置は、第1のトランジスタとして
のトランジスタ2に対して抵抗5,6,8,10を
設置して増幅回路を成し、トランジスタ2に対し
て等価的な第2のトランジスタとしてトランジス
タ30,32を設置して、トランジスタ2から半
導体基板15に流れるリーク電流ILを各トランジ
スタ30,32から半導体基板15に流れるリー
ク電流IL1,IL2に応じた電流を補償電流として用
いることにより相殺されるものである。
This semiconductor device forms an amplifier circuit by installing resistors 5, 6, 8, and 10 for a transistor 2 as a first transistor, and transistors 30 and 30 as second transistors equivalent to the transistor 2. 32 is installed, and the leakage current I L flowing from the transistor 2 to the semiconductor substrate 15 is offset by using currents corresponding to the leakage currents I L1 and I L2 flowing from each transistor 30 and 32 to the semiconductor substrate 15 as compensation currents. It is something that

この半導体装置では、たとえば、P型の半導体
基板15にトランジスタ2,30,32のための
反対導電型の埋込み層16a,16b,16cを
形成した後、エピタキシヤル層18a,18b,
18cが設置される。各エピタキシヤル層18a
〜18cは、共通に形成されたエピタキシヤル層
を分離領域20によつてトランジスタ2,30,
32の一部を成す導電領域としてのベースBに区
画分離されている。
In this semiconductor device, for example, after forming buried layers 16a, 16b, 16c of opposite conductivity type for transistors 2, 30, 32 on a P-type semiconductor substrate 15, epitaxial layers 18a, 18b,
18c will be installed. Each epitaxial layer 18a
~18c, the transistors 2, 30,
It is divided into a base B as a conductive region forming a part of 32.

各エピタキシヤル層18a〜18cには、エピ
タキシヤル層18a〜18cとは反対導電型の導
電領域22a,22b,22cからなるエミツタ
E、導電領域24a,24b,24cからなるコ
レクタCが設置されるとともに、個別にベース電
極としてエピタキシヤル層18a〜18cと同一
導電型の高濃度の導電領域26a,26b,26
cが設置されている。そして、エピタキシヤル層
18a〜18cおよび分離領域20の表面には、
絶縁層28が設置され、各導電領域22a〜22
c,24a〜24c,26a〜26cは、ベー
ス、エミツタおよびコレクタに対して配線導体を
設置して電気的な接続を図るために開口され、必
要な配線導体が設置される。
Each epitaxial layer 18a-18c is provided with an emitter E consisting of conductive regions 22a, 22b, 22c of the opposite conductivity type to that of the epitaxial layers 18a-18c, and a collector C consisting of conductive regions 24a, 24b, 24c. , highly concentrated conductive regions 26a, 26b, 26 of the same conductivity type as the epitaxial layers 18a to 18c as individual base electrodes.
c is installed. Then, on the surfaces of the epitaxial layers 18a to 18c and the isolation region 20,
An insulating layer 28 is provided and each conductive region 22a-22
c, 24a to 24c, and 26a to 26c are opened to install wiring conductors to the base, emitter, and collector for electrical connection, and necessary wiring conductors are installed.

ところで、この半導体装置では、第2図に示す
ように、PNP型のトランジスタ2に対して設置
されたトランジスタ30,32は、トランジスタ
2から半導体基板15に流れるリーク電流ILと相
殺する補償電流をトランジスタ2のベースに供給
する電流源34を構成している。すなわち、トラ
ンジスタ30,32は、トランジスタ30をダイ
オード接続し、そのベース・コレクタとトランジ
スタ32のベースを共通に接続することにより電
流ミラー回路を成し、トランジスタ32のコレク
タはトランジスタ2の一部を成すエピタキシヤル
層18aに結合させている。
By the way, in this semiconductor device, as shown in FIG. 2, the transistors 30 and 32 installed for the PNP transistor 2 generate a compensation current that cancels out the leakage current I L flowing from the transistor 2 to the semiconductor substrate 15. It constitutes a current source 34 that supplies the base of the transistor 2. That is, the transistors 30 and 32 form a current mirror circuit by diode-connecting the transistor 30 and commonly connecting the base and collector of the transistor 30 to the base of the transistor 32, with the collector of the transistor 32 forming a part of the transistor 2. It is bonded to epitaxial layer 18a.

このような半導体装置において、スイツチ12
を閉じると、トランジスタ2のベースに電源電圧
Vccの抵抗8,10による分圧によつて所定のバイ
アス電圧Viが加えられるので、通常の増幅動作が
得られ、また、スイツチ12を開くと、そのバイ
アス電圧Viが解除され、その増幅動作が停止され
る。したがつて、常温下では、スイツチ12を閉
じることによつて、トランジスタ2に適正な増幅
動作を行わせることができる。
In such a semiconductor device, the switch 12
When closed, the supply voltage is applied to the base of transistor 2.
Since a predetermined bias voltage V i is applied by dividing Vcc by the resistors 8 and 10, normal amplification operation can be obtained, and when the switch 12 is opened, the bias voltage V i is released and the amplification Operation is stopped. Therefore, at room temperature, by closing the switch 12, the transistor 2 can be caused to perform an appropriate amplification operation.

このとき、スイツチ12を開いてトランジスタ
2の動作を停止させても、高温下ではトランジス
タ2のベースから半導体基板15に対してリーク
電流ILが流れ、トランジスタ2は異常な導通状態
を呈する。
At this time, even if the switch 12 is opened to stop the operation of the transistor 2, a leakage current I L flows from the base of the transistor 2 to the semiconductor substrate 15 under high temperature, and the transistor 2 exhibits an abnormal conduction state.

ところで、トランジスタ2のエピタキシヤルに
対して面積比において、トランジスタ30,32
のエピタキシヤルを1/2に設定するものとすると、
トランジスタ2のエピタキシヤル層18aから半
導体基板15に流れるリーク電流ILと、各トラン
ジスタ30,32のエピタキシヤル層18b,1
8cから半導体基板15に流れるリーク電流IL1
IL2の総計(IL1+IL2)とが等しくなる(IL1+IL2
IL)。
By the way, in terms of area ratio with respect to the epitaxial area of transistor 2, transistors 30 and 32
Assuming that the epitaxiality of is set to 1/2,
The leakage current I L flowing from the epitaxial layer 18a of the transistor 2 to the semiconductor substrate 15 and the epitaxial layer 18b, 1 of each transistor 30, 32
Leakage current I L1 flowing from 8c to semiconductor substrate 15,
The sum of I L2 (I L1 + I L2 ) becomes equal (I L1 + I L2 =
IL ).

そして、トランジスタ30,32は電流ミラー
回路を成しているから、トランジスタ30のエミ
ツタ電流IEはトランジスタ2のリーク電流ILと等
しくなり、また、トランジスタ32のエミツタ電
流IEも同様にトランジスタ2のリーク電流ILと等
しくなるのである。
Since the transistors 30 and 32 form a current mirror circuit, the emitter current I E of the transistor 30 is equal to the leakage current I L of the transistor 2, and the emitter current I E of the transistor 32 is also equal to the leakage current I L of the transistor 2. It becomes equal to the leakage current I L of .

すなわち、トランジスタ2にリーク電流ILが生
じるとき、同様の条件でトランジスタ30,32
にも同時にリーク電流IL1,IL2が生じてリーク電
流ILと等しいエミツタ電流IEがトランジスタ3
0,32に流れる。このエミツタ電流IEがトラン
ジスタ2のベースBに流れ込み、トランジスタ2
のエピタキシヤル層18aのリーク電流ILと相殺
されるのである。さらに、スイツチ12を閉じて
増幅動作をしている状態においても、前述のよう
に動作し、高温増幅動作時において、たとえば、
トランジスタ2にリーク電流ILが発生しても同様
にそのリーク電流ILを相殺できるので、安定した
高温動作が可能である。
That is, when leakage current I L occurs in transistor 2, transistors 30 and 32 under similar conditions
At the same time, leakage currents I L1 and I L2 occur, and an emitter current I E equal to the leakage current I L flows through the transistor 3.
It flows to 0,32. This emitter current I E flows into the base B of transistor 2, and
This cancels out the leakage current IL of the epitaxial layer 18a. Furthermore, even when the switch 12 is closed and the amplification operation is performed, the operation is as described above, and during the high temperature amplification operation, for example,
Even if a leakage current I L occurs in the transistor 2, the leakage current I L can be canceled out in the same way, so stable high temperature operation is possible.

換言すれば、高温下で増幅動作を行う場合に、
トランジスタ2にリーク電流ILが生じると、その
とき、トランジスタ30,32から生じるリーク
電流IL1,IL2による補償電流をトランジスタ2の
ベースBに流すことにより、トランジスタ2のリ
ーク電流ILによる誤動作を防止することができ、
高温時における動作の信頼性を高めることができ
るのである。
In other words, when performing amplification operations at high temperatures,
When a leakage current I L occurs in the transistor 2, a compensation current due to the leakage currents I L1 and I L2 generated from the transistors 30 and 32 is caused to flow to the base B of the transistor 2, thereby preventing malfunction due to the leakage current I L of the transistor 2. can be prevented,
This makes it possible to improve the reliability of operation at high temperatures.

なお、実施例ではPNP型トランジスタとして
ラテラルPNP型トランジスタを例に取つて説明
したが、この発明は、半導体基板をコレクタに設
定したものなど、種々のトランジスタにも同様に
適用できるものである。
Although the embodiments have been described using a lateral PNP transistor as an example of a PNP transistor, the present invention can be similarly applied to various transistors such as those having a semiconductor substrate as a collector.

〔発明の効果〕〔Effect of the invention〕

この発明によれば、高温下で生じるリーク電流
を同一条件で生じた他のリーク電流によつて得た
補償電流で相殺することにより、リーク電流によ
る影響を回避でき、トランジスタのリーク電流に
よる誤動作を確実に防止して高温下での動作の信
頼性を高め、使用可能な温度範囲を拡大できる。
たとえば、モノリシツクICでは200℃以上でも安
定した動作が可能になり、電力増幅用ICでは放
熱フインの小型化など構造的に有利になり、しか
も、経済的にも有効である。
According to this invention, by offsetting the leakage current that occurs under high temperatures with the compensation current obtained from other leakage currents that occur under the same conditions, the influence of the leakage current can be avoided, and malfunctions due to transistor leakage current can be prevented. This can be reliably prevented, increasing the reliability of operation under high temperatures and expanding the usable temperature range.
For example, monolithic ICs can operate stably at temperatures above 200°C, and power amplification ICs have structural advantages such as smaller heat dissipation fins, and are also economically effective.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の半導体装置の実施例を示す
図、第2図は第1図に示した半導体装置を示す回
路図、第3図は従来の半導体装置を示す回路図、
第4図は第3図に示した半導体装置におけるトラ
ンジスタの具体的な構成を示す図である。 2……トランジスタ(第1のトランジスタ)、
15……半導体基板、30,32……トランジス
タ(第2のトランジスタ)、34……電流ミラー
回路。
FIG. 1 is a diagram showing an embodiment of the semiconductor device of the present invention, FIG. 2 is a circuit diagram showing the semiconductor device shown in FIG. 1, and FIG. 3 is a circuit diagram showing a conventional semiconductor device.
FIG. 4 is a diagram showing a specific structure of a transistor in the semiconductor device shown in FIG. 3. 2...transistor (first transistor),
15... Semiconductor substrate, 30, 32... Transistor (second transistor), 34... Current mirror circuit.

Claims (1)

【特許請求の範囲】 1 半導体基板に形成されて高温時、ベースから
前記半導体基板側にリーク電流が流れる第1のト
ランジスタと、 前記半導体基板に前記第1のトランジスタと分
離されて形成され、前記第1のトランジスタに前
記リーク電流が生じるとき、同様にベースから半
導体基板側にリーク電流を生じる第2のトランジ
スタが設置され、そのリーク電流を増幅すること
により、そのリーク電流に対応する電流を得る電
流ミラー回路と、 を備えて、前記電流ミラー回路で得られた前記電
流を前記第1のトランジスタのベースに供給する
ことを特徴とする半導体装置。
[Scope of Claims] 1. A first transistor formed on a semiconductor substrate, through which a leak current flows from the base to the semiconductor substrate side at high temperatures; A first transistor formed on the semiconductor substrate and separated from the first transistor, and When the leakage current occurs in the first transistor, a second transistor that similarly generates leakage current from the base to the semiconductor substrate side is installed, and by amplifying the leakage current, a current corresponding to the leakage current is obtained. A semiconductor device comprising: a current mirror circuit; and supplying the current obtained by the current mirror circuit to the base of the first transistor.
JP62109490A 1987-05-04 1987-05-04 semiconductor equipment Granted JPS63274169A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62109490A JPS63274169A (en) 1987-05-04 1987-05-04 semiconductor equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62109490A JPS63274169A (en) 1987-05-04 1987-05-04 semiconductor equipment

Publications (2)

Publication Number Publication Date
JPS63274169A JPS63274169A (en) 1988-11-11
JPH0587150B2 true JPH0587150B2 (en) 1993-12-15

Family

ID=14511569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62109490A Granted JPS63274169A (en) 1987-05-04 1987-05-04 semiconductor equipment

Country Status (1)

Country Link
JP (1) JPS63274169A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4544458B2 (en) * 2004-11-11 2010-09-15 ルネサスエレクトロニクス株式会社 Semiconductor device
JP5883357B2 (en) * 2012-07-10 2016-03-15 新日本無線株式会社 Operational amplifier

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2150779B (en) * 1983-12-05 1987-03-04 Burr Brown Corp Leakage current compensation method and structure for integrated circuits
JPS62109489A (en) * 1985-11-07 1987-05-20 Kawasaki Heavy Ind Ltd Color picture projecting method

Also Published As

Publication number Publication date
JPS63274169A (en) 1988-11-11

Similar Documents

Publication Publication Date Title
US4028564A (en) Compensated monolithic integrated current source
JP3707942B2 (en) Semiconductor device and semiconductor circuit using the same
US4990978A (en) Semiconductor device
JPH0587150B2 (en)
KR100206675B1 (en) Semiconductor integrated circuit device
JPS5823749B2 (en) Monolithic integrated current source
JPH0556660B2 (en)
JP3179630B2 (en) Epitaxial tub bias structure and integrated circuit
JPS63102366A (en) Semiconductor device
JP3042256B2 (en) Power transistor temperature protection circuit device
JPS59189665A (en) Semiconductor device
JPS58186947A (en) Semiconductor device
JPS5823471A (en) Semiconductor device
KR100307515B1 (en) DRAM Input Pad Peripheral Circuit
JP2690776B2 (en) Semiconductor device
KR100236327B1 (en) ESD profection circuit
JPS63274168A (en) Semiconductor device
JPH0587023B2 (en)
JPS61150229A (en) Integrated circuit
JPS62237755A (en) Semiconductor integrated circuit
JP2024155475A (en) Semiconductor Device
JPH0318336B2 (en)
JPS61276340A (en) Semiconductor integrated circuit device
JPH07114353B2 (en) High temperature leak compensation circuit for transistor control circuit
JPS6348136Y2 (en)