JPH058763B2

JPH058763B2 -

Info

Publication number: JPH058763B2
Application number: JP60030145A
Authority: JP
Inventors: Ei Jiindoritsuku Jeemuzu; Emu Pateiru Shashikanto; Esu Morison Maagaretsuto; Deii Peeji Ritoreton
Original assignee: Burr Brown Corp
Current assignee: Texas Instruments Tucson Corp
Priority date: 1984-07-30
Filing date: 1985-02-18
Publication date: 1993-02-03
Also published as: FR2568389B1; JPS6138521A; GB8519142D0; DE3505103A1; FR2568389A1; GB2162667A; GB2162667B; US4683550A

Description

【発明の詳細な説明】

発明の背景本発明は、コンピユータ、特にパーソナルコン
ピユータが種々の計測機能を経済的に且つ柔軟に
実行できるようにするための装置及び技術に関す
る。工学的用途及び科学的用途だけでなく家庭用途
及び業務用途のパーソナルコンピユータの最近の
広範囲にわたる使用につれて、専用化された機械
によつて一般的に実行されてきた種々の他の制御
機能及び計測機能へとパーソナルコンピユータの
可能な用途を拡大するべく努力がなされ、且つそ
のための製品が開発されてきた。例えば、ある製
造業者が製造している印刷回路基板は、アツプル
コンピユータに差込むことによつてオシロスコー
プとして機能させることができる。他にも同じよ
うな応用例があり、例えば、大抵のパーソナルコ
ンピユータに配設された空きのボードスロツトに
直接差込むことのできる印刷回路基板が製造され
ている。パーソナルコンピユータの用途を拡大する斯か
る方法は有望であると見られているが多くの問題
が、これ迄斯かる「差込み型」印刷回路基板が本
来よりも広く用いられるのを妨げてきた。例え
ば、差込型コンピユータカードに対する１つのか
なり大きな市場は、安価なパーソナルコンピユー
タに差込める印刷回路基板システムで小規模業者
に自動プロセス制御及び／又は自動試験の達成を
可能にする領域にあるであろう。斯かる印刷回路
基板によつて達成される必要のある機能の種類
は、製造機能又は試験機能を制御し且つ／又は監
視する装置によつて発生されるデジタル信号及び
アナログ信号の両方を（通常ケーブルによつて）
受けることを含んでいる。計測によつて頻繁に実
行されることが必要な別の機能は、デジタル信号
とアナログ信号の両方を製造オペレーシヨン又は
試験オペレーシヨンの制御及び監視に携さわつて
いる装置へ伝送することを含んでいる。現在市場には非常に多くのパーソナルコンピユ
ータ製造業者が存在するという事実から、ある特
定の機能のため全ての「計測ボード」が差込むこ
とのできる「標準的な」バスは存在しない。従つ
て、特定の計測機能を実行することができる計測
ボードは、パーソナルコンピユータの各型式に応
じて特別に設計する必要がある。特定の種類の計
測ボードを多くの異なつた型式のパーソナルコン
ピユータのユーザが利用できるようにしなければ
らない場合、このことは、かなり製品開発コス
ト、製造コスト、及びサービスコストを大きくし
てしまう。勿論、このようにコストが高くなると
市場が限定されてしまう。斯かる方法に伴う別の
問題は、パーソナルコンピユータに特定の計測機
能、特に複雑な計測機能を実行させるべく計測差
込型カードを用いるためには、専用のソフトウエ
アも提供される必要があるということにある。現
行技術の状況において、専用計測ボード差込みの
「拡大」パーソナルコンピユータによつて計測機
能を提供する目的を達成するためには、各種の異
なつた計測機能は、異なつた印刷回路基板で実施
されなければならず、しかもこれは各々の異なつ
た型式のパーソナルコンピユータに対してなされ
なければならず、用いられる異なつた種類の計測
ボード及びパーソナルコンピユータに対しては異
なつた対応するソフトウエアを提供しなければな
らない。種々のデジタル機能及び部品に対してかなり高
度のモジユール性が達成されてきた（「バス向き」
デジタル装置構造の広範囲にわたる使用のため）
が、これ迄は、アナログ信号の全く異なつた性質
は、電子的計測システムに於けるアナログ信号を
処理するための「バス向き」構造が可能であるか
あるいはその構造に好適であるとは一般的に考え
られていない。上記の状況に鑑みると、依然として満たされて
いない要求が残つていることが明かである。この
要求とは、多様なコンピユータバス構造へ接続で
きる差込型計測モジユールを提供することであ
り、同時に、種々の人気があるパーソナルコンピ
ユータのバス構造及び内部動作の差異に起因する
それらモジユールの複雑性及びそのコストの部分
を最小化し、以つてハードウエア並びにソフトウ
エアの両方において規模による節約を達成するこ
とができる。発明の要約従つて、本発明の目的は、ホストコンピユー
タ・バスコネクタに差込むことができ、これによ
りホストコンピユータが種々の計測機能を実行す
ることができるようにするためのモジユール式計
測システムを提供することにある。本発明の別の目的は、異なつたバス構造を有す
る多様な市販のホストコンピユータのいずれに対
しても同じ計測能力を提供するために同一の計測
モジユールを用いることができ、しかも斯かる計
測モジユールが使用されるものに関した種々のバ
ス構造の各々に斯かる計測モジユールを適合させ
るために再設計された形のものを提供する必要が
ないモジユール式計測システムを提供することに
ある。本発明の別の目的は、多様なホストコンピユー
タのいずれに対しても計測能力を提供するため
に、このホストコンピユータにただ差し込むだけ
でよい拡張可能な群の計測モジユールを提供する
ことにある。本発明の別の目的は、種々の異なつたホストコ
ンピユータに差し込むことができ、しかも、所望
の計測機能の実行を実施するために実質的なハー
ドウエアの修正あるいは必要なソフトウエアの実
質的な修正の必要がない、モジユール式計測シス
テムを提供することにある。本発明の別の目的は、ホストコンピユータに計
測能力を提供することのでき、同時に、所望の計
測機能の実行を実施するためにこのホストコンピ
ユータによつて実施されるべきソフトの量が最小
で済む、モジユール式計測システムを提供するこ
とにある。上記に簡単に説明したように且つその一実施例
に従い、本発明は以下のシステムを提供するもの
である。即ち、ホストコンピユータに、外部デバ
イスからのアナログ信号及び／又はデジタル信号
の受信、及び外部デバイスへのアナログ信号及
び／又はデジタル信号の送信を含む種々の計測機
能の任意の機能を実行せしめるための差込型計測
システムを提供する。この計測システムは、ホス
トコンピユータのバスコネクタに差込可能な且つ
デジタル部分及び区分されたアナログ部分を有す
る内部計測バスを有するキヤリアモジユール、及
びこの計測バスのデジタル部分と区分されたアナ
ログ部分に電気的に接続された複数の計測モジユ
ールコネクタを含んでいる。このバスの区分され
たアナログ部分は、計測モジユールを計測モジユ
ールコネクタの１つに差し込むだけで「拡張」さ
れ得るセグメントを含んでおり、それによつて特
定のアナログバスセグメントの１つの導体に現わ
れるアナログ信号が差し込まれている計測モジユ
ールによつて受け取られ且つ操作されそしてこの
計測バスのアナログ部分の隣接するセグメントの
導体に修正された形でもつて伝送される。本発明に係る１つの記載実施例において、イン
ターフエース回路がキヤリアモジユールに配設さ
れ、ホストコンピユータのデジタルバスあるいは
計測バスのデジタル部分の一方から受けたデジタ
ルデータを再構成し且つ／又は再フオーマツトし
且つ／又は同期化し、次に、このように再構成さ
れ且つ／又は再フオーマツトされたデジタルデー
タをこれらの２つのバスの他方に出力する。各々
がこれらの計測モジユールコネクタの任意のコネ
クタに差込可能な種々の計測モジユールが配設さ
れて、１以上の計測機能を実施する。これら計測
機能は、この計測バスの区分されたアナログ部分
の諸セグメントから、あるいはこの計測モジユー
ルのコネクタに接続され且つホストコンピユータ
によつて制御され且つ／又は監視されている装置
の外部部分に延びているケーブルから、１つ又は
それ以上のアナログ信号を受信すること、このよ
うにして受けたアナログ信号にアナログ又はデジ
タル操作を実行すること、及びその結果得たデジ
タル又は修正されたアナログ信号をこの計測バス
のデジタル部分あるいはその別のアナログセグメ
ントに伝送すること、を含む。これらの計測モジユールの種々のモジユールが
実行できる他の計測機能は以下のものを含む。即
ち、この計測バスのデジタル部分から、あるいは
外部デバイスと計測モジユールとの間に直接接続
されているケーブルによつて（ホストコンピユー
タによつて監視され且つ／又は制御されている）
外部デバイスから、デジタル情報を受けること、
このようにして受けたデジタル情報にデジタル及
び／又はアナログ変換操作を実行すること、及び
その結果得たデジタル及び／又は修正されたアナ
ログ信号をこの計測バスのデジタル部分あるいは
この計測バスのアナログ部分にそれぞれ伝送する
こと、である。本発明の記載実施例において、このキヤリアモ
ジユールは、アドレスレジスタと、及びこのアド
レスレジスタの現在の内容をホストコンピユータ
によるアドレス出力と比較するための比較器回路
と、を含んでいる。このキヤリアモジユールはま
た、ホストコンピユータがキヤリアモジユールの
特定の特徴を決定することができるようにする識
別レジスタを含んでいる。計測モジユールの各々
はまた、ホストコンピユータあるいはキヤリアモ
ジユールの特定の実施例に含まれているマイクロ
プロセツサ・システムがその計測モジユールの特
徴を決定することができるようにする識別レジス
タを含んでいる。このキヤリアモジユールと及びそれにつけた全
ての計測モジユールの特徴が識別レジスタの全て
の読み出しの結果としてホストプロセツサによつ
て決定された後、ホストコンピユータは、オペレ
ータによつて選択可能な特徴のメニユーを表示
し、オペレータに、このキヤリアモジユールと及
びその上の諸計測モジユールとから得られる計測
特性の所望の組合せを選択するように促がす。オ
ペレータによるこの所望の特性又は「メニユー・
セツトアツプ」の選択の後、ホストコンピユータ
は、この選択されたメニユー・セツトアツプに対
する実行シーケンスのメニユーを表示し、オペレ
ータに所望の実行シーケンスを選択するように促
す。次に、ホストプロセツサはこの選択されれた実
行シーケンスを実施する。発明の説明第１図及び第１Ａ図について説明する。参照番
号１は、本発明の計測システムを示している。差
込型計測システム１は、エツジコネクタ６を有す
るる差込型キヤリアボード２を含んでおり、この
コネクタ６により、キヤリアボード２はホストコ
ンピユータ又はパーソナルコンピユータのバネコ
ネクタに差し込むことができる。キヤリアボード
２はまた、３つの計測バスコネクタ８，９及び１
０を含んでおり、これらの計測バスコネクタには
計測モジユール３，４及び５を差し込むことがで
きるようになつている。これらの計測バスコネク
タ８，９及び１０の各々は、本発明の記載された
実施例に於ては同等であり、各々のコネクタは、
その対応する端子が、参照番号７によつて示され
る「計測バス」の対応する導体にそれぞれ接続さ
れている。これらの計測モジユール３，４、及び５の各々
は、その下側面の後部エツジ上に参参照番号11で
示すような雄型マルチピンコネクタを取り付けて
おり、このマルチピンコネクタによつて、この計
測モジユールは、雌型コネクタである計測バスコ
ネクタ８，９又は１０の１つに直接差し込まれ
る。通常、これらのモジユール３，４及び５の各々
が、参照番号１２で示すような雄型ケーブルコネ
クタを１つ又はそれ以上含んでおり、このケーブ
ルコネクタによつて、外部リボンケーブル等ホス
トコンピユータ及び／又は計測システム１によつ
て制御又は監視されている計器に接続することが
できる。第１Ａ図からよく分かるように、参照番号５で
示すような計測モジユールは、参照番号１１で示
すような計測バスコネクタによつてキヤリアモジ
ユールボード２の上にある距離をもつて固く支持
されている。構造的な堅牢性が必要な場合、この
計測ボード５の左端を隔離体（図示せず）によつ
て更に支持することができる。計測バスコネクタ
１１及び任意の隔離体の高さは、キヤリアボード
２に充填されている電子部品１４が、参照番号１
３によつて全体的に示されている同じく種々の電
子部品で充填されている計測モジユール５の底面
から十分に離れるように考慮される。計測バス７の構造は、第２図を参照するとよく
分かる。第２図では、参照番号１５は、エツジコ
ネクタ６の上の個々の導体を示しており、これら
導体は、通常IBMのパーソナルコンピユータが
可能なホストコンピユータのデジタルバスの個々
の導電体に接触する。このホストコンピユータバ
ス１５は、アドレスバス導体、データバス導体、
電力供給導体、及び種々の制御導体を含んでい
る。計測バス７は、第２図で参照番号７Ａによつて
全体的に示されている「デジタル」バス部分と及
び参照番号16，17，18及び19によつて全体的に示
される複数の「アナログ」バスセグメントを含ん
でいる。通常、計測バス７のデジタルバス部分７
Ａは、ホストコンピユータ・バスに含まれている
16個のデータバス導体に正確に対応し得る16個の
データバス導体を含み得る。計測バス７のデジタ
ルバス部分７Ａはまた、複数のアドレスバス導体
を含んでおり、更に、種々の電力導体及び制御導
体を含んでいる。以下の第１表は、本発明の記載
実施例に於ける計測バス７のこれらの種々の導体
を示しているが、計測バス７のデジタル部分７Ａ
の他の構造も確実に可能である。

【表】地に結合される。

【表】第２図では、参照番号16，17等のアナログバス
セグメントの各々は、参照番号16A，16B，17A
等の４つのアナログ導体を含んでいる。この時点で銘記すべきことは、これらの計測モ
ジユール３，４，５等の各々が、少なくとも１つ
のアナログ端子を有しており、これらの計測モジ
ユールの大部分が、アナログ入力端子及びアナロ
グ出力端子を含む２つのアナログ端子を有してい
ることである。参照番号20，24，26，28及び33
は、それぞれ、計測モジユール３，４，５，２１
及び２２のアナログ出力端子を示している。同様
にして、参照番号２３，２５，２７及び２９は、
それぞれ、計測モジユール４，５，２１、及び２
２のアナログ入力端子を示している。第２図に於
て、アナログ入力端子及びアナログ出力端子は、
導電雄型プロングであり、これらは、参照番号１
１（第１図）で示すような計測バスコネクタから
出て参照番号８，９及び１０の雌型計測バスコネ
クタの対応する差込口に延びている。以上のことから分かるように、参照番号１６
Ａ，１７Ａ，１８Ａ等の各アナログバス導体は、
最小２つの異なつた計測モジユールのそれぞれの
アナログ端子、即ち、アナグ出力あるいはアナロ
グ入力のどちらかに接続されている。ここで了解すべきことは、計測モジユール３
が、４つのアナログ出力端子、即ちそれぞれがア
ナログバスセグメント１６の個々の導体の独立し
たそれぞれの導体に接続されている参照番号２０
で示すようなアナログ出力端子を有していること
であり、同様にして、計測モジユール４が、４つ
のアナログ入力端子、即ちそれぞれがアナログバ
スセグメント１６の導体１６Ａの異なつたそれぞ
れの導体に接続されている４つのアナログ入力端
子２３を有していることである。（説明の簡潔を
期すために、全ての計測モジユールの全てのアナ
ログ端子が示されていないことに注意。）これらの計測モジユール３，４，５等の各々
は、アナログバスセグメント導体の種々な導体を
導通している信号に対し異なつたアナログ機能を
実行し、次にこのアナログ信号をそのアナログ出
力端子の１つに出力し、この信号を次のセグメン
トの対応するアナログバス導体に伝えることがで
きる。従つて、アナログバスセグメント１６，１
７等の各々は、次のアナログバスセグメントに
「拡張できる」ということができる。大抵の場合、
これらのアナログ信号は、両方のバスセグメント
に接続されている計測モジユールを差し込むこと
によつて、ある計測モジユールを通して隣接のア
ナログバスセグメントに物理的に「結合」され
る。しかしながら、斯かる内部結合が全くない場
合もある。斯かる場合は、ある計測モジユール
が、両方のバスセグメントに物理的に接続されて
いるものに差し込まれていても、１つのアナログ
バスセグメント、あるいはその少なくとも１つの
導体は隣接のアナログバスセグメントから電気的
に絶縁され得る。またある場合では、同一の計測
モジユールの特定のアナログ入力端子２３とアナ
ログ出力端子２４との間に短絡があり得る。第２図において、参照番号３０，３１及び３２
は、第１図の計測モジユール３のケーブルコネク
タ１２等のケーブルコネクタに隣接し得る外部ケ
ーブルを示しており、これれらはアナログ情報及
びデジタル情報の両方を特定の計測モジユールに
よつて制御及び／又は監視されている外部デバイ
スへ且つ／又はこの外部デバイスから通す。次に、第３図について説明する。ここで了解す
べきことは、キヤリアモジユール２が、ホストコ
ンピユータバス導体１５（第２図）を計測バス７
に結合させる種々の回路をその上に有しているこ
とである。本発明の１つの実施例では、第３図に
示す参照番号２Ａによつて示される「基本」キヤ
リアボード回路が設けられており、この回路は、
ホストコンピユータバス１５を通してデジタル情
報を計測バスのデジタル部分７Ａ（第２図）に転
送するのに必要な種々の基本的バツフアリング、
タイミング、及びクロツキング機能を実行する。
キヤリアカード即ちキヤリアボード回路２Ａはま
た、これらの種々の計測モジユール上の回路の動
作に必要な場合、電源電圧を変換する機能を実行
する。本発明の１実施例では、第４図の参照番号
２Ｂによつて示されるキヤリアモジユール回路
は、それが、マイクロプロセツサ・システムを含
み、且つプログラムを実施してこれによりホスト
プロセツサへのソフトウエア負担を大幅に減少せ
しめるメモリを含む、という点で「スマート」で
ある。この基本キヤリアモジユール回路は、第３
図の説明の所で最初に述べることにする。第３図について再び参照する。「基本」キヤリ
アカード回路２Ａは、双方向データバツフア回路
３７に接続されている７個のデータ導体３６、即
ち導体D₀−D₇を含んでおり、この双方向データ
バツフア回路３７は、７４LS２４５集積回路に
よつて実現することができる。この結果として現
われる被バツフアデータ出力信号BD₀−BD₇は、
計測バス７の対応する端子に接続されている参照
番号３８で示される８個の導体に発生する。必要に応じて、被バツフアデータ・バス導体３
８は、被バツフアデータ・バス３８と外部導体ケ
ーブル３５との間をインターフエースする可転性
インターフエス・アダプタ回路３９のデータ端子
に結合される。被バツフアデータ・バス導体３８または、識別
レジスタ６２のデータ端子に接続されている。こ
のレジスタ６２は、７４LS２４４集積回路レジ
スタと幾つかの適当なジヤンパとによつて実現す
ることができ、これらジヤンパは、キヤリアボー
ド２Ａが差し込まれるホストプロセツサに対する
そのキヤリアボード回路２Ａの回路の種類を識別
するために、７４LS２４４の諸入力を適当な
「ゼロ」又は「１」レベルに結合する。双方向バツフア回路３７の「方向」即ちDIR入
力は、計測バス７のRD※ 導体に接続されてい
る。（星印は論理的に補数化された論理信号を表
わすことに注意）。双方向バツフア３７のイネー
ブル入力は、単安定回路４０の入力に且つ導体４
９に接続されている。単安定回路４０の目的は、
ホストコンピユータの動作を必要に応じて短期間
中断させて、Ｉ／Ｏ CHRDY（即ち、入力−出
力チヤンネル・レデイ）即ち「待ち」信号を「伸
ばす」ことにより、計測システム１の遅い回路に
「遅れを取り戻させる」メモリ書込信号MEMR※ 、MEMW※ 、RST
※ 及びCLKを含む、第３図の導体４１を含むホ
ストプロセツサ・デジタルバスの複数の制御入力
が、７４LS２４４集積回路にて実現できるババ
ツフア回路４３の入力に接続されている（星印は
論理的に補数化された論理信号を表わすことに注
意）。ホストプロセツサバス１５のアドレス導体Ａ１
６−Ａ１９は、参照番号４２Ａによつて示され、
バツフア回路４３の入力に接続されている。同様
にして、ホストプロセツサバス１５のアドレス入
力Ａ８−Ａ１５は、参照番号４２Ｂによつて示さ
れており、バツフア回路５０の入力に接続されて
いる。そして、ホストプロセツサバス１５の参照
番号４２Ｃによつて示されているアドレス入力Ａ
０―Ａ７は、バツフア回路５４の入力に接続され
ている。バツフア４３、５０及び５４のクロツク
入力は、導体５６に接続されており、この導体５
６は、ホストプロセツサバス１５のAEN※ （ア
ドレスイネーブル）導体に接続されている。バツフア４３の出力には、参照番号４４によつ
て示される４つのバツフア制御信号と参照番号４
５によつて示される４つのバツフアされたアドレ
ス信号とがある。これらの信号４４は、計測バス
７の対応する導体に直接接続される。被バツフア
アドレス導体４５、即ちＡ１６−Ａ１９は、比較
器回路４６のそれぞれの入力に接続されている。
参照番号５２によつて示される被バツフアアドレ
ス出力導体Ａ１０−Ａ１５もまた、比較器回路４
６のそれぞれの入力に接続されている。比較器回
路４６の入力に接続されているこれらの９個の被
バツフアアドレス入力は、キヤリアカード回路２
Ａのアドレスを定める９個の対応するスイツチ５
３のセツテイングと比較される。ホストコンピユ
ータからホストコンピユータ・バス１５を経由し
てこのマツチングアドレスが供給される場合、導
体４７の出力信号が、イネーブル論理回路４８の
入力に与えられ、この回路４８の出力は導体４９
に発生される。バツフア回路４３によつて発生す
るRD※ 入力及びWRT※ 入力もまた、イネーブ
ル論理回路４８に与えられる。これらのRD※ 信
号及びWRT※ 信号は、状態遷移時間の間の偽読
出し動作又は偽書込み動作を防止するためにイネ
ーブル論理回路に与えられる。バツフア５０のＡ
８出力及びＡ９出力は、復号回路６０の復号入力
に接続されている。比較器回路４６は、10個の排他的論理和回路に
よつて簡単に実現することができる。こらの排他
的論理和回路の出力は、論理和をとられて、復号
論理回路６０及びイネーブル論理回路４８をイネ
ーブルするる選択信号を導体４７に発生する。イ
ネーブル論理回路４８は、７４LS１３ａ集積回
路によつて実現することができる。復号回路６０
は、７４ALS５２０及び７４LS８５集積回路に
よつて実現することができる。この復号回路６０
は、参照番号６１によつて全体的に示されるる４
つの復号された出力信号を発生する機能を実行す
る。これらの４つの信号のうち３つの信号は、計
測バス７のモジユールＩ／Ｏイネーブル導体に接
続されている。これらの導体は、計測モードの
種々の機能、例えば、メモリ又はＩ／Ｏを選択す
る機能を実行する。復号回路６０の残りの出力
は、復号回路６４のイネーブル入力に接続されて
いる。バツフア回路５４によつて導体５７に発生され
るバツフアされたアドレス出力のうち２つの出力
は、復号信号４の回路入力に与えられる。バツフ
ア回路５４の残りの６個の出力は、バツフアされ
たアドレス出力信号Ａ１０−Ａ１５並びにＡ６−
Ａ９と共に、計測バス７の対応するＡ０−Ａ１５
アドレス導体に接続された被バツフアアドレス・
バス６２に結合されている。バツフア５０及び５
４は、７４LS２４４_sが可能である。動作について次に説明する。バツフア５０及び
５４は、ホストコンピユータのアドレスラインを
計測バスから絶縁するのに用いられている。復号
器６０及び６４は更に、特定の計測を定めてお
り、これによりホストコンピユータバス１５を計
測バス・データバス導体Ｄ０−Ｄ７から分離して
いる。単安定回路４０は使用されて、それに送ら
れてくる待ち制御信号の「延ばし」によホストコ
ンピユータ動作を一時的に中断させ、これにより
ホストコンピユータ・バス１５の動作を計測バス
７と同期させる。このことが必要となる理由は、
計測バスに差し込まれている素子のあるものは、
正しい動作をするにはホストコンピユータ・バス
よりも長い期間を必要とするためであり、従つて
ホストコンピユータバスはこれよりも遅い素子が
それらのプロセスを終えることができる迄中断し
なければならない。バツフア４３は、計測バスに
至るホストコンピユータ・バスから、読出し※ 信
号書込み※ 信号、リセツト※ 信号及びCLK信号
を含む種々の制御信号を絶縁する。ライン４７を
通してイネーブル論理回路４８に接続されている
比較器４６は、データバス・バツフア３７の方向
を制御するのに用いられる。インターフエースア
ダプタ３９は、キヤリアモジユール２Ａのための
「アクセサリ」回路であるデジタル入力−出力ポ
ートである。これらのインターフエースアダプタ
は、キヤリアモジユールの動作には必要ではな
く、ユーザに余分の特性を供給するために含まれ
る。識別レジスタ６２は、このキヤリアモジユー
ルの種々の特徴の識別を行うが、これは、ホスト
コンピユータがどのキヤリアモジユールがそれに
差し込まれるかを決定し且つどの計測モジユール
が計測バス７に差し込まれているかを決定するこ
とができるようにするためである。マイクロプロセツサシステムを含む第４図の
「スマート」キヤリア回路２Ｂを説明する前に、
第１図及び第２図の計測モジユールの幾つかの代
表的な実施例を詳細に説明することにする。次に第５図について説明する。参番号６５は、
「アナログ出力」モジユール又は「機能発生器」
モジユールと呼ばれる計測モジユールを示してい
る。アナログ出力計測モジユール回路６５は、双
方向バツフア回路６６を含んでおり、これは、７
４LS２４５集積回路であり、計測バス７のＤ０
−Ｄ７導体に且つ計測バス７のRD※ （読出し）
導体及びME※ （モジユールイネーブル）導体に
それぞれ接続されている１組のその入力／出力端
子を有している。計測バス７のアドレス信号Ａ０
−Ａ１５の３つ、即ちＡ０−Ａ２は、1/8集積回
路復号器７４LS１３８が可能な復号回路７７の
復号入力に与えられる。これから得られる復号出
力７８の４つの出力は、バー・ブラウンDDAC
８１１ 12ビツトデジタル−アナログ変換器回路
が可能なデジタル−アナログ変換器７２のLDAC
※ （ロードDAC）入力、NA※ 入力、NB※ 入力
及びNC※ （ニブルＡ、ニブルＢ、ニブルＣ）入
力に接続されている。復号回路７７の出力のうち
の４つの出力は、デジタル−アナログ変換器７９
の対応するLDAC※ 入力、NA※ 入力、NB※ 入
力及びNC※ 入力に接続されている。このデジタ
ル−アナログ変換器７９もまたバー・ブラウン
DAC８１が可能である。上記の諸入力の機能は、
バー・ブラウンDAC８１１のための仕様書を検
討すれば当業者にとつては簡単に明白となろう。デジタル−アナグ変換器７２及び７９のWR※
入力は、計測バス７のWRT※ 導体に接続されて
いる。デジタル−アナグ変換器７２の出力は、導
体７３によつて適当なバツフア即ちドライバ回路
７４に結合されている。尚、このドライバ回路７
４の出力は、アナログ出力導体７５に接続されて
いる。ドライバ即ちバツフア回路７４を実現する
ために、当業者は、特別の要求を満たす種々の電
圧又は電流ドライバ回路を設けることができる。
同様にして、デジタル−アナログ変換器７９の出
力は、導体８１によつて、別の適当な出力バツフ
ア即ちドライバ回路８２に結合されている。バツ
フア回路８２は、導体８３にアナログ出力電圧
V_OUT2を発生する。。導体７５及び８３は両方共、アナログバスセグ
メント導体のうち２つの導体、例えば、第２図の
１６Ａ及び１６Ｂに接続されている。第５図の「アナログ出力」モジユール６５は、
特定の所望の時間変化アナログ出力電圧又はアナ
ログ出力電圧対を形成するるために望まれる
V_OUT1及びV_OUT2の所望のアナログ出力電圧値の適
当なリストを記憶することによつて、コンピユー
タ制御機能発生器に変換することができる。読出
し専用メモリ８０は、任意の適当な市販の読出し
専用メモリによつて実現することがきる。そのア
ドレス入力は、計測バス７に現われるアドレス信
号Ａ０−Ａ８の所望の信号に接続され、読出し専
用メモリ８０のデータ端子は、双方向バツフア６
６によつて計測バス７の双方向データ導体３８に
出力することができる双方向デーータ導体７０に
接続されている。次に、ホストコンピユータは、このホストコン
ピユータによつて実行されている記憶プログラム
によつて決定される時刻に於て、所望のアナグロ
値のデジタル相当値を決定することができ、これ
は、アドレス信号Ａ０−Ａ１５によつて読出し専
用メモリ８０を適当にアドレス指定し、データバ
ス導体７０を介してその都度アナログ信号のデジ
タル相当信号を取り出し、これらのデジタル値
を、デジタル−アナログ変換器７２及び／又は７
９の一方又は両方に出力することによつて行い、
これにより適当な時間変化アナログ出力機能又は
諸機能を導体７５及び／又は８３に発生せしめ
る。次に第６図について説明する。「アナログ入力」
即ち「データ獲得システム」計測モジユール８４
が、第３図のキヤリアモジユール２Ａに差し込む
ことのできる計測モジユールの別の可能な実施例
として述べられる。第６図では、参照番号８５
は、８個個のアナログ入力導体即ちアナログ信号
CH０−CH７を有する「チヤンネル」を集合的
に示している。同様にして、参照番号８６は、８
個の付加的なアナログチヤンネル信号CH８−
CH１５を示している。このアナログチヤンネネ
ル８５が有するそのそれぞれの導体は、バ・ブラ
ウン・コーポレーシヨン製造のMPC8C集積回路
が可能なマルチプレクサ８８の対応する入力に結
合されている。同様にして、アナログチヤンネル
信号CH８−CH１５は、これもまたMPC８Ｓ集
積回路が可能なマルチプレクサ９４の対応する入
力に接続されている。参照番号８５Ａで示される
アナログ信号８５の２つの信号はまた、計測バス
７に達しており、これにより、前に説明したよう
に、データ獲得計測モジユール８４が差し込まれ
るソケツトに対応する特定のアナログバスセグメ
ントの２つの導体の「拡張」が容易になる。第６図では、参照番号８７は、マルチプレクサ
８８及び９４の適当な接地導体に接続されている
アナログ接地AGND導体を示している。それぞ
れのマルチプレクサ８８及び９４の８個のチヤン
ネルの内の特定の１つのチヤンネルは、バツフア
回路９７によつて発生される３つの選択導体８９
に現われるデジタルレベルの組合せによつて選択
される。選択されるマルチプレクサ８８及び９４
の特定の１つ又は２つは、７４LS３７３集積回
路が可能なバツフア回路９７によつて導体８９及
びび９８に発生した信号によつて制御される。バ
ツフア９７のビツトの状態は、計測バス３８のデ
ータバスビツトＤ０−Ｄ７から導体１０２に発生
する８個の信号によつてセツトされる。マルチプレクサ８８の出力は、バー・ブラウ
ン・コーポレーシヨン製造の200/201AGプログ
ラマブル利得増幅器が可能なプログラマブル利得
増幅器９１の正入力導体９０によつて導通してい
る。プログラマブル利得増幅器９１の負入力は、
スイツチ９１Ａによつて、導体８７に現われるア
ナログ接地電圧レベルもしくは導体９５に発生す
るマルチプレクサ９４の出力のいずれかに接続さ
れる。斯くして、プログラマブル利得増幅器９１
は、スイツチ９１Ａのセツテイングに応じて、大
地を基準にして即ち「シングル・エンデツド」形
式で、あるいは差動的に即ちマルチプレクサ９４
に入力されているCH８−CH１５導体の対応す
るものを基準にして、マルチプレクサ８８に入力
さているCH０−CH７導体に現われるアナグ信
号を受け且つ増幅することができる。導体９３は、プログラブル利得増幅器９１のＡ
０入力及びＡ１入力に接続されており、また利得
選択の機能を実行するためにバツフア９７の出力
にも接続されれている。計測バス７のWRT※ 導体に接続されている導
体９２は、プログラマブル利得増幅器９１のWR
※ 入力に接続されており、これにより、選択され
た利得をプログラマブル利得増幅器９１の内部回
路にラツチするという機能を実行する。プログラマブル利得増幅器９１の出力は、導体
９６に発生され、ナシヨナルセミコンダクタ社製
造LF３９８Ａ集積回路が可能なサンプルホール
ド回路１００に入力される。この回路は、「サン
プルホールド」動作が必要でない場合は短絡する
ことができる。サンプルホールド回路１００の出
力は、アナログデバイス社製造のAD５７４12ビ
ツトアナログ−デジタル変換器が可能なアナログ
−デジタル変換器１０１のアナログ入力に接続さ
れている。その12個のデジタル出力は、８個の導
体１０２に多重化される。アナログ−デジタル変
換器１０１の出力は、７４LS２４５双方向集積
回路バツフアが可能なバツフア１０３の上位の４
つの入力に接続されている。被バツフアデータバス１０２の８個の導体は、
バツフア９７の入力に接続される。ツフア９７の
イネーブル入力は、導体１０９によつて、７４
LS１３８集積回路が可能な復号器１０６の出力
に接続されている。被バツフアデータバス１０２
の８個の導体はまた、７４LS２４４ラツチが可
能な識別レジスタ１０４に接続されており、その
入力は、アナログ入力計測モジユール８４の特徴
を識別する所望の識別コードを発生するように結
ばれている。双方向バツフア１０３の「方向」入力DIRは、
計測バス７のRD※ （読出し）導体に接続されて
いる。双方向バツフア１０３のイネーブル入力
は、計測バス７７のME※ （モジユールイネーブ
ル）導体に接続されている。アナログ−デジタル変換器１０１の12個の出力
ビツトは、被バツフアデータバス１０２の８個の
導体に多重化され、下位の４つのビツトは先ず被
バツフアデータバス８の上側の「ニブル」即ち４
ビツトに多重化され、アナログ−デジタル変換器
１０１の出力の２つの上側ニブルが続いて被バツ
フアデータバス１０２の８個の全ての導体に多重
化される。ホストコンピユータ又は第４図の２Ｂ等の「ス
マート」プログラムキヤリアモジユールを用いて
プログラマブル利得増幅器９１、アナログ−デジ
タル変換器１０１及び回路８４の他の素子の利得
を適当にプログラムすることにより、第６図のア
ナログ入力即ちデータ獲得モジユール８４はボル
トメータあるいは波形レコーダとして機能するこ
とができる。ホストコンピユータあるいはスマートキヤリア
モジユール回路によつて実行される必要があるプ
ログラムは、読出し専用メモリ１０５に記憶する
ことができ、そして計測バス７のアドレスバス導
体Ａ０−Ａ１５によつてアドレス指定され、被バ
ツフアデータバス１０２、バツフア１０３及び計
測バス７のＤ０−Ｄ７導体を通して（第４図図
の）ホストコンピユータ又はスマートキヤリアモ
ジユール回路により読み出されることができる。次に第７図について説明する。参照番号１１０
は、カウンタ・タイマ・パルサ計測モジユールと
呼ばれる計測モジユールを示している。カウン
タ・タイマ・パルサ計測モジユール１１０は、７
４LS２４５集積回路が可能な双方向バツフア回
路１１１を含んでおり、これは８個の導体３８に
よつて計測バス７のＤ０−Ｄ７データ導体に結合
されている１組のデータ端子を有する。バツフア
１１１が有するその他の組のデタ端子は８個の対
応する被バツフアデータ端子１１２に接続されて
いる。ホストコンピユータによつて読み出すこと
ができる識別コードを発生するように適当に結ば
れた入力を有する７４LS２４４が可能な識別レ
ジスタ１１３は、被バツフアデータ導体１１２に
接続されている。被バツフアデータ導体１１２は
また、インテル社製造の８２５４集積回路が可能
なプログラマブルカウンタ回路１２２の８個の対
応する入力に接続されている。この８個の被バツ
フアデータ導体１１２また、これもまたインテル
８２５４集積回路によつて実現可能な別の同等の
プログラマブルカウンタタイマ集積回路１２３の
８個のデータ入力に接続されている。プログラマブルタイマカウンタ１２２及び１２
３の動作について説明する。７４LS１３８集積
回路によつて実現できる復号回路１１５の構造を
先に説明することが有用である。この回路の３つ
の復号入力は、参照番号４２によつて集合的に示
される計測バス７のＡ０−Ａ３アドレス導体に接
続されている。参照番号４２Ｄによつて示される
Ａ３アドレス導体及びＡ４アドレス導体は、プロ
グラマブルカウンタタイマ１２２及び１２３の両
方の機能選択入力に与えられる。復号回路１１５
を選択する機能を実行する詳細バス７のIOS※
（入力−出力選択）導体は、復号回路１１５のイ
ネーブル入力に接続されている。復号器回路１１５の復号出力の１つは、導体１
１６によつて識別レジスタ１１３のイネーブル入
力に結合されている。復号回路１１５の別の出力
は、導体１３０によつてプログラマブルカウンタ
タイマ１２２のCS１※ 入力に導かれている。復
号回路１１５の別の出力は、導体１３１によつて
プログラマブルカウンタタイマ１２３のCS2※ 入
力に接続されている。計測バス７のRD※ 導体及びWRT※ 導体は、
プログラマブルカウンタタイマ１２２及び１２３
の両方のタイマの対応する読出し入力及び書込み
入力に接続されている。自走発振器回路１２４
（当業者によつて簡単に実現することができる）
は、CLKOUT信号が発生される導体１２５に好
ましくは8MHzでもつて出力を発生し、これは、
カウンタタイマ計測モジユール１１０が結合され
る装置に適当なケーブル等によつて接続される。８２５４は、インテル及び他のマイクロコンピ
ユータシステムに用いるように設計されたプログ
ラマブルインターバルタイマ／カウンタ集積回路
である。これは、システムソフトウエアによつて
１列の入力−出力ポートとして処理することので
きる汎用マルチタイミング素子である。８２５４
は、如何なるマイクロコンピユータシステムであ
つてもその最も共通的な問題のうちの１つ、即
ち、（ソフトウエアに於てタイミングループをセ
ツトする代わりに）ソフトウエア制御の下での適
当な時間遅延の発生を解決する。プログラマは自
分の要求に合わせるために８２５４を「構成」し
あるいはプログラムし、これらのカウンタの１つ
をプログラムし所望の遅延を得る。ソフトウエ
ア・オーバーヘツドは最小である。種々の長さの
遅延を簡単にプログラムすることができる。８２
５４と共に実施することのできる他のカウントタ
イマ機能の幾つかは、読出し時間クロツク発生、
事象カウンタ、デジタル単安定、プログラマブル
率発生器、方形波発生器、二進法率マルチプライ
ヤ、複合波形発生器、及び複合モータ制御器を含
んでいる。クロツク出力導体１２５は、プログラマブルタ
イマ回路１２２の第１ CLK入力に接続されて
いる。プログラマブルタイマカウンタ１２２の第
１ゲート入力は、カウンタタイマ計測モジユール
１１０が接続されている外部装置が発生するる外
部ゲート信号GATEIN１か、あるいはバツフア
回路１１８が導体１２０に発生した内部的にゲー
トされた信号のどちらかに切り換えることができ
る。選択接続は、スイツチ又はジヤンパ１２６に
よつてなされる。カウンタタイマ回路１２２が発生するる第１出
力は、カウンタタイマ回路１２２内にゲートされ
た分周された内部信号を発生するために、導体１
２８によつてその第2CLK入力に戻つて接続され
る。この回路をゲートするのは、スイツチ又はジ
ヤンパ１２７によつて外部発生の信号GATE IN
２に結合された第２ゲート信号か、あるいはバツ
フア１１８により２つの導体１２０の１つに内部
的に発生されるゲート信号である。バツフア１１
８は７４LS２７３が可能である。同様にして、
第２カウンタタイマ回路１２３は、信号CLKIN
１によつて外部的にクロツクすることができ、こ
の信号は、導体１２１にバツフア１１８によつて
発生された信号によつて内部的にゲートされる
か、あるいは外部的に発生されたゲート信号
GATEIN３によつてゲートされ、どちらかの選
択はスイツチ１２９により行われる。ここで了解すべきことは、インテル８２５４プ
ログラマブルカウンタタイマは、第７図の単純な
接続で示したのと比べ、信号をプログラム的に測
定し且つ／又は発生するより多くの内部能力を有
していることである。これらの回路の計数／タイ
ミング／パルス発生能力を制御する付加的な可能
性については適当なインテル・データシート及び
８２５４オペレーテイングマニユアルを参照する
とよい。第４図について説明する。「スマート」キヤリ
アモジユール回路２Ｂの構造がこの図に説明され
ている。このキヤリアモジユール回路は、モトロ
ーラMC ６８０９Ｅ・８ビツトマイクロプロセ
ツサが可能なマイクロプロセツサ１３５を含んで
いる。マイクロプロセツサ１３５は、参照番号４
２Ｂによつて示される16ビツトアドレスバスを有
している。そしてこの16ビツトアドレスバスは、
そのＡ０−Ａ７導体が７４LS２４４集積回路が
可能なバツフア回路１４６の入力に接続されてお
り、そのＡ８−Ａ１５導体がこれもまた７４LS
２４４集積回路が可能なバツフア回路１４５の入
力に接続される。バツフア回路１４５及び１４６
の出力は、計測バス７のＡ０−Ａ１５導体に接続
されている被バツフアアドレスバス４２を構成す
る。マイクロプロセツサ１３５は、８個個の双方向
データバス導体３８Ｂを有しており、これは７４
LS２４５集積回路によつて実現される双方向バ
ツフア１４７の入力に接続されている。この被バ
ツフア双方向データバス導体は、参照番号３８に
よつて示されており、計測バス７のＤ０−Ｄ７デ
ータバス導体に接続されている。被バツフアアドレスバス導体４２は、ランダム
アクセスメモリ１５３のアドレス入力に接続され
ており、被バツフアアドレスバス４２のＡ１３−
Ａ１５導体は、プログラマブル読出し専用メモリ
１４８のアドレス入力に接続されている。このプ
ログラマブル読出し専用メモリ１４８の４つのデ
ータ導体は、バス１１４に16個のチツプ選択出力
を発生する。５４LS１５４集積回路復号器が可能な4/16復
号器回路１４９に接続されている。これらのチツ
プ選択信号の１つはタイマ回路１５０に至つてお
り、別の信号は第２タイマ回路１５１に至つてい
る。また、これらのチツプ選択出力１１４の16個
の出力は、計測バス７のIOS０−IOS１５導体に
接続されている。タイマ１５０及び１５１は、モ
トローラ製造の６８４０集積回路が可能である。
これらのタイマは、導体１３８に「伸ばされた」
クロツク信号E_STRを発生する。尚、この信号は、
マイクロプロセツサ１３５の周辺の特定のデバイ
スがそれによつてアドレス指定される時に、クロ
ツク回路１３７によつて発生されるクロツク信号
を「伸ばす」作用を有している。被バツフアデータバス３８は、７４LS２４５
集積回路が可能な双方向バツフア回路１５２の入
力に接続されている。双方向バツフア回路１５２
のDIR※ 入力は、制御バス１３２のWRITE※ 導
体に接続されており、この制御バス１３２は、計
測バス７の制御導体に接続されている。制御バス
２は、計測バス７のWRT※ 導体及びRD※ 導体
を含んでおり、７４LS２４４集積回路が可能な
バツフア回路１４４によつて発生される。尚、制
御信号は、マイクロプロセツサ１３５によつて制
御バス１４２に発生され且つ幾つかのNANDゲ
ート及びインバータによつて実現され得る読出し
書込み論理回路１４３によつて復号される。導体１４０に現われるE_STR信号もまた、バツフ
ア１４４にロードされる。被バツフアデータバス導体３８は、計測バス７
のＤ０−Ｄ７導体に接続されており、７４LS２
４５が可能なロードバツフア１５７にも接続され
ている。このロードバツフア１５７の出力は、タ
イマ回路１５０及び１５１をロードし且つ周辺イ
ンターフエースアダプタ回路１５８をロードす
る。モトローラ６８２２周辺インターフエースア
ダプタが可能なこの周辺インターフエースアダプ
タ１５８の機能は、制御バス１３２に現われるデ
ジタル入力／出力信号を制御することにある。制
御バス１３２に現われる信号は、計測バス７の
RD※ 導体及び幾つかの導体に直接接続される。双方向バツフア回路１５２の第２の組データ端
子は、８ビツトの被バツフアデータバス３８Ｃに
接続されており、このデータバス３８Ｃは、ラン
ダムアクセスメモリRAM／E²PROM１５３Ａの
データ端子に接続されており、またデユアルポー
トランダムアクセスメモリ１５３の双方向データ
端子に接続されている。このデユアルポートラン
ダムアクセスメモリ１５３は、シナーテツクSY
２１３０／２１３１集積回路が可能である。デユ
アルポートRAM１５３のチツプ選択入力は、チ
ツプ選択バス１１４の導体１１４Ｂに接続されて
いる。ランダムアクセスメモリ１５３Ａのチツプ
選択入力は、チツプ選択バス１１４の導体１１４
Ａに接続されている。被バツフアアドレスバス４
２のアドレス入力は、デユアルポートRAM１５
３の16個のアドレス入力に接続されている。ホストコンピユータによるホストコンピユータ
バス１５を通してのデユアルポートRAM１５３
へのアクセスは、７４LS１４５集積回路が可能
な双方向バツフア回路１５４によつて実施され
る。この回路１５４の他の端子３８Ｄは、デユア
ルポートRAM１５３の第２組の双方向データ端
子に接続されている。ホストコンピユータバス１５の６個のアドレス
導体は、７４LS２４５集積回路からなり得るア
ドレスバツフア１５５の入力に結合されており、
このアドレスバツフア１５５の出力は、更にデユ
アルポートRAM１５３のアドレス入力に接続さ
れている16個のアドレス導体４２Ｄに接続されて
いる。デユアルポートRAM１５３の第２組の制御ポ
ート１３２Ｂは、その入力がホストコンピユータ
バス１５の導体に接続されているバツフア及び復
号回路１５６によつて駆動される。バツフア及び
復号回路１５６の出力は、デユアルポートRAM
１５３の第２組のポートのCS※ 入力、WR※ 入
力及びRD※ 入力を含んでいる。バツフア及び復
号回路１５６は、７４LS２４４集積回路及び７
４LS１３８で実現できる。ここで以下のことを了解すべきである。即ち、
特定の環境に於て特定の目的のために選択された
計測機能を行うために、上記のキヤリアモジユー
ル回路及び計測モジユール回路は、ホストコンピ
ユータによつてあるいは第４図のスマートキヤリ
アモジユール２Ｂのマイクロプロセツサ１３５に
よつて実行されるプログラム即ちサブルーチンと
共に用いられる。第８図は、ルーチンの少し一般化されたフロー
チヤートである。このルーチンを用いることによ
つて、ホストコンピユータ（キヤリアモジユール
が差し込まれるIBMパーソナルコンピユータで
あり得る）は、第３図のキヤリアモジユール２Ａ
の構造と及びキヤリアモジユール２Ａに差し込ま
れる第１図の計測モジユール例えば３，４及び５
の全てを識別することができる。第８図のルーチ
ンは、ブロツク２１０に入ることによつて開始
し、キヤリアモジユール２Ａの識別レジスタ６２
（第３図）を読み出すことによつてどのキヤリア
モジユールが存在しているかを決定する。次に、
このルーチンはブロツク２１２に進み、これらの
計測モジユールの識別レジスタを読み、時によつ
ては、種々の計測モジユールの読出し専用メモリ
に記憶された他の情報を読み出すことによつて、
どの計測モジユールがキヤリアモジユールに差し
込まれているか且つどのアドレス位置にあるかを
決定する。次に、第８図の構成識別ルーチンは、ブロツク
２１３に進み、キヤリアモジユール２及び計測モ
ジユール３，４及び５を含む第１図の計測システ
ムの全体の特徴の表示を行うサブルーチンを実行
し、また、現在のユーザが利用できるそのハード
ウエアの利用可能オプシヨンの全てを表示する。次に、第８図のルーチンは、ブロツク２１４に
入り、どの利用可能オプシヨンをユーザが選択す
るのか決定する。これは、次に述べる第１１図の
ルーチンを実行することによつて実際になされ
る。第８図のフローチヤートによつて表わされる
プログラムのコンピユータリストを参考資料Ａと
して添付する。ここで、第１１図のフローチヤートに言及する
ことが最良であり、これは、ホストコンピユータ
のバスコネクタに差し込まれている第３図の計測
キヤリア回路２Ａであつて複数の計測モジユール
を差し込んでいるキヤリアモジユール２Ａ、と共
にこのホストコンピユータによる実行のための代
表的なプログラムを説明している。第１１図図の
プログラムは、ブロツク２５２に入ることにより
開始され、ここでは、ホストコンピユータは、前
にセツトされているキヤリアモジユール２Ａのア
ドレススイツチ５３（第３図）のセツテイングを
読み出すためのサブルーチンを実行する。（ここ
で了解すべきことは、ホストコンピユータがメモ
リアドレス空間「レンジ」を確立しなければなら
ず、キヤリアモジユール回路２Ａに対しては、こ
れはアドレススイツチ５３の適当なセツテイング
によつてなされなければならないことである）。
次に、第１１図のプログラムは、決定ブロツク２
５４に入り、キヤリアモジユールスイツチ５３が
正しくセツトされているか否かを決定する。これ
は、キヤリアモジユール２Ａ（第３図）の識別レ
ジスタ６２を読み出し、それを記憶された既知の
有効識別情報と比較することによつてなされる。
決定ブロツク２５４の決定が否定的である場合、
このプログラムはブロツク２５３に進み、表示を
行つて、以下に明白となるように、正しいキヤリ
アモジユールアドレススイツチセツテイング手順
もしくはキヤリアモジユール及び／又は計測モジ
ユールの識別レジスタの正しいセツテイングを説
明する。次にこのプログラムは、決定ブロツク２
５４に戻り、この決定が背定の場合、ブロツク２
５６に入る。ブロツク２５６では、このプログラムは、キヤ
リアモジユール識別レジスタ６２（第３図）を読
み出す。決定ブロツク２５７による決定の時にキ
ヤリアモジユール識別レジスタセツテイングに誤
りがある場合、プログラムはブロツク２５７Ａに
入り、誤りメツセージを表示し、次にブロツク２
５３に入り、こで正しい識別レジスタセツテイン
グの説明を表示し、オペレータに正しいセツテイ
ングを行うように促がす。決定ブロツク２５７の
決定が肯定の場合、プログラムはブロツク２５８
に入る。ブロツク２５８に於て、プログラムはホストコ
ンピユータに計測モジユール識別レジスタの全て
を読み出させ、これによりキヤリアモジユールと
及びその中の計測モジユールの全ての特徴を決定
させる。次にこのプログラムは、ブロツク２６０
に進み、キヤリアモジユールと及びその中に差し
込まれる計測モジユールの特徴即ちメニユーのデ
イレクトリを表示する。次に、ホストコンピユータルーチンは、ブロツ
ク２６１に入り、オペレータを促がして、オペレ
ータがホストコンピユータのための現在所望の計
測機能を達成するためにオプシヨンの選択を希望
するそれら詳細なメニユーを表示されたデイレク
トリから選択させる。次に、プログラムは決定ブロツク２６２に入
り、オペレータが所望の「メニユーセツトアツ
プ」の任意のものが前に作られ記憶されているか
否かを決定する。この決定が肯定の場合プログラ
ムはブロツク２５９に進み、前のメニユーセツト
アツプが記憶されているデイスクからそれを読み
出し、次にブロツク２６４に進む。決定ブロツク２６２の決定が否定の場合、プロ
グラムはブロツク２６３に進み、オペレータが促
がして、キヤリアモジユール及び計測モジユール
の所望のハードウエア特性及びそれに関する任意
のソフトウエア特性を選択するのに必要とされる
メニユーセツトアツプ選択を更に行わせる。この
手順内のある点に於てオペレータがそこを去りた
いと望む場合、オペレータは、ラベル２７６に示
されるようにそれができる。でなければ、プログ
ラムはブロツク２６３からブロツク２６４に進
み、現在のキヤリアモジユール及びそれに接続さ
れている３つの計測モジユールに対して現在選択
されているかあるいは呼出されているメニユーセ
ツトアツプを表示する。次にプログラムは決定ブ
ロツク２６４Ａに進み、ホストコンピユータのた
めに必要な計測機能を達成するために任意の付加
的なメニユーセツトアツプが要求されているか否
かを決定する。この決定が肯定の場合、プログラ
ムはブロツク２６０に戻り、そうでない場合はブ
ロツク２６５に進む。ブロツク２６５に於て、プログラムはオペレー
タを促がして、キヤリアモジユール２Ａ及びその
上の計測モジユールのあるいはこれらに関連した
ところの現在選択されているハードウエア特性及
びソフトウエア特性を作るのに必要な「実行シー
ケンス」を選択させ、現在所望の計測機能を達成
するためにそれらに共動且つ相互作用せしめるよ
うにする。この実行シーケンスが成すものの一例
には、容器中の蒸気圧に比例するアナログ電圧の
読出し、その値が現在のレンジ内にあるか否かの
決定、及び蒸気圧を所望の値にするべく制御弁を
開閉するためのデジタル出力信号の発生のシーケ
ンスが挙げられる。この手順に於て、オペレータ
は、ラベル２７４によつて示すように希望する場
合はプログラムを去ることができる。でなけれ
ば、プログラムは決定ブロツク２６８に進み、上
記の選択された実行シーケンスがハードウエア特
性及びソフトウエア特性の前に選択されたあるい
は呼出されたメニユーセツトアツプに不一致であ
るか否かを決定する。この決定が肯定の場合、プ
ログラムはブロツク２６３に戻り、この不一致を
示す適当な誤りメツセージを表示する。決定ブロ
ツク２６８の決定が否定の場合、プログラムブロ
ツク２６９に進み、キヤリアモジユール２Ａ及び
その上の計測モジユールの及びこれに関連した選
択されたハードウエア特性及びソフトウエア特性
を用いて選択された実行シーケンスを実行し、こ
れによりキヤリアモジユール及び計測モジユール
を有するホストコンピユータの所望の計測機能を
達成する。次にこのプログラムから出る。本明細
書に添付されている参考資料Ｂは、第１１図のフ
ローチヤートによつて表わされるプログラムのリ
ストである。第９図及び第１０図は、第６図のアナログ入力
又はデータ獲得計測モジユール８４及び第５図の
アナログ出力又は機能発生器モジユール６５の動
作をそれぞれ実行するために、ホストプロセツサ
によつて実行されることのできるプログラムのフ
ローチヤートである。第９図のルーチンについて、動作はブロツク２
０１に入ることにより開始され、ここで、ホスト
コンピユータは、シングル・エンデツド入力動作
が要求される場合は特定のマルチプレクサチヤン
ネルを選択し、あるいは差動入力動作が要求され
る場合は第６図のチヤンネル８５及び８６の両方
を選択する。次にプログラムは、ブロツク２０２
に入り、第６図の導体１０８に必要な信号を発生
し、これによりサンプルホールド回路１００の出
力に発生されたアナログ信号の変換を開始してア
ナログデジタル変換器１０１のデジタル出力に於
ける12ビツトデジタル出力にする。アナログデジ
タル変換器１０１の12ビツトデジタル出力の３つ
の「ニブル」の被バツフア双方向データバス１０
２の８個の導体への多重化を達成するために当業
者によつて簡単に実行され得るサブルーチンは、
当業者によつて簡単に実現され、これらは本発明
の実施にとつて重要でなく、様々の方法で実現で
きるため、詳細は述べないことにする。次に、プログラムは決定ブロツク２０３に入
り、アナログデジタル変換器１０１によるアナロ
グデジタル変換プロセスが完了する迄、ループ２
０４によつて示されるように必要ならば待機す
る。次にプログラムは、ブロツク２０５に進み、
ホストコンピユータにアナログ入力信号の12ビツ
トデジタル相当信号を計測バス７に緩衝せしめそ
してこの情報を取り出してホストプロセツサのメ
モリに記憶する。尚、これから、必要に応じてこ
の情報を用いることができ、これにより所望の計
測機能を達成しあるいは幾つかの目的のために計
測機能の結果を用いる。参考資料Ｃは、第９図の
フローチヤートによつて表わされるルーチンのリ
ストである。第１０図のフローチヤートについて説明する。
ホストコンピユータは、ブロツク１８１に入るこ
とにより第５図のアナログ出力又は機能発生器モ
ジユール６５の動作を実行する。ブロツク１８１
に於て、ホストコンピユータは、計測バス７にア
ドレスを出力し、これにより現在必要な計測機能
を達成するのに必要なデジタルアナログ変換器７
２及び７９のどれかを復号回路７７に選択させ、
そして更に計測バスの導体Ｄ０−Ｄ７に必要な
ME※ 信号及び所望のデータを発生し、これによ
りバツフア６６をロードしてアナログ形式に変換
されるべきデジタルデータをデジタルアナログ変
換器７２及び７９のデジタル入力に与える。次に、このプログラムはブロツク１８２に入
り、WRT※ 導体に必要な信号を発生し、これに
より、デジタルアナログ変換器７２及び７９の現
在選択された変換器によるデジタルアナログ変換
プロセスを開始し、変換が完了するのを待つ。次
に、プログラムはブロツク１８３に入り、導体７
５又は８３の適当な導体にイネーブルされるべき
上記の結果として得られるアナログ出力信号をイ
ネーブルする。次にこのルーチンを去る。参考資
料Ｄは、第１０図のフローチヤートによつて表わ
されるプログラムのルーチンのリストである。発明の効果本発明は、パーソナルコンピユータ又はホスト
コンピユータに対し、これ迄知られているパーソ
ナルコンピユータに対する従来の専用計測システ
ムよりも高い有利な多用性と計測機能を与えてい
る。この独特な「標準された」計測バスは、その
デジタル部分と及び区分されたアナログ部分並び
に複数の同等の計測バスコネクタで備えている。
そのそれぞれは、種々の計測動作能力を含む計測
モジユール群の任意のものを受ける。これによ
り、差し込まれた計測モジユールの識別レジスタ
を読み出すというホストプロセツサ又はパーソナ
ルコンピユータプログラムの能力、及び利用でき
る実行シーケンスからの所望の組の計測能力の選
択を促すという現在差し込まれている計測モジユ
ールの能力と結び付いて、非常に低コストでパー
ソナルコンピユータに与えることのできる多くの
「即ち数百の」異なつた計測システム構成をユー
ザに与える。この独特の「連鎖」アナログバスセ
グメントによつて、１つの計測モジユールで信号
を条件付けしてそして次にプロセス信号を次のセ
グメントに送ることができ、これにより１つ又は
それ以上の「拡張可能な」アナログバスを供給
し、且つこれによりパーソナルコンピユータの場
合の前の差込型計測システムのモジユール性の欠
乏に関連した問題を回避し、且つアナログ信号の
ルーテイングのための「注文製造」配線を提供す
る必要性を無くすことができる。現在市販されて
いる種々の異なつたパーソナルコンピユータに本
発明の計測システムを適合させるためには、この
キヤリアモジユール設計のみを変えるだけでよ
い。計測モジユールの群の全体は、全く再設計し
なくても任意のキヤリアモジユールに差し込むこ
とができる。本発明に係る計測システムが殆んど
即座に構成変更可能であること及びその融通性に
よつて、このシステムは多くの商業的用途及び実
験室に於ける用途のための理想的な計測器にな
る。例えば、貴重な技術検討時間をデータ獲得シ
ステムの設計に費やす代わりに、単に、所望の基
本能力を有する一群の計測モジユールを差し込
み、促して応答して必要となる能力を選択し、次
にこの促しに応答して実行シーケンスを確立する
ことにより、所望の機能を簡単に設定することが
できる。

【図面の簡単な説明】

第１図は、本発明の差込形計測システムの構造
の分解斜視図。第１Ａ図は、第１図に示す計測シ
ステムの端面図。第２図は、第１図の計測システ
ムのキヤリアモジユールの区分されたアナログバ
ス構造を説明する上で有用なブロツク図。第３図
は、本発明に係る基本的なキヤリアモジユールの
回路のブロツク図。第４図は、第１図のキヤリア
モジユールの上で用いることのできる、ボード上
マイクロプロセツサ及びRAMを有有する「スマ
ート」キヤリアモジユールの回路のブロツク図。
第５図は、第１図のキヤリアモジユールにに差し
込むことのできるアナログ出力又は機能発生器計
測モジユールのブロツク図。第６図は、第１図の
キヤリアモジユールに差し込むことのできるアナ
ログ入力又はデータ獲得計測モジユールのブロツ
ク図。第７図は、第１図のキヤリアモジユールに
差し込むことのできるカウンタ・タイマ・パルス
発生器計測モジユールのブロツク図。第８図乃至
第１１図は、第１図の計測システムの動作を行う
ためにホストプロセツサによつて実行することの
できるプログラムのフローチヤート。１……差込型計測システム、２…差込型キヤリ
アボード、３，４，５……計測モジユール、６…
…エツジコネクタ、７……導体、８，９，１０…
…計測バスコネクタ、１１……雄型マルチピンコ
ネクタ、１２……雄型ケーブルコネクタ、１５…
…導体、１６，１７，１８，１９……アナログバ
スセグメント、２０，２４，２６，２８，３３…
…アナログ出力端子、２３，２５，２７，２９…
…アナログ入力端子、３０，３１，３２………外
部ケーブル。

Claims

【特許請求の範囲】１ホストコンピユータのデジタルバスのコネク
タに差込可能な計測システムに於て、 (a) 上記デジタルバスコネクタと組合うためのホ
ストコンピユータバスコネクタを有するキヤリ
アモジユール、 (b) 上記キヤリアモジユールに配置されている計
測バスであつて、デジタル部分及び区分された
アナログ部分を含む計測バス、 (c) 上記計測バスに電気的に接続された複数の計
測モジユールコネクタであつて、上記計測バス
の上記デジタル部分が、上記計測モジユールコ
ネクタのそれぞれの１つの対応する端子導体に
それぞれが結合されている複数の導体を含んで
おり、上記計測バスの上記の区分されたアナロ
グ部分の各セグメントが、上記計測モジユール
コネクタの１つのそれぞれの入力端子導体と及
び上記計測モジユールコネクタの別のコネクタ
のそれぞれの出力端子導体とに接続されたアナ
ログバスセグメントコネクタを含むこと、 (d) 上記ホストコンピユータデジタルバスコネク
タと及び上記計測バスの上記デジタル部分とに
結合されたインターフエース回路手段であつ
て、該手段が、上記ホストコンピユータの上記
バスの上記デジタル部分あるいは上記キヤリア
ボードの上記デジタル計測バスの一方から受け
たデジタルデータを再構成且つ／又はフオーマ
ツトし、このように再構成され且つ／又は再フ
オーマツトされたデジタルデータを上記ホスト
コンピユータデジタルバス及び上記計測バスの
上記デジタル部分の他方に出力すること、及び (e) それぞれが上記計測モジユールコネクタのそ
れぞれの１つに差込まれている複数の計測モジ
ユール手段であつて、該手段が、上記の区分さ
れたアナログバス部分の１つのセグメントの導
体からアナログ信号を受け、この受けたアナロ
グ信号を操作し、このアナログ信号の修正され
たものを、上記の区分されたアナログバス部分
の別のセグメントの別の導体に伝えるための計
測モジユール手段、を含むことを特徴とする計測システム。２上記計測バスの上記の区分されたアナログ部
分が、複数のアナログバスセグメントを含んでお
り、上記アナログバスセグメントの各々が複数の
アナログバスセグメント導体を含んでおり、上記
アナログバスセグメント導体の各が、上記計測モ
ジユールコネクタの１つの各アナログ出力端子導
体に且つ上記計測モジユールコネクタの別のもの
の各アナログ入力端子導体に接続されているこ
と、を特徴とする特許請求の範囲第１項に記載の
計測システム。３上記ホストコンピユータデジタルバスのバス
構造と上記デジタル計測バスのバス構造との如何
なる差にも拘らず、上記計測モジユール手段のい
ずれの手段も上記計測モジユールコネクタの１つ
に差込むことができるようにするために、上記計
測モジユール手段の各々が、上記計測バスの上記
デジタル部分のバス構造に同等の内部デジタルバ
ス構造を有していること、を特徴とする特許請求
の範囲第２項に記載の計測システム。４上記計測モジユール手段の少なくとも１つ
が、この計測モジユール手段が接続されている計
測モジユールコネクタを通して第１アナログバス
セグメント導体から第１アナログ入力信号を受
け、上記第１アナログ入力信号を操作し、この結
果得られる修正された第１アナログ入力信号をこ
の計測モジユールコネクタを通して第２アナログ
バスセグメント導体に伝え、これにより上記第１
アナログバスセグメントを効果的に伸ばすこと、
を特徴とする特許請求の範囲第３項に記載の計測
システム。５上記の複数の計測モジユール手段の少なくと
も第１手段が、ケーブルコネクタ、及び上記第１
計測モジユール手段によつて実行されている計測
機能に従つて、上記ホストコンピユータにより監
視され且つ／又は制御されている装置の外部部分
に上記ケーブルコネクタを接続しているケーブ
ル、を含むこと、を特徴とする特許請求の範囲第
４項に記載の計測システム。６上記第１計測モジユール手段が、上記ケーブ
ルを通して上記の装置の外部部分へアナログ信号
を送り且つ／又はこの外部部分からアナログ信号
を受けるための手段を含むこと、を特徴とする特
許請求の範囲第５項に記載の計測システム。７上記第１計測モジユール手段が、上記ケーブ
ルを通して上記装置の外部部分へデジタル情報を
送り且つ／又は上記外部部分からデジタル情報を
受けるための手段を含むこと、を特徴とする特許
請求の範囲第５項に記載の計測システム。８上記計測モジユール手段の各々が、印刷回路
ボードを含んでおり、上記計測モジユールコネク
タはそれぞれ、上記計測モジユール手段の各々の
手段の印刷回路ボードの平面が上記キヤリアモジ
ユールの平面と平行になるようにするために、上
記の複数の計測モジユール手段のそれぞれの１つ
を固く支持していること、を特徴とする特許請求
の範囲第５項に記載の計測システム。９上記キヤリアモジユールと及び上記計測モジ
ユール手段のそれぞれが、上記計測バスの上記デ
ジタル部分に結合された識別レジスタ手段であつ
て、上記キヤリアモジユール及び上記計測モジユ
ール手段がそれぞれ実行できる計測動作能力又は
機能の種類を示す情報を記憶するための識別レジ
スタ手段を含んでいること、を特徴とする特許請
求の範囲第５項に記載の計測システム。１０上記キヤリアモジユールが、上キヤリアモ
ジユールに割り当てられた所定のアドレスを記憶
するためのアドレス記憶手段を含み且つ上記所定
のアドレスが上記ホストコンピユータによつて出
力されているアドレスと一致する場合にイネーブ
ル信号を発生するための上記ホストコンピユータ
デジタルバスに結合されたアドレス比較手段を含
むこと、を特徴とする特許請求の範囲第９項に記
載の計測システム。１１上記キヤリアモジユールが、上記ホストコ
ンピユータデジタルバスに且つ上記計測バスの上
記デジタル部分に結合された複数のバツフア回路
手段を含んでおり、該バツフア回路手段は、(1)上
記ホストコンピユータデジタルバス及び上記デジ
タル計測バスの対応するデータバス導体の間の緩
衝を供給し、(2)上記ホストコンピユータデジタル
バスのアドレス導体の幾つかと上記デジタル計測
バスの対応するアドレス導体との間に緩衝を提供
し、(3)上記ホストコンピユータデジタルバスの上
記アドレス導体の他の部分に現われるアドレス信
号を復号することにより機能選択信号を発生する
こと、を特徴とする特許許請求の範囲第１０項に
記載の計測システム。１２上記キヤリアモジユールが、上記バツフア
回路手段をイネーブルするためのイネーブル信号
及び上記計測モジユール手段の種々の手段の種々
の機能的ブロツクをイネーブルするためのモジユ
ールイネーブル信号を発生するために上記ホスト
コンピユータデジタルバスの上記の他のアドレス
導体のアドレスを復号するためのアドレス復号手
段を含むこと、を特徴とする特許請求の範囲第１
１項に記載の計測システム。１３上記キヤリアモジユールが、記憶された命
令を実施するためのプロセツサ手段、情報を記憶
し且つ上記プロセツサ手段と情報を通信するため
のメモリ手段、及び上記プロセツサ手段に応答し
て上記計測モジユール手段の動作を実施させるた
めに上記ホストコンピユータデジタルバスと上記
デジタル計測バスとの間に結合されているデユア
ルポートメモリ手段、を含むことを特徴とする特
許請請求の範囲第１０項に記載の計測システム。１４上記の複数の計測モジユール手段の１つ
が、上記デジタル計測バスからデジタル情報を受
け、それをアナログ信号に変換し、このアナログ
信号を上記計測バスのアナログバスセグメント導
体に出力するためのアナログデジタル変換手段を
含むことを特徴とする特許請求の範囲第１０項に
記載の計測システム。１５上記の複数の計測モジユール手段の上記の
１つが、上記デジタルアナログ変換手段に所定の
アナログ波形を出力させるシーケンスでもつてデ
ジタル情報を上記デジタルアナログ変換手段に入
力せしめるためにプロセツサによつて実行され得
る複数の命令を記憶するためのメモリ記憶手段を
含んでいること、を特徴とするる特許請求の範囲
第１４項に記載の計測システム。１６上記計測モジユール手段の１つが、複数の
アナログ導体の複数の外部アナログ信号をそれぞ
れ通すケーブルに結合されており上記計測データ
バスからのデータによつて決定される上記外部ア
ナログ信号の１つ又はそれ以上を選択してプログ
ラマブル増幅器の入力へ与える多重化手段、及び
このように選択され増幅されれたアナログ信号を
代表的なデジタル数に変換し、このデジタル数を
上記計測バスの上記デジタル部分に出力するため
のアナログデジタル変換手段、を含むこと、を特
徴とする特許請求の範囲第１０項に記載の計測シ
ステム。１７上記計測モジユール手段の上記１つが、上
記ケーブルからアナログ信号を選択しそしてこれ
らを上記計測バスの上記デジタル部分に出力され
る代表的なデジタル数に変換するという所定のシ
ーケンスを実施するためにプロセツサによつて実
行され得る複数の命令を記憶するためのメモリ手
段、を含むこと、を特徴とする特許請求の範囲第
１６項に記載の計測システム。１８上記計測モジユールの１つが、内部クロツ
ク信号を発生するためのクロツク信号発生手段、
及び上記内部クロツク信号に応答して計数機能を
実行し且つタイミング機能を実行し且つ上記計測
バスを通して受けた信号に応答して機能を発生す
るためのプログラマブル計数回路手段、を含むこ
とを特徴とする特許請求の範囲第１０項に記載の
計測システム。１９上記計測バスが、複数のデータバス導体、
複数のアドレス導体及び複数の制御導体を含むこ
と、を特徴とする特許請求の範囲第１項に記載の
計測システム。２０上記制御導体が、モジユール存在信号導
体、読出し信号導体、書込み信号導体、割込み信
号導体、アナログ接地導体、デジタル接地導体、
及び少なくとも一対の区分されたアナログバス導
体を含むこと、を特徴とする特許請求の範囲第１
９項に記載の計測システム。２１上記インターフエース回路手段が、上記ホ
ストンコンピユータの動作を上記計測モジユール
手段の１つによつて上記計測バスの上記デジタル
部分に伝えられたデータに同期させるための手段
を含むこと、を特徴とする特許請求の範囲第１項
に記載の計測システム。２２上記計測モジユール手段及び上記キヤリア
モジユールの各々の上記識別レジスタ手段を上記
ホストコンピユータに読み出させるための手段、
を含むこと、を特徴とする特許請求の範囲第９項
に記載の計測システム。２３差込まれた計測モジユール手段の全ての利
用できる計測動作能力のメニユーを得るために、
上記ホストコンピユータに上記識別レジスタ手段
の読み出し内容によつて決定された記憶されたル
ツクアツプテーブルロケーシヨンをアクセスさせ
るるための手段、を含むこと、を特徴とするる特
許請求の範囲第２２項に記載の計測システム。２４上記メニユーからの所望の計測動作能力の
選択を促がすための手段、を含むこと、を特徴と
する特許請求の範囲第２３項に記載の計測システ
ム。２５上記ホストコンピユータをしてオペレータ
による選択に応答して記憶されたルツクアツプテ
ーブルから選択された計測動作能力のリストを組
み立てさせるるための手段、及びプロセツサに上
記リストによつて決定された記憶されたルツクア
ツプテーブルロケーシヨンをアクセスさせ且つこ
れらのロケーシヨンから上記の選択された計測動
作能力に対し利用できる実行シーケンスのメニユ
ーを取りすための手段、及び上記メニユーからの
所望の実行シーケンスの選択を表示し且つ促がす
ための手段、を含むこと、を特徴とする特許請求
の範囲第２４項に記載の計測システム。２６プロセツサに選択された実行シーケンスの
リストを組み立てさせるための且つ上記リストの
項目によつて決定された記憶されたサブルーチン
を取り出すために上記リストの中に定められたメ
モリロケーシヨンをアクセスするための手段、及
び上記ホストコンピユータのための上記選択され
た計測能力を実行するために上記ホストプロセツ
サにこれらのサブルーチンを実行させるための手
段、を含むこと、を特徴とする特許請求の範囲第
２５項記載の計測システム。２７上記プロセツサが上記ホストプロセツサで
あること、を特徴とする特許請求の範囲第２６項
に記載の計測システム。２８上記プロセツサが、上記キヤリアモジユー
ルに含まれたプロセツサ手段であつて、記憶され
た命令を実行し且つ上記ホストプロセツサと通信
するためのプロセツサ手段、及び情報を記録する
ためのメモリ手段、を含むこと、を特徴とするる
特許請求の範囲第２６項に記載の計測システム。２９ホストコンピユータに種々の計測能力を付
加するために上記ホストコンピユータを作動する
方法に於て、 (a) それぞれが複数の異なつたアナログ及び／又
はデジタル回路を有し且つそれぞれが同等の差
込型コネクタを有している複数の計測モジユー
ルを提供し、デジタル部分及び区分されたアナ
ログ部分を含む計測バスと、及び上記差込型コ
ネクタを受けるための複数の同等の計測バスコ
ネクタであつて、上記アナログ部分の各々のセ
グメントが上記計測バスコネクタのそれぞれの
対の対応しない導体の間に延びている複数のア
ナログ導体を有するようにされた複数の同等の
計測バスコネクタと、を有するキヤリアモジユ
ールを提供し、且つ上記計測モジユールの選択
された群を差込み、上記の選択された計測モジ
ユールを上記計測バスコネクタの種々のコネク
タに差込み、上記キヤリアモジユールを上記ホ
ストコンピユータの空いているバスコネクタに
差込む工程、 (b) 上記ホストコンピユータに上記計測モジユー
ルの各々の中の識別レジスタを読み出させ、上
記キヤリアモジユールの中の回路に上記計測バ
スのデジタル部分と上記ホストコンピユータの
デジタルバスとの間のデジタル情報の流れを緩
衝させ、再構成させ、且つ同期化させ、上記ホ
ストコンピユータに上記識別レジスタの読出し
内容によつて決定された記憶されたルツクアツ
プテーブルのロケーシヨンをアクセスさせるこ
とにより差込まれた計測モジユールからの利用
できる計測動作能力のメニユーを提供し、表示
しそしてこの表示さたメニユーからの上記計測
動作能力の所望のものの選択を促がす工程、 (c) 選択された計測動作能力のリストを作り、上
記の選択された計測動作能力に対し利用できる
実行シーケンスのメニユーを記憶されたルツク
アツプテーブルから選択し、表示しそしてこの
所望の実行シーケンスの選択を促がす工程、及
び (d) 上記ホストコンピユータによる選択された計
測能力又は能力の群の実行を実施するために選
択された実行シーケンスのリストを組み立て且
つ上記ストの項目によつて決定された記憶され
たサブルーチンを取り出すべくメモリをアクセ
スする工程、を含むことを特徴とする方法。３０上記工程(b)の上記同期化が、上記計測モジ
ユールの１つに於ける動作の完了を可能にするた
めに上記ホストコンピユータの動作を所定時間遅
延させるべく待機信号を発生し且つこの待機信号
をホストコンピユータに与える工程を含むこと、
を特徴とする特許請求の範囲第２９項に記載の方
法。３１上記工程(b)が、差込まれた計測モジユール
からの利用可能な計測能力のメニユーのデイレク
トリを提供するために上記ホストコンピユータに
上記識別レジスタの読出し内容によつて決定され
た上記メモリのロケーシヨンをアクセスさせ、上
記ホストコンピユータに表示された選択からの上
記メニユーの選択を促させる工程、を含むことを特徴とする特許請求の範囲第２９項
に記載の方法。３２上記工程(c)が、上記リストが前に生成され
て記憶さていたか否かを決定し、上記の決定が背
定の場合、上記の記憶されたリストを呼出す工程
を含むこと、を特徴とするる特許請求の範囲第３
１項に記載の方法。３３上記計測モジユールの１つと外部デバイス
との間でケーブルによつてアナログ情報及び／又
はデジタル情報を導く工程を含むこと、を特徴と
する特許請求の範囲第２９項に記載の方法。