Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH058865B2 - - Google Patents
[go: Go Back, main page]

JPH058865B2 - - Google Patents

Info

Publication number
JPH058865B2
JPH058865B2 JP60270423A JP27042385A JPH058865B2 JP H058865 B2 JPH058865 B2 JP H058865B2 JP 60270423 A JP60270423 A JP 60270423A JP 27042385 A JP27042385 A JP 27042385A JP H058865 B2 JPH058865 B2 JP H058865B2
Authority
JP
Japan
Prior art keywords
hole
conductor
insulating layer
semiconductor mounting
metal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60270423A
Other languages
Japanese (ja)
Other versions
JPS62130544A (en
Inventor
Motoji Kato
Hiroshi Katsukawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP60270423A priority Critical patent/JPS62130544A/en
Publication of JPS62130544A publication Critical patent/JPS62130544A/en
Publication of JPH058865B2 publication Critical patent/JPH058865B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体搭載用基板に関するもので、
特に外部接続用の入出力ピンとし得る導体ピンを
固定した半導体搭載用基板(所謂プラグインパツ
ケージ)に関するものである。この種の導体ピン
を固定した半導体搭載用基板は、高い信頼性を要
求されるコンピユーターや通信機器などの半導体
パツケージとして利用度が高いばかりでなく、多
品種少量生産の要求が多いハイブリツドIC用基
板やモジユール用基板としても利用度の高いもの
である。
[Detailed Description of the Invention] (Industrial Application Field) The present invention relates to a semiconductor mounting board,
In particular, the present invention relates to a semiconductor mounting board (so-called plug-in package) on which conductor pins that can be used as input/output pins for external connection are fixed. Semiconductor mounting boards with fixed conductor pins of this type are not only widely used as semiconductor packages for computers and communication equipment that require high reliability, but also as hybrid IC boards that require high-mix, low-volume production. It is also highly used as a board for modules.

(従来の技術) 半導体搭載用基板は、これに搭載される半導体
(所謂チツプ、あるいは電子部品)が極小化され
てくるに従つて小型化され、これに伴なつて外部
接続用の入出力ピンである導体ピンの固定間隔も
短くなつてきており、100mil(2.5mm)単位、場合
によつては50mil単位の間隔でこの導体ピンを基
板側に固定しなければならない実状にある。
(Prior Art) Semiconductor mounting boards have become smaller as the semiconductors (so-called chips or electronic components) mounted on them have become miniaturized, and along with this, input/output pins for external connections have become smaller. The fixing intervals of conductor pins are also becoming shorter, and it is now necessary to fix these conductor pins to the board side at intervals of 100 mils (2.5 mm), and in some cases, 50 mils.

ところで、従来の半導体搭載用基板は、その基
板がセラミツクを主な材料とするものと、有機系
樹脂を主な材料とするものの二種類が多く利用さ
れてきた。セラミツクを主な材料とする半導体搭
載用基板は、セラミツクの特性により電気絶縁性
の優れ、耐湿性及び放熱性が高いため、コンピユ
ーターや通信機器など主として高い信頼性を要求
される分野での利用に供されてきた。しかし、セ
ラミツクを主な材料とする半導体搭載用基板は、
粉体を成型して高温で焼結し、さらに導体ピンを
ろう付けにて固着させるというかなり煩雑な工程
を経て製造されるため、標準化された製品を多量
に生産する場合には製品あたりの単価や工程期間
を小さくすることができるが、近年要求が大きく
なつている多品種少量生産に対しては、製品あた
りの単価や工程期間がかなり大きくなつてしまう
という問題がある。また、セラミツクは脆い材料
であるため、十分な機械強度を与えるためには基
板の厚みを大きくしなければならず、最近の電子
機器の小型化、軽量化の要求に十分追従している
とは言えない。
By the way, two types of conventional semiconductor mounting substrates have been widely used: those whose main materials are ceramics and those whose main materials are organic resins. Semiconductor mounting substrates made mainly of ceramic have excellent electrical insulation, moisture resistance, and heat dissipation properties due to the characteristics of ceramic, so they are suitable for use in fields that require high reliability, such as computers and communication equipment. It has been provided. However, semiconductor mounting substrates whose main material is ceramic,
Because it is manufactured through a fairly complicated process of molding powder, sintering it at high temperatures, and then fixing the conductor pins with brazing, the unit price per product is low when producing large quantities of standardized products. However, there is a problem in that the unit price per product and the process period become considerably large for high-mix, low-volume production, which has become a growing demand in recent years. Furthermore, since ceramic is a brittle material, the thickness of the substrate must be increased in order to provide sufficient mechanical strength. I can not say.

一方、有機系樹脂を主な材料とする半導体搭載
用基板は、その有機系樹脂の特性により電気絶縁
性と加工性に優れているため、標準化されていな
い製品の多品種少量生産に対しても、安価で短期
間のうちに製品を供給できるという利点がある。
しかしながら、有機系樹脂は湿気を通し易く、か
つ熱伝導性が悪いという根本的な欠点があり、こ
の点で高い信頼性を要求される高密度実装の分野
には不向きである。
On the other hand, semiconductor mounting substrates made mainly of organic resin have excellent electrical insulation and processability due to the characteristics of the organic resin, so they are suitable for high-mix, low-volume production of non-standardized products. , which has the advantage of being inexpensive and able to supply products in a short period of time.
However, organic resins have fundamental drawbacks in that they allow moisture to pass through easily and have poor thermal conductivity, making them unsuitable for the field of high-density packaging that requires high reliability.

そして、これらのセラミツクを主な材料とする
ものと、有機系樹脂を主な材料とするものとの最
大の難点は、頭書きに述べたような非常に短い間
隔で複数の導体ピンを基板側に固定する場合に、
セラミツクにあつては導体ピンの固定個所の加工
上に困難性(例えば精度の高い半田付けはコスト
的に困難であり、機械的固定ではセラミツク基板
の割れを生じないようにしなければならないから
困難である)があり、また有機系樹脂にあつては
導体ピンの固定個所において機械的強度がなくて
脆弱性があり、いずれにしても短い間隔内に導体
ピンを固定することは困難なのである。
The biggest drawback between these materials, which are those made mainly of ceramics and those made mainly of organic resin, is that multiple conductor pins are connected at very short intervals on the board side, as mentioned in the introduction. When fixed to
In the case of ceramics, there are difficulties in processing the parts where the conductor pins are fixed (for example, high-precision soldering is difficult due to the cost, and mechanical fixation is difficult because it is necessary to avoid cracking the ceramic board). In addition, organic resins lack mechanical strength and are fragile at the locations where the conductor pins are fixed, and in any case, it is difficult to fix the conductor pins within a short distance.

(発明が解決しようとする問題点) 本発明者等は、上記の小型化されてきている基
材に対する導体ピン固定の困難性を解決すべく鋭
意研究を重ねてきた結果、基材として金属製の基
板を採用すること、金属基板側の導体ピン固定部
の形状を工夫すること、及びこの導体ピン固定部
の形状と金属基板材料との関係を考慮することに
よつて、金属基板側に導体ピンを確実に固定する
ことができた。
(Problems to be Solved by the Invention) The present inventors have conducted extensive research to solve the above-mentioned difficulty in fixing conductor pins to base materials that are becoming smaller, and have found that metal By adopting a substrate of I was able to securely fix the pin.

そして、本発明の目的とするところは、短い間
隔内に導体ピンを固定することが確実かつ容易に
行なうことができるとともに、スルーホールと各
導体ピンとの接続不良の発生を防止することがで
きて耐湿性に優れ、しかも耐熱性及び放熱性にも
優れた半導体搭載用基板を提供することにある。
An object of the present invention is to be able to securely and easily fix conductor pins within short intervals, and to prevent connection failures between through holes and each conductor pin. It is an object of the present invention to provide a substrate for mounting a semiconductor which has excellent moisture resistance, heat resistance and heat dissipation.

(問題点を解決するための手段及びその作用) 以上の問題点を解決するために本発明が採つた
手段は、実施例に対応する第1図及び第2図を参
照して説明すると、 「貫通孔1aを有する金属基板1と、この金属
基板1の少なくとも一方の面と貫通孔1a内に形
成した絶縁層2と、貫通孔1a内の絶縁層2の略
中心に形成されて断面角部が略直角であるスルー
ホール2aと、このスルーホール2aに強制嵌合
した支持部3aによつて固定される導体ピン3と
を備えて、 少なくとも絶縁層2の厚さを50〜500μmとす
るとともに、この絶縁層2中に無機フイラーまた
は無機クロスを混入し、 さらに、スルーホール2aの内径を導体ピン3
の支持部3aの外径の70〜95%の範囲となるよう
に形成したことを特徴とする半導体搭載用基板1
0」 である。
(Means for Solving the Problems and Their Effects) The means taken by the present invention to solve the above problems will be explained with reference to FIGS. 1 and 2, which correspond to embodiments. A metal substrate 1 having a through hole 1a, an insulating layer 2 formed on at least one surface of the metal substrate 1 and inside the through hole 1a, and a cross-sectional corner formed approximately at the center of the insulating layer 2 inside the through hole 1a. is provided with a through hole 2a having a substantially right angle, and a conductor pin 3 fixed by a support part 3a forcefully fitted into the through hole 2a, and the thickness of the insulating layer 2 is at least 50 to 500 μm. , an inorganic filler or an inorganic cloth is mixed into this insulating layer 2, and the inner diameter of the through hole 2a is connected to the conductor pin 3.
A substrate for mounting a semiconductor 1, characterized in that the outer diameter of the supporting portion 3a is in the range of 70 to 95%.
0".

以下に、本発明に係る半導体搭載用基板10を
図面に基づいて詳しく説明する。なお、第1図は
本発明の半導体搭載用基板10の斜視図、第2図
は同縦断面図、第6図は同平面図、第7図は同底
面図である。
Below, the semiconductor mounting substrate 10 according to the present invention will be explained in detail based on the drawings. 1 is a perspective view of the semiconductor mounting substrate 10 of the present invention, FIG. 2 is a longitudinal sectional view thereof, FIG. 6 is a plan view thereof, and FIG. 7 is a bottom view thereof.

第1図及び第2図における符号1は、本発明の
半導体搭載用基板10の主材部分をなす金属基板
を示している。この金属基板1の材料を決定する
際には、寸法安定性、熱伝導性、比重、機械的強
度などの諸特性を総合的に考慮する必要があり、
これらを総合的に考慮したものの代表的な例とし
て、アルミニウム、銅、鉄もしくはこれらの合金
がある。また、この金属基板1の厚みは、十分な
機械的強度があり、かつ電子機器の小型化や軽量
化の傾向に相反しない範囲で選択する必要があり
0.5〜0.3mmの範囲内にあることが好ましい。さら
に、この半導体搭載用基板10の大きさは、これ
を構成する金属の良好な機械的特性を生かして比
較的自由に選択することができ、このような金属
を材料とすれば、セラミツクでは困難であつた10
cm平方以上の大きさの半導体搭載用基板10も製
作可能となる。半導体搭載用基板10を大型化す
ることは、一見電子機器の小型化、軽量化の傾向
に反するようであるが、大型化により1個の半導
体搭載用基板10に複数個の半導体を搭載するこ
とが可能となり、全体として単位面積あたりの実
装密度は高くなる。
Reference numeral 1 in FIGS. 1 and 2 indicates a metal substrate forming the main material of the semiconductor mounting substrate 10 of the present invention. When determining the material for the metal substrate 1, it is necessary to comprehensively consider various properties such as dimensional stability, thermal conductivity, specific gravity, and mechanical strength.
Typical examples of materials that comprehensively consider these are aluminum, copper, iron, or alloys thereof. In addition, the thickness of the metal substrate 1 must be selected within a range that has sufficient mechanical strength and does not conflict with the trend toward miniaturization and weight reduction of electronic devices.
It is preferably within the range of 0.5 to 0.3 mm. Furthermore, the size of the semiconductor mounting substrate 10 can be selected relatively freely by taking advantage of the good mechanical properties of the metal that constitutes it. Atatsuta 10
It is also possible to manufacture a semiconductor mounting substrate 10 having a size of cm square or larger. At first glance, increasing the size of the semiconductor mounting substrate 10 seems to go against the trend of smaller and lighter electronic devices, but increasing the size of the semiconductor mounting substrate 10 makes it possible to mount a plurality of semiconductors on one semiconductor mounting substrate 10. This makes it possible to increase the packaging density per unit area as a whole.

第1図及び第2図における符号1aは金属基板
1に予じめ形成した貫通孔を示しており、その内
壁面には絶縁層2を設けることによつてスルーホ
ール2aが形成されている。この絶縁層2として
は、その表面に導体層4を有する場合とそうでな
い場合がある。すなわちスルーホール2aの形状
には2通りの場合があり、それぞれの場合を第3
図及び第4図の部分縦断面図にて示す。第3図に
示すものは導体層4を有する場合のものであり、
貫通孔1aの内壁面に絶縁層2を有し、この絶縁
層2表面に導体層4を有しているのである。ま
た、この導体層4を有していない場合のものが第
4図に示してある。
Reference numeral 1a in FIGS. 1 and 2 indicates a through hole previously formed in the metal substrate 1, and a through hole 2a is formed by providing an insulating layer 2 on the inner wall surface of the through hole. This insulating layer 2 may or may not have a conductor layer 4 on its surface. In other words, there are two types of shapes for the through hole 2a, and each case is classified as a third shape.
It is shown in the partial vertical cross-sectional view of FIG. The one shown in FIG. 3 has a conductor layer 4,
An insulating layer 2 is provided on the inner wall surface of the through hole 1a, and a conductor layer 4 is provided on the surface of this insulating layer 2. Furthermore, a device without the conductor layer 4 is shown in FIG.

絶縁層2の厚みは、完成後の半導体搭載用基板
10に必要な絶縁性と放熱性の両方を満足させる
ために、50〜500μmの範囲内であることが必要
である。また、絶縁層2で金属基板1の全面を被
覆する場合のほか、放熱効果をもたせるために金
属基板1の片面のみ、または所望の一部分のみを
被覆する場合もある。そして、絶縁層2の材料と
しては、電気絶縁性、耐熱性、回路形成時の耐薬
品性等の観点から熱硬化性樹脂を使用するのが適
当であり、代表的な例としては耐熱エポキシ樹
脂、ポリイミド樹脂がある。
The thickness of the insulating layer 2 needs to be within the range of 50 to 500 μm in order to satisfy both the insulation and heat dissipation properties required for the completed semiconductor mounting board 10. In addition to the case where the entire surface of the metal substrate 1 is covered with the insulating layer 2, there are cases where only one side or a desired part of the metal substrate 1 is covered in order to provide a heat dissipation effect. As the material for the insulating layer 2, it is appropriate to use a thermosetting resin from the viewpoints of electrical insulation, heat resistance, chemical resistance during circuit formation, etc. A typical example is a heat-resistant epoxy resin. , polyimide resin.

さらに、この絶縁層2を構成する熱硬化性樹脂
中には、熱伝導性や導体密着性等を向上させるこ
とを目的として、無機フイラーまたは無機クロス
を混入させる必要がある。無機フイラーの例とし
ては、α−アルミナ、溶融シリカがあり、一方無
機クロスの例としてはガラスクロスがある。また
無機フイラーの混入割合は、熱伝導性を向上させ
るためには多いほうが好ましく、一方絶縁層2の
表面平滑性や靭性を向上させるためには少ないほ
うが好ましく、両方を満足させるためには樹脂固
型分100重量部に対し0〜300重量部の範囲がよ
い。
Furthermore, it is necessary to mix an inorganic filler or an inorganic cloth into the thermosetting resin constituting the insulating layer 2 for the purpose of improving thermal conductivity, conductor adhesion, and the like. Examples of inorganic fillers include α-alumina and fused silica, while examples of inorganic cloths include glass cloth. In addition, the mixing ratio of the inorganic filler is preferably large in order to improve the thermal conductivity, while it is preferably small in order to improve the surface smoothness and toughness of the insulating layer 2, and in order to satisfy both It is preferably in the range of 0 to 300 parts by weight per 100 parts by weight of the mold.

スルーホール2aは、通常のこの種の電子回路
用基板と同様に、基板の表裏の導体回路5を導通
させるのを目的としていることは勿論のこと、本
発明においてはスルーホール2aに後述の導体ピ
ン3を確実に嵌入固着することも目的としてお
り、その際には、当該導体ピン3と導体回路5と
を導通させるようになつていることは当然であ
る。このスルーホール2aの孔径は小さいほど配
線密度が向上するが、極端に小さくすると加工が
困難になるため、金属基板1の板厚の50〜300%
の範囲であることが好ましい。
The purpose of the through hole 2a is, of course, to provide continuity between the conductor circuits 5 on the front and back sides of the board, as in a normal electronic circuit board of this type. Another purpose is to securely insert and fix the pin 3, and in that case, it goes without saying that the conductor pin 3 and the conductor circuit 5 are electrically connected. The smaller the diameter of the through hole 2a, the higher the wiring density, but if it is extremely small, it will be difficult to process, so it should be 50 to 300% of the thickness of the metal substrate 1.
It is preferable that it is in the range of .

さらに、スルーホール2aに導体ピン3を嵌入
固着させる必要があるから、当該スルーホール2
aの仕上り径すなわち内径は、導体ピン3の一部
を構成している支持部3aの外径の70〜95%の範
囲内であることが必要である。その理由は、スル
ーホール2aの内径が導体ピン3の支持部3aの
外径の70%以下の場合には、スルーホール2aに
対する支持部3aの嵌合が困難であるだけでな
く、例え嵌合ができたとしてもスルーホール2a
に亀裂が生じて基板として役に立たなくなるから
であり、一方当該スルーホール2aが95%以上の
内径を有したものであると、金属基板1のスルー
ホール2aに対する導体ピン3の支持部3aの嵌
合固定が困難になるからである。
Furthermore, since it is necessary to fit and secure the conductor pin 3 into the through hole 2a, the through hole 2a
The finished diameter of a, that is, the inner diameter, needs to be within a range of 70 to 95% of the outer diameter of the support portion 3a that constitutes a part of the conductor pin 3. The reason for this is that if the inner diameter of the through hole 2a is less than 70% of the outer diameter of the support part 3a of the conductor pin 3, it is not only difficult to fit the support part 3a into the through hole 2a, but also Even if the through hole 2a
On the other hand, if the through hole 2a has an inner diameter of 95% or more, the support part 3a of the conductor pin 3 will not fit into the through hole 2a of the metal substrate 1. This is because fixing becomes difficult.

そして、このスルーホール2a内に形成される
絶縁層2の厚さを50〜500μmとするとともに、
この絶縁層2中に無機フイラーまたは無機クロス
を混入しなければならない。その理由は、このス
ルーホール2a内に導体ピン3を嵌入固着させる
場合に、スルーホール2aと各導体ピン3との接
続不良の発生を防止して、耐湿性を向上させる必
要があるからである。
Then, the thickness of the insulating layer 2 formed in this through hole 2a is set to 50 to 500 μm, and
An inorganic filler or an inorganic cloth must be mixed into this insulating layer 2. The reason for this is that when the conductor pins 3 are inserted and fixed into the through holes 2a, it is necessary to prevent the occurrence of poor connection between the through holes 2a and each conductor pin 3, and to improve moisture resistance. .

第3図は導体層4を形成したものを図示してあ
るが、この場合には導体層4を含めたスルーホー
ル2aの内径が上述した値となるようにする必要
がある。一方、第4図に示した例のスルーホール
2aにあつては、導体層4を有しない単なる絶縁
孔となつているのであり、貫通孔1aの内壁面に
絶縁層2のみを形成したものである。この第4図
に示した絶縁孔は、たとえば封止されたリード付
き電子部品を当該孔内に実装することを目的とす
る場合に使用され、また当該孔内に固定された導
体ピン3は、金属基板1の表面等に形成された導
体回路5と絶縁されていることから、たとえば実
装時に必要な位置決めピン(これを通しては信号
の入出力は不要とされる)として利用できる。こ
の場合の絶縁孔の径は、導体層4を有するスルー
ホール2aの場合と同様に金属基板1の板厚の50
〜300%の範囲が好ましく、また絶縁層2の厚み
は50〜500μmの範囲が好ましい。さらに、絶縁
孔に導体ピン3を嵌入固着させる場合の絶縁孔の
仕上り径すなわち内径は、導体ピン3の一部を構
成している支持部3aの外径の50〜99%の範囲内
であることが必要であることは前述した通りであ
る。
FIG. 3 shows a structure in which a conductor layer 4 is formed, but in this case, the inner diameter of the through hole 2a including the conductor layer 4 must be set to the above-mentioned value. On the other hand, the through hole 2a in the example shown in FIG. 4 is simply an insulating hole without the conductor layer 4, and only the insulating layer 2 is formed on the inner wall surface of the through hole 1a. be. The insulating hole shown in FIG. 4 is used, for example, when the purpose is to mount a sealed electronic component with leads in the hole, and the conductor pin 3 fixed in the hole is Since it is insulated from the conductive circuit 5 formed on the surface of the metal substrate 1, it can be used, for example, as a positioning pin necessary during mounting (input/output of signals is not required through this). The diameter of the insulating hole in this case is 50% of the thickness of the metal substrate 1, as in the case of the through hole 2a with the conductor layer 4.
The thickness of the insulating layer 2 is preferably in the range of 50 to 500 μm. Furthermore, when the conductor pin 3 is inserted and fixed into the insulation hole, the finished diameter, that is, the inner diameter of the insulation hole is within the range of 50 to 99% of the outer diameter of the support portion 3a that constitutes a part of the conductor pin 3. As mentioned above, this is necessary.

そして、このスルーホール2aは上記の絶縁層
2の略中心に形成されて断面角部が略直角となる
ように形成してある。このスルーホール2aの断
面角部とは、第3図及び第4図に示したように、
スルーホール2aに該当する部分を縦に切断した
場合に現われる断面において、絶縁層2または導
体層4の上下の端部にできるコーナー部のことを
いう。このようにスルーホール2aの断面角部が
略直角となるようにするには、通常次のような方
法によつて行なわれる。
The through hole 2a is formed approximately at the center of the insulating layer 2, and its cross-sectional corner portions are approximately perpendicular. As shown in FIGS. 3 and 4, the cross-sectional corner of this through hole 2a is
It refers to corner portions formed at the upper and lower ends of the insulating layer 2 or the conductor layer 4 in a cross section that appears when the portion corresponding to the through hole 2a is cut vertically. In order to make the cross-sectional corners of the through-holes 2a substantially perpendicular, the following method is usually used.

すなわち、まず金属決板1に貫通孔1aを形成
し、この貫通孔1a内に無機フイラーまたは無機
クロスを混入した絶縁材料を充填するとともに、
金属決板1の必要な面に当該絶縁材料をドクター
ブレード法等によつて付着させて絶縁層を形成す
る。この絶縁材料を硬化させた後、貫通孔1a内
の絶縁材料の略中心に金属決板1と略直角な方向
の孔を形成するのである。これによつて、導体層
4を有しない場合のスルーホール2aの断面角部
が略直角となるのである。導体層4を有する場合
のスルーホール2aにあつては、上記の方法に加
えてメツキ、エツチング等の方法によつて断面角
部が略直角である絶縁層2の内面に導体層4を形
成するのであるが、この場合絶縁層2の断面角部
はすでに略直角であるからこれにメツキ、エツチ
ングされた導体層4の断面角部も略直角となつて
いるのである。
That is, first, a through hole 1a is formed in the metal final plate 1, and an insulating material mixed with an inorganic filler or an inorganic cloth is filled into the through hole 1a.
The insulating material is applied to the required surface of the metal final plate 1 by a doctor blade method or the like to form an insulating layer. After this insulating material is cured, a hole is formed in the substantially center of the insulating material within the through hole 1a in a direction substantially perpendicular to the metal final plate 1. As a result, the cross-sectional corner of the through hole 2a without the conductor layer 4 becomes a substantially right angle. In the case of a through hole 2a having a conductor layer 4, the conductor layer 4 is formed on the inner surface of the insulating layer 2 whose cross-sectional corner portions are substantially right angles by plating, etching, or other methods in addition to the above-mentioned method. However, in this case, since the cross-sectional corners of the insulating layer 2 are already substantially right-angled, the cross-sectional corners of the conductive layer 4 plated and etched thereon are also substantially right-angled.

このように絶縁層2をその断面角部が略直角と
なるように形成する理由は、この絶縁層2のみあ
るいは絶縁層2の内面に導体層4を有する場合で
あつても、スルーホール2aに導体ピン3を強制
嵌合するに際して、当該導体ピン3が金属基板1
に対して略直角となるようにするためである。導
体ピン3が金属基板1に対して略直角とならない
と、高密度実装が不可能となるからである。
The reason why the insulating layer 2 is formed so that its cross-sectional corners are substantially perpendicular is that even when the insulating layer 2 alone or the conductor layer 4 is provided on the inner surface of the insulating layer 2, the through holes 2a When the conductor pin 3 is forcibly fitted, the conductor pin 3 is connected to the metal substrate 1.
This is to make it approximately perpendicular to the angle. This is because unless the conductor pins 3 are substantially perpendicular to the metal substrate 1, high-density mounting is impossible.

第1図及び第2図の符号3は導体ピンを示して
いる。この導体ピン3は、本発明の半導体搭載用
基板10上の導体回路5と外部との電気的な接続
をもたらすために使用され、また図示しないプリ
ント配線板に当該半導体搭載用基板10を半田付
けにて固定させる際の機械的な補強材の役割をも
果すものである。さらに、この導体ピン3は、こ
れを貫通孔1aの内壁面に絶縁層2を有しない導
通孔に嵌入固着させた場合には、外部の放熱体と
の熱的な接続及びグランドとして電気的な接続を
もたらす役割を果すものである。以上の各使用目
的を達成させるためには、当該導体ピン3の材質
は、電気抵抗が低く、十分な機械強度を有し、良
好な半田付け性を有するものでなければならな
い。このためFe−Ni系合金、Fe−Ni−Co系合
金、または銅系合金などを主材とし、その表面に
適宜半田めつき、またはニツケル−金めつきを施
したものを用いることが好ましい。導体ピン3の
外径寸法は、実装密度を上げるために、細く短く
するのが好ましく、一方金属基板1に当該導体ピ
ン3を嵌入固着させる際の加工性や、半導体搭載
用基板10をプリント配線板に実装する際の技術
水準を考慮すると極端に細く短いものは実際的で
はない。このため、長さは3〜10mm、太さは0.3
〜1.0mmの範囲の導体ピン3を用いることが好ま
しい。
Reference numeral 3 in FIGS. 1 and 2 indicates a conductor pin. The conductor pins 3 are used to electrically connect the conductor circuit 5 on the semiconductor mounting board 10 of the present invention to the outside, and are used to solder the semiconductor mounting board 10 to a printed wiring board (not shown). It also serves as a mechanical reinforcing material when fixed in place. Furthermore, when this conductor pin 3 is inserted and fixed into a conductive hole that does not have an insulating layer 2 on the inner wall surface of the through hole 1a, it can be used as a thermal connection with an external heat sink and as an electrical ground. It serves to bring about connection. In order to achieve each of the above purposes of use, the material of the conductor pin 3 must have low electrical resistance, sufficient mechanical strength, and good solderability. For this reason, it is preferable to use a material whose main material is an Fe--Ni alloy, a Fe--Ni--Co alloy, or a copper-based alloy, and whose surface is suitably solder-plated or nickel-gold plated. The outer diameter of the conductor pin 3 is preferably made thin and short in order to increase the packaging density.On the other hand, it is preferable to make the conductor pin 3 thin and short in order to increase the mounting density. Considering the technical level of mounting on a board, extremely thin and short ones are not practical. Therefore, the length is 3 to 10 mm and the thickness is 0.3 mm.
It is preferable to use conductor pins 3 in the range of ~1.0 mm.

また、導体ピン3の形状は目的に応じて比較的
自由に決定することができ、たとえば、半導体搭
載用基板10と外部との入出力信号の授受のみを
目的とする場合は、第5図aに示すような直線的
なピン(ストレートピンと称する)を使用すれば
よいし、入出力信号に加えて、半導体搭載用基板
10とプリント配線板との間隔を規制させること
を目的とする場合は、所望の部分に第5図のbに
示すような鍔状の部分を設けたピン(スタンドオ
フピンと称する)を使用するとよい。
Further, the shape of the conductor pin 3 can be determined relatively freely depending on the purpose. For example, if the purpose is only to transfer input/output signals between the semiconductor mounting board 10 and the outside, the shape of the conductor pin 3 can be determined relatively freely. If the purpose is to regulate the distance between the semiconductor mounting board 10 and the printed wiring board in addition to input/output signals, it is sufficient to use a straight pin as shown in (referred to as a straight pin) It is preferable to use a pin (referred to as a standoff pin) provided with a flange-like portion as shown in FIG. 5b at a desired portion.

さらに、導体ピン3がスルーホール2aに挿入
される支持部3aの形状は、嵌入固着後に容易に
抜けたりぐらついたりしないために、直線部分よ
りも系を太くした形が好ましい。このような形状
を確保するためには、第5図のa〜cに示すよう
な紡錘形は勿論のこと、第5図dに示すような杓
子形、第5図eに示すような十字形などが代表的
な例として挙げられる。また、前述した理由によ
りこれら各支持部3aの最大径よりもスルーホー
ル2aの仕上り径は小さくなければならず、上述
したように、スルーホール2aの仕上り径をこの
支持部3aの最大径の50〜99%の範囲内のものと
することが必要である。さらに、支持部3aと直
線部分の境界には、導体ピン3がスルーホール2
aに無制限に深く挿入されることを防止し、所望
のピン長を有する半導体搭載用基板10を得るた
めに第5図a〜eに示すような鍔3bを設ける必
要がある。導体ピン3をスルーホール2aに強制
嵌合して固着させる際には、この鍔3bがストツ
パーの役割をして、金属基板1に対して必要な深
さ以上に導体ピン3が挿入されることがない。
Further, the shape of the support portion 3a into which the conductor pin 3 is inserted into the through hole 2a is preferably such that the system is thicker than the straight portion so that the support portion 3a does not easily come out or wobble after being inserted and fixed. In order to ensure such a shape, it is necessary to have not only a spindle shape as shown in Fig. 5 a to c, but also a ladle shape as shown in Fig. 5 d, a cross shape as shown in Fig. 5 e, etc. is cited as a typical example. Furthermore, for the reason mentioned above, the finished diameter of the through hole 2a must be smaller than the maximum diameter of each of these supporting parts 3a, and as mentioned above, the finished diameter of the through hole 2a should be set to 50% of the maximum diameter of this supporting part 3a. It is necessary to keep it within the range of ~99%. Furthermore, the conductor pin 3 is inserted into the through hole 2 at the boundary between the support portion 3a and the straight portion.
It is necessary to provide a collar 3b as shown in FIGS. 5a to 5e in order to prevent the semiconductor mounting board 10 from being inserted deeply into the pin a and to obtain a semiconductor mounting board 10 having a desired pin length. When the conductor pin 3 is forcibly fitted into the through hole 2a and fixed, the collar 3b acts as a stopper to prevent the conductor pin 3 from being inserted into the metal substrate 1 to a depth greater than the required depth. There is no.

以上述べた鍔3bの形状はどんなものでもよい
が、嵌入固着時の圧力を均一に受け止めるために
は平板円形状が最も好ましく、その大きさは、十
分な機械的強度が得られ、かつ半導体搭載用基板
10の小型化を損なわない範囲で決定する必要が
あり、直径は0.5〜5mm、厚みは0.2〜2mmの範囲
が好ましい。
Although the shape of the flange 3b described above may be any shape, a flat circular shape is most preferable in order to evenly absorb the pressure when the flange 3b is inserted and fixed. It is necessary to determine the diameter within a range that does not impair miniaturization of the substrate 10, and the diameter is preferably in the range of 0.5 to 5 mm, and the thickness is preferably in the range of 0.2 to 2 mm.

第1図及び第6図に示した半導体搭載用基板1
0の表面上に形成された導体回路5の材料として
は、導通抵抗が小さくかつ回路形成の容易な金属
を選ぶ必要があり、最も代表的な例として銅があ
る。この銅によつて形成された導体回路5に対し
ては、さらにその表面に腐蝕防止や半田付け性の
向上あるいはボンデイング性の向上のために半
田、ニツケル、金等のめつきを施す場合もある。
導体回路5の厚みは、導通抵抗を小さくするため
には厚いほうが好ましく、一方回路の配線密度の
高くするためには薄いほうが好ましく、両方を満
足させるためには5〜70μmの範囲がよい。ま
た、導体回路5の幅についても同様の理由により
30〜500μmの範囲が好ましい。
Semiconductor mounting board 1 shown in FIGS. 1 and 6
As the material for the conductor circuit 5 formed on the surface of the 0, it is necessary to select a metal that has low conduction resistance and is easy to form a circuit, and copper is the most typical example. The conductor circuit 5 formed of copper may be further plated with solder, nickel, gold, etc. on its surface to prevent corrosion, improve solderability, or improve bonding performance. .
The thickness of the conductor circuit 5 is preferably thicker in order to reduce conduction resistance, and thinner in order to increase the wiring density of the circuit, and preferably in the range of 5 to 70 μm to satisfy both. Also, for the same reason, the width of the conductor circuit 5 is
A range of 30 to 500 μm is preferred.

そして、第1図及び第2図に示した符号6は、
金属基板1の少なくとも一表面に形成された半導
体搭載用の凹部である。この凹部6は、この中に
半導体を搭載したとき、この半導体と金属基板1
とを直接接触させるものであり、これにより、半
導体からの熱を金属基板1側に良好に伝達し得
て、搭載した半導体が発生する熱を半導体搭載用
基板10の略全体に効率よく伝達し、この熱を導
体ピン3も含めた半導体搭載用基板10の略全体
から放散することができるようにするものであ
る。
The reference numeral 6 shown in FIGS. 1 and 2 is
This is a recess for mounting a semiconductor formed on at least one surface of the metal substrate 1. When a semiconductor is mounted in the recess 6, the semiconductor and the metal substrate 1
This allows the heat from the semiconductor to be transferred well to the metal substrate 1 side, and the heat generated by the mounted semiconductor to be efficiently transferred to substantially the entire semiconductor mounting substrate 10. This heat can be dissipated from substantially the entire semiconductor mounting board 10 including the conductor pins 3.

つぎに、本発明に係る半導体搭載用基板10の
実施例について説明する。
Next, an embodiment of the semiconductor mounting substrate 10 according to the present invention will be described.

(実施例) 第1図〜第3図に示す半導体搭載用基板10は
以下のように製作した。
(Example) The semiconductor mounting substrate 10 shown in FIGS. 1 to 3 was manufactured as follows.

金属基板1については厚さ1.0mm大きさ25×25
mmのアルミニウムを使用し、これに複数形成した
貫通孔1aは直径1.5mmである。また、当該半導
体搭載用基板10の金属基板1の表裏面側に形成
した絶縁層2の厚さは50μm、貫通孔1aの内壁
面に形成した絶縁層2の厚さは500μmである。
この絶縁層2は耐熱エポキシ樹脂を主材とするも
ので、この主材中に平均粒径5μmのα−アルミ
ナ粉末(フイラー)を樹脂固型分100重量部に対
し150重量部混入させたものである。そして、こ
の貫通孔1a内の絶縁層2の表面には厚さ25μm
の導体層4が形成してある。
Metal substrate 1 has a thickness of 1.0 mm and a size of 25 x 25
A plurality of through holes 1a are formed in aluminum and have a diameter of 1.5 mm. Further, the thickness of the insulating layer 2 formed on the front and back sides of the metal substrate 1 of the semiconductor mounting substrate 10 is 50 μm, and the thickness of the insulating layer 2 formed on the inner wall surface of the through hole 1a is 500 μm.
This insulating layer 2 is mainly made of heat-resistant epoxy resin, into which 150 parts by weight of α-alumina powder (filler) with an average particle size of 5 μm is mixed per 100 parts by weight of the solid resin. It is. The surface of the insulating layer 2 inside this through hole 1a has a thickness of 25 μm.
A conductor layer 4 is formed.

さらに、導体ピン3は銅系合金の半田めつきを
施したもので、その長さは鍔3b下長で5mm、そ
の太さは0.46mmであり、その支持部3aの外径は
0.5mmである。一方、金属基板1の表面に形成し
た導体回路5は、厚さ35μmの銅導体表面に厚さ
8μmのニツケルめつきを施し、さらのその表面
に厚さ0.5μmの金めつきを施したものである。
Furthermore, the conductor pin 3 is soldered with a copper alloy, and its length is 5 mm at the bottom of the collar 3b, its thickness is 0.46 mm, and the outer diameter of its support portion 3a is 5 mm.
It is 0.5mm. On the other hand, the conductor circuit 5 formed on the surface of the metal substrate 1 is formed on the surface of a copper conductor with a thickness of 35 μm.
It has 8μm nickel plating and 0.5μm gold plating on the surface.

なお、半導体搭載用の凹部6は大きさ7×7
mm、深さ0.3mmである。
Note that the recess 6 for mounting the semiconductor has a size of 7×7.
mm, depth 0.3mm.

上記の半導体搭載用基板10は、温湿度サイク
ルテスト(MIL−STD−202F 106E)で耐湿性
を調べた結果、10サイクル後においても各スルー
ホール2aと導体ピン3との接続箇所の不良は全
く発生せず、良好な信頼性を示した。
The moisture resistance of the above-mentioned semiconductor mounting board 10 was examined using a temperature/humidity cycle test (MIL-STD-202F 106E), and it was found that there were no defects at the connection points between each through hole 2a and the conductor pin 3 even after 10 cycles. This did not occur, indicating good reliability.

また、パワーICを上記半導体搭載用基板10
に実装して発熱させることによつて、当該半導体
搭載用基板10の放熱性を調べた結果、熱抵抗は
2.0℃/Wとなり、本発明に係る半導体搭載用基
板10は良好な放熱性を示した。
In addition, the power IC is mounted on the semiconductor mounting board 10.
As a result of examining the heat dissipation properties of the semiconductor mounting board 10 by mounting it on a board and generating heat, the thermal resistance was found to be
The temperature was 2.0° C./W, indicating that the semiconductor mounting substrate 10 according to the present invention exhibited good heat dissipation.

第1図〜第3図に示す半導体搭載用基板10を
以下のように製作した。
The semiconductor mounting substrate 10 shown in FIGS. 1 to 3 was manufactured as follows.

金属基板1については厚さ0.8mm大きさ50×50
mmの銅を使用し、これに複数形成した貫通孔1a
は直径1.0mmである。また、当該半導体搭載用基
板10の金属基板1の表裏面側に形成した絶縁層
2の厚さは100μm、貫通孔1aの内壁面に形成
した絶縁層2の厚さは300μmである。この絶縁
層2は、ガラス布入りポリイミド樹脂を主材とす
るものである。
Metal substrate 1 has a thickness of 0.8 mm and a size of 50 x 50
A plurality of through holes 1a are formed using mm copper.
is 1.0mm in diameter. Further, the thickness of the insulating layer 2 formed on the front and back sides of the metal substrate 1 of the semiconductor mounting substrate 10 is 100 μm, and the thickness of the insulating layer 2 formed on the inner wall surface of the through hole 1a is 300 μm. This insulating layer 2 is mainly made of polyimide resin containing glass cloth.

さらに、導体ピン3はFe−Ni−Co系合金にニ
ツケル−金めつきを施したもので、その長さは鍔
3b下の長さで5mm、その太さは0.46mmであり、
その支持部3aの外径は0.5mmである。一方、金
属基板1の表面に形成した導体回路5は、厚さ
50μmの銅導体表面に厚さ5μmのニツケルめつき
を施し、さらにその表面に厚さ1.0μmの金めつき
を施したものである。
Furthermore, the conductor pin 3 is made of Fe-Ni-Co alloy with nickel-gold plating, and its length is 5 mm below the collar 3b, and its thickness is 0.46 mm.
The outer diameter of the support portion 3a is 0.5 mm. On the other hand, the conductor circuit 5 formed on the surface of the metal substrate 1 has a thickness of
The surface of a 50 μm copper conductor is plated with 5 μm thick nickel, and the surface is further plated with 1.0 μm thick gold.

上記の半導体搭載用基板10は、温湿度サイク
ルテストで耐湿性を調べた結果、10サイクル後に
おいても各スルーホール2aと導体ピン3との接
続箇所の不良は発生せず、耐湿性が向上してお
り、良好な信頼性を示した。
As a result of examining the moisture resistance of the semiconductor mounting board 10 in a temperature/humidity cycle test, no defects occurred at the connection points between each through hole 2a and the conductor pin 3 even after 10 cycles, and the moisture resistance was improved. It showed good reliability.

また、パワーICを上記半導体搭載用基板10
に実装して発熱させ放熱性を調べた結果、熱抵抗
は3.0℃/Wとなり、良好な放熱性を示した。
In addition, the power IC is mounted on the semiconductor mounting board 10.
As a result of testing the heat dissipation properties by mounting the device on a PC and generating heat, the thermal resistance was 3.0°C/W, indicating good heat dissipation properties.

(発明の効果) 以上詳述した通り、本発明においては、上記実
施例にて詳細に例示した如く、 「貫通孔1aを有する金属基板1と、この金属
基板1の少なくとも一方の面と貫通孔1a内に形
成した絶縁層2と、貫通孔1a内の絶縁層2の略
中心に形成されて断面角部が略直角であるスルー
ホール2aと、このスルーホール2aに強制嵌合
した支持部3aによつて固定される導体ピン3と
を備えて、 少なくとも絶縁層2の厚さを50〜500μmとす
るとともに、この絶縁層2中に無機フイラーまた
は無機クロスを混入し、 さらに、スルーホール2aの内径を導体ピン3
の支持部3aの外径の70〜95%の範囲となるよう
に形成したこと」 にその特徴があり、これにより、小型化されてき
ている基材に対する導体ピン固定の困難性を解決
した半導体搭載用基板10を簡単な構成によつて
提供することができる。
(Effects of the Invention) As detailed above, in the present invention, as exemplified in detail in the above embodiment, "a metal substrate 1 having a through hole 1a, and at least one surface of this metal substrate 1 and a through hole." An insulating layer 2 formed in the through hole 1a, a through hole 2a formed approximately at the center of the insulating layer 2 in the through hole 1a and having a substantially right-angled cross-sectional corner, and a support portion 3a forcefully fitted into the through hole 2a. The thickness of the insulating layer 2 is at least 50 to 500 μm, and an inorganic filler or an inorganic cloth is mixed in the insulating layer 2. Connect the inner diameter to conductor pin 3
It is characterized by the fact that it is formed in a range of 70% to 95% of the outer diameter of the supporting part 3a, which solves the difficulty of fixing conductor pins to base materials that are becoming smaller. The mounting board 10 can be provided with a simple configuration.

また、本発明に係る半導体搭載用基板10によ
れば、金属基板1における短い間隔内に導体ピン
3を略直角に固定することを確実かつ容易に行な
うことができるのである。
Further, according to the semiconductor mounting board 10 according to the present invention, the conductor pins 3 can be reliably and easily fixed at substantially right angles within a short interval on the metal board 1.

さらに、この半導体搭載用基板10は、その基
板が金属を主な材料としているため耐熱性に優れ
ており、放熱性もよい。また、金属基板1は加工
性がよく、機械的強度も高いため、安価で薄型の
半導体搭載用基板を短期間のうちに供給できるの
である。
Further, since the semiconductor mounting substrate 10 is mainly made of metal, it has excellent heat resistance and good heat dissipation. Furthermore, since the metal substrate 1 has good workability and high mechanical strength, it is possible to supply inexpensive and thin semiconductor mounting substrates in a short period of time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る半導体搭載用基板の斜視
図、第2図は第1図の−線に沿つて見た縦断
面図、第3図は第2図の−線部を取り出して
描いたものであつて導体ピンを強制嵌合する前の
段階の部分縦断面図、第4図は導体層を有さない
場合の第3図に対応する部分縦断面図、第5図の
a〜bは導体ピンの正面図、第5図のc〜eは導
体ピンの部分斜視図、第6図は半導体搭載用基板
の平面図、第7図は半導体搭載用基板の底面図で
ある。 符号の説明、10……半導体搭載用基板、1…
…金属基板、1a……貫通孔、2……絶縁層、2
a……スルーホール、3……導体ピン、3a……
支持部、4……導体層、5……導体回路、6……
凹部。
FIG. 1 is a perspective view of a semiconductor mounting board according to the present invention, FIG. 2 is a vertical cross-sectional view taken along the - line in FIG. 1, and FIG. FIG. 4 is a partial longitudinal sectional view corresponding to FIG. 3 without a conductor layer, and FIG. b is a front view of the conductor pin, c to e of FIG. 5 are partial perspective views of the conductor pin, FIG. 6 is a plan view of the semiconductor mounting board, and FIG. 7 is a bottom view of the semiconductor mounting board. Explanation of symbols, 10... Semiconductor mounting board, 1...
...Metal substrate, 1a... Through hole, 2... Insulating layer, 2
a...Through hole, 3...Conductor pin, 3a...
Support part, 4... Conductor layer, 5... Conductor circuit, 6...
recess.

Claims (1)

【特許請求の範囲】 1 貫通孔を有する金属基板と、この金属基板の
少なくとも一方の面と前記貫通孔内とに形成した
絶縁層と、前記貫通孔内の絶縁層の略中心に形成
されて断面角部が略直角であるスルーホールと、
このスルーホール内に強制嵌合した支持部によつ
て固定される導体ピンとを備えて、 少なくとも前記絶縁層の厚さを50〜500μmと
するとともに、この絶縁層中に無機フイラーまた
は無機クロスを混入し、 さらに、前記スルーホールの内径を前記導体ピ
ンの支持部の外径の70〜95%の範囲となるように
形成したことを特徴とする半導体搭載用基板。 2 前記スルーホール内の前記絶縁層の上には導
体層が形成されてなることを特徴とする特許請求
の範囲第1項に記載の半導体搭載用基板。
[Scope of Claims] 1. A metal substrate having a through hole, an insulating layer formed on at least one surface of the metal substrate and inside the through hole, and an insulating layer formed approximately at the center of the insulating layer inside the through hole. a through hole whose cross-sectional corner is approximately right angle;
A conductor pin is fixed by a support part that is forcibly fitted into the through hole, and the thickness of the insulating layer is at least 50 to 500 μm, and an inorganic filler or an inorganic cloth is mixed in the insulating layer. The substrate for mounting a semiconductor, further characterized in that the inner diameter of the through hole is formed to be within a range of 70 to 95% of the outer diameter of the support portion of the conductor pin. 2. The semiconductor mounting substrate according to claim 1, wherein a conductor layer is formed on the insulating layer in the through hole.
JP60270423A 1985-11-30 1985-11-30 Substrate for placing semiconductor Granted JPS62130544A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60270423A JPS62130544A (en) 1985-11-30 1985-11-30 Substrate for placing semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60270423A JPS62130544A (en) 1985-11-30 1985-11-30 Substrate for placing semiconductor

Publications (2)

Publication Number Publication Date
JPS62130544A JPS62130544A (en) 1987-06-12
JPH058865B2 true JPH058865B2 (en) 1993-02-03

Family

ID=17486063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60270423A Granted JPS62130544A (en) 1985-11-30 1985-11-30 Substrate for placing semiconductor

Country Status (1)

Country Link
JP (1) JPS62130544A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119255U (en) * 1987-01-27 1988-08-02
JP2579495B2 (en) * 1987-08-31 1997-02-05 イビデン株式会社 Semiconductor mounting substrate
JP2626785B2 (en) * 1988-03-17 1997-07-02 イビデン株式会社 Substrate for mounting electronic components
JPH01319995A (en) * 1988-06-21 1989-12-26 Ibiden Co Ltd Substrate for loading electronic part and manufacture thereof
EP1124256A1 (en) * 1999-11-10 2001-08-16 Ibiden Co., Ltd. Ceramic substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617227B2 (en) * 1973-01-24 1981-04-21
JPS542374U (en) * 1977-06-08 1979-01-09
JPS57121260A (en) * 1981-01-21 1982-07-28 Hitachi Ltd Semiconductor device
JPS5982757A (en) * 1982-11-04 1984-05-12 Toshiba Corp Stem for semiconductor and manufacture thereof
JPS60101998A (en) * 1983-11-07 1985-06-06 イビデン株式会社 Plug-in package and method of producing same

Also Published As

Publication number Publication date
JPS62130544A (en) 1987-06-12

Similar Documents

Publication Publication Date Title
EP0165705A1 (en) Integrated circuit chip carrier
US4949225A (en) Circuit board for mounting electronic components
US20120162928A1 (en) Electronic package and method of making same
JPS59207645A (en) Semiconductor device and lead frame
US5299097A (en) Electronic part mounting board and semiconductor device using the same
JPH058865B2 (en)
CN220692001U (en) Hybrid embedded semiconductor packaging structure
JP2620611B2 (en) Substrate for mounting electronic components
JP4646642B2 (en) Package for semiconductor devices
CN212676245U (en) Laminated plate and surface-coating-free three-dimensional packaging structure
JPS61168926A (en) Resin substrate
CN114496808B (en) Assembly method, shielding system, heat dissipation system and application of flip-chip plastic packaging
JP2612468B2 (en) Substrate for mounting electronic components
CN220155533U (en) Semiconductor device with a semiconductor layer having a plurality of semiconductor layers
JPH05343607A (en) Hybrid integrated circuit device
JP2626809B2 (en) Electronic component mounting board lead frame
JPH0419806Y2 (en)
JPS6020939Y2 (en) Substrate for semiconductor device package
JP2649251B2 (en) Substrate for mounting electronic components
JPS63250164A (en) High power hybrid integrated circuit substrate and its integrated circuit
JP2603101B2 (en) Substrate for mounting electronic components
JPS63231890A (en) Electric connection member and electric circuit member employing the same
CN114334846A (en) Power device packaging device and method
CN119230510A (en) Semiconductor package having multiple types of conductive elements
JP3039485B2 (en) Semiconductor package for surface mounting and method of manufacturing the same

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term