Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH06101470B2 - スロット内に形成されたバイポーラトランジスタからなる能動要素を有する集積回路装置 - Google Patents
[go: Go Back, main page]

JPH06101470B2 - スロット内に形成されたバイポーラトランジスタからなる能動要素を有する集積回路装置 - Google Patents

スロット内に形成されたバイポーラトランジスタからなる能動要素を有する集積回路装置

Info

Publication number
JPH06101470B2
JPH06101470B2 JP60500846A JP50084685A JPH06101470B2 JP H06101470 B2 JPH06101470 B2 JP H06101470B2 JP 60500846 A JP60500846 A JP 60500846A JP 50084685 A JP50084685 A JP 50084685A JP H06101470 B2 JPH06101470 B2 JP H06101470B2
Authority
JP
Japan
Prior art keywords
layer
slot
collector
region
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60500846A
Other languages
English (en)
Other versions
JPS61501119A (ja
Inventor
バウアー，ロバート・ダブリユ
Original Assignee
アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド filed Critical アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド
Publication of JPS61501119A publication Critical patent/JPS61501119A/ja
Publication of JPH06101470B2 publication Critical patent/JPH06101470B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/60—Lateral BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/041—Manufacture or treatment of isolation regions comprising polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/40—Isolation regions comprising polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates

Landscapes

  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 発明の背景 発明の分野 この発明はスロット技術によって製作されるバイポーラ
トランジスタを含む集積回路装置に関し、より詳細に
は、スロットに形成された能動領域を有するバイポーラ
トランジスタを含む集積回路装置に関する。
背景および先行技術の議論 集積回路の密度は増大を続けている。リソグラフィの進
歩は、線幅分解能がミクロンのディメンジョンに達する
ことを可能にした。そして、処理技術は、薄いフィルム
を信頼性高く形成し、正確にエッチングすることが可能
な点まで改良され、それによって装置表面をより小さ
く、より予測可能な大きさで形成することが可能になり
つつある。素子の横方向寸法はこのようにミクロンのレ
ベルに達し、ナノメータの範囲に進みつつある。したが
って、より多数の個別の素子が与えられた面積内に製作
可能である。面積密度における一層の増大が見込まれる
一方で、物理的な、装備と処理上の限界が近づいてい
る。それに加えて、素子がより小さくなるにつれてそれ
らの電力規格が減少し、寄生容量や汚染の問題の相対的
重要性が増してきている。面積密度の改良のための努力
によって得られる利益が益々小さくなってきているた
め、既定の横方向寸法の素子に、より大きな横方向寸法
の素子の性能と同等の性能を獲得するよう、垂直方向寸
法に能動領域の範囲を増大させる可能性を考慮すること
が所望されている。また、この方法により、より高い電
力またはより高性能の素子が獲得できるかもしれない。
バイポーラトランジスタは典型的には垂直構造を有す
る。第１図の先行技術に示されるように、従来のバイポ
ーラトランジスタはコレクタ領域21に接するベース領域
13内に形成されたエミッタ14を有する。描かれた素子は
npnトランジスタである。pn接合を通るキャリアの伝導
は、接合の全面積範囲にわたって起こる。しかしなが
ら、接合は主として水平に配列されているので、大部分
のキャリアは垂直または垂直に近い経路を横切る。電流
がベース13からコレクタ21のバルクを通って直接コレク
タコンタクト領域12およびコレクタコンタク16に流れた
場合に、結果として生じるキャリアの流れの横方向成分
をn+埋込コレクタ15が取り去るが、このn+埋込コレクタ
15の存在により、キャリアの流れの垂直の特性が高めら
れる。したがってキャリアの流れは、エミッタ14からベ
ース13へ、接合20を横切り、ベース13とn+埋込みコレク
タ15の間を、接合22を横切り、コレクタコンタクト領域
12とコレクタコンタクト16に至る。バイポーラ集積回路
の密度が増すにつれて、全体の接合面積が減少するので
２つの接合の水平成分は、垂直成分に比べ減少する。こ
れは次にトランジスタの利得を減少させ、また一般的に
は、寄生容量の増加により性能が低下するが、これは両
方とも望ましくない結果である。
集積回路の密度が増大するにつれて、従来のpn接合（第
１図の先行技術の領域11）および局部酸化（LOCOS:登録
商標）の構造の代わって、個別のトランジスタ間に絶縁
部分を形成する、溝またはスロット形成処理を用いるこ
とが真剣に考慮されている。D.N.K.ワン等の「反応性イ
オンエッチングは材料と特徴サイズの制限を軽減する」 Electronics 1983年11月３日号157ページから159ペー
ジを参照されたい。理論上は、スロット分離は個別の素
子をより近接して一緒に詰めることを可能にする。個別
の素子を分離するために半導体ウエハにスロットを形成
するのに加えて、スロットはまた、受動回路要素として
の使用も考えられている。たとえば、スロットに特定の
材料を充填し、キャパシタとして機能させることが提案
されている。K.ミネギシ等の「ドープ面の溝キャパシタ
セルを用いたサブミクロンのCMOSメガビットレベルのダ
イナミックRAM技術」 Proceedings,IEDM,1983年号、31
9ページおよびT.モリエ等の「メガビットレベルのMOSdR
AMのための欠乏型溝キャパシタ技術」 IEEE Electron
Device Letters v.EDL−４、第11、1983年11月号41
1頁を参照されたい。特定の充填材料により、スロット
は導電性にも絶縁性にも作成することができるので、こ
のような応用が可能である。スロット形成方法が集積回
路の製作に使用されるならば、スロットの用法を分離や
受動回路要素以外の他の特性へ拡大することが望まし
い。
発明の要約 高度に集積化しやすいバイポーラトランジスタは半導体
サブストレート上のスロットに形成された能動領域を有
する。１つの実施例では、エミッタはスロット内に形成
され、周囲を取り巻く、拡散によって形成されたベース
領域を有する。コレクタは、エミッタスロットと近接の
位置にあるが間隔をあけた、別のスロット内に形成され
る。キャリア移送は主として、水平にエミッタとベース
の間からコレクタへと起こる。エピタキシャル層と関連
して、スロットトランジスタを他のトランジスタから分
離するためのスロットを追加して用いてもよい。あるい
はコレクタは、個別のトランジスタを分離する働きをす
る、酸化された外側壁を含むスロット内に形成されても
よい。埋込コレクタ層をコレクタの直列抵抗を減少させ
るために用いてもよい。
図面の簡単な説明 この発明のバイポーラトランジスタをより完全に理解す
るため、関連して組み入れられた添付の図面が参考とな
るであろう： 第１図は先行技術のnpnバイポーラトランジスタの断面
図である； 第2a図はこの発明のスロットトランジスタ構造の断面図
である； 第2b図は第2a図の構造の平面図である； 第3a図はこの発明のスロットトランジスタの、別の実施
例の断面図である； 第3b図は第3a図のトランジスタの平面図である； 第4a図はこの発明に関連したより複雑なスロットトラン
ジスタ構造の断面図である； 第4b図は第4a図のトランジスタの平面図である； 第５図ないし第13図はこの発明に従ったスロットトラン
ジスタの形成を示す一連の断面図であり： 第５図は、形成されるトランジスタを囲む分離スロット
の形成を示す； 第６図は、スロット表面の酸化、分離スロットの充填、
中央エミッタスロット領域39を規定する薄いエッチスト
ップ層の形成および多結晶シリコンの上層形成後の、第
５図の断面を示す； 第７図は二酸化シリコン層の形成および中央エミッタス
ロット経路46の切開後の第６図の断面を示す； 第８図は、エミッタスロットの部分形成、多結晶シリコ
ンと部分形成されたスロットの側壁の酸化、およびコレ
クタスロット領域の規定後の第７図の断面を示す； 第９図はエミッタスロット領域が完全に形成され、ベー
ス領域が拡散によって形成された後の第８図の断面を示
す； 第10図はエミッタスロット領域の形成、ベース領域の拡
散およびベースコンタクトの形成後の、第８図の断面に
続く第９図の代替の断面である； 第11図はコレクタスロットの部分形成、ポリシリコンお
よびシリコン側壁の酸化、およびエミッタスロットの充
填後の第10図の断面である； 第12図はコレクタスロットの完全な形成後の第11図の断
面である； 第13図はコレクタスロットが充填され、コンタクトがベ
ースとコレクタ領域に形成された後の第12図の断面であ
る； 第14図はpn接合を通って延びる分離領域を有するスロッ
トトランジスタの断面図である； 第15図は第14図のスロットトランジスタの平面図であ
る； 第16図は分離スロット内に形成されたコレクタスロット
を有するスロットトランジスタである； 第17図は第16図のスロットトランジスタの平面図であ
る； 第18図はこの発明の１つの実施例のコンタクト機構の平
面図である； 第19図は第18図の線19−19による断面図である； 第20図は第18図の線20−20による断面図である； 第21図は第18図の実施例の別のコンタクト機構の平面図
である； 第22図はこの発明の別の実施例のコンタクト機構であ
る； 第23図はこの発明のスロットトランジスタの別の実施例
のコンタクト機構の平面図である； 第24図は第23図の線24−24による断面図である。
好ましい実施例の説明 トランジスタの能動領域はエミッタの大きさによって決
定される。横方向寸法が減少したので、与えられた断面
の大きさでこの面積を増大させることは、素子の垂直方
向寸法を増大させることによってのみ可能である。高め
られた垂直方向寸法を有するバイポーラトランジスタ
は、また、寄生容量の臨界的成分が低いレベルであるた
め、理論上の最大に極めて近い性能を有する。たとえ
ば、ほとんどの回路の適用において、コレクタ−ベース
容量（CCB）とコレクタ−サブストレート容量（CCS）は
素子の性能を決定する重要なパラメータである。先行技
術の垂直バイポーラトランジスタでは、第１図に示され
たように、物理的コレクタは効果的な電気的コンタクト
をなすため、能動コレクタ領域よりかなり大きい。しか
しながら、この発明のスロット構造では、物理的コレク
タの大きさは事実上能動コレクタと等しく、物理的ベー
スは事実上能動ベースと等しいので、関連する寄生容量
（CCBおよびCCS）をその最小値まで減少させる。ベース
−コレクタ容量（CBE）はSIPOSエミッタの使用によって
可能となる、増大したベースドーピングのため、より大
きい。幸運にも、CBEはほとんどのバイポーラ回路にお
いて速度の限界決定要因でない。これらの様々な特性は
第１表に示されており、ここでは技術状態のIMOX方法の
トランジスタと、アドバンスト マイクロ ディバイセ
ス占有のIMOX PROCESS（AMDハンドブック,Bipolar Mi
croprocessor Logic and Interfaceを参照）と、バ
イポーラ文献に報告された最良のトランジスタ（D.D.タ
ン等の「1.25ミクロンの深さの溝に分離された自己配列
のバイポーラ回路」、IEEE J.of Solid State Circ
uits、第17巻、1982年10月、925ページを参照）と、こ
の発明に従って生産されたスロットタイプのバイポーラ
トランジスタとを比較している。第１表で見られるよう
に、スロットタイプのトランジスタは臨界寄生容量CCB
およびCCSで明らかに改良され、非臨界寄生容量CBEにお
いてのみ低い性能を有する。したがって、スロットタイ
プのトランジスタは文献にある最良のバイポーラ素子の
２倍の密度であるばかりでなく、より良い性能をも有す
ることが期待できる。
この発明のスロットトランジスタ構造の様々な形状が第
2a図、第3a図および第4a図の断面に示されている。構造
上の共通の特徴はエミッタとコレクタがスロットに形成
されていることである。第2a図では、エミッタスロット
26はコレクタスロット27から間隔をあけた関係で製作さ
れるように示されている。ベース領域28はエミッタスロ
ット26に近接する半導体サブストレート25内に拡散され
る。第2a図の実施例では、拡散障壁29はエミッタスロッ
ト26の左側壁に沿って形成されているので、エミッタス
ロット26に近接するサブストレート25の左手側には拡散
はない。キャリアの伝導は左から右へ、すなわちエミッ
タスロット26内の導電SIPOS充填材料（示されていな
い）から、ベース領域28を通り、SIPOSの充填された
（示されていない）コレクタスロット27へ至る。SIPOS
（半絶縁多結晶シリコン）は、たとえばT.マツシタ等の
「SIPOS−Siヘテロ結合トランジスタ」、JAPAN J.Appl
ied Physics第20巻、補20−１、75ページから81ページ
（1981）に述べられているように、トランジスタ内で能
動領域として機能するのに適した導電材料としてドープ
されてもよい。第2b図の平面図では、エミッタスロット
26とコレクタスロット27の長さは等しく、スロットは平
行に間隔をあけた関係で配置されていることがわかる。
第２の、おそらくより効果的な配置は、第3a図の断面に
示されている。ここでは、コレクタスロット31はエミッ
タスロット30の両側に形成されている。第3b図の平面図
で見られるように、コレクタスロット31は直線で囲まれ
たエミッタスロット30を取り巻く連続的なスロットを形
成している。この実施例では、ベース領域34はエミッタ
スロット30を完全に取り巻く。キャリアの伝導はしたが
って、エミッタスロット30からベース34を通り、コレク
タスロット31へと側方へ広がる。
この発明に従ってもう１つの構造が第4a図の断面に示さ
れている。ここでは、長手のエミッタスロット32が平行
に間隔を隔てた関係で形成されたコレクタスロット33を
有することが示されている。第4b図の平面図で見られる
ように、エミッタスロット32は十字型に形づくられてお
り、コレクタスロット33はその周囲に適合する関係で形
成されている。様々な実施例中の典型的なスロットの幅
は、ベースに１から .3μｍ、コレクタスロットに１か
ら1.5μｍ、エミッタスロットに１から1.5μｍである。
スロットの深さは適用によって変化するが、５μｍから
30μｍの範囲内である。
この発明の構造を製作する方法は一連の第５図ないし第
13図に示されている。第５図では、分離スロット40は半
導体サブストレート44内に形成されるように示されてい
る。スロットの形成に先立って、n+埋込み拡散層39がサ
ブストレート44内に形成され、n+埋込み層39の表面上
に、n-エピタキシャル層が生じる。n+埋込み層39は、特
に第12図および第13図に関して後に述べられる、コレク
タコンタクト内の直列抵抗を減少させる働きをする。分
離スロットは、形成されるべきバイポーラトランジスタ
を、同じ集積回路内に製作された近接のトランジスタか
ら分離するため、n+層39とｐ型サブストレート44の間に
形成されたpn接合36を通って延びる。この明細書に対し
ては、これ以降の説明はシリコンサブストレートと、化
学的冶金的に両立するマスクおよび充填材料についてで
あるものとする。この発明の構造はまた、この技術で特
定のIII−Ｖ材料に適切であることが知られているマス
クおよび充填材料を用いて、III−Ｖ合成物内に製作す
ることもできる。第5a図の分離スロットでは薄いシリコ
ン酸化物層37が全内表面を覆って生じている。この層が
電気的分離を完成する。それから、第６図に示されるよ
うに、充填材料40′が加えられる。充填材料は、窒化シ
リコン、SIPOS、多結晶シリコン、金属酸化物、シリコ
ン層、二酸化シリコン等の材料を含む導電および絶縁材
料の種類から選ばれる。材料は、好ましくは等方性の仕
方で、容易にスロット内に流れるか、またはスロットの
表面に置かれなければならない。充填材料の選択は一般
に、熱応力を避けるため周囲のシリコンと同じ熱膨張係
数を有する材料を持ちたい、という要望を反映する。し
たがって、周囲のシリコンと同じ熱膨張係数を有するな
らば、多結晶シリコンのSIPOSも好ましい充填材料であ
る。分離スロットについては、実際の分離は裸のスロッ
トの内表面に形成される薄い二酸化シリコン層37によっ
て完成される。エミッタ46″およびコレクタ45″等の能
動領域は、スロットが大量ドープのSIPOSによって充填
される。典型的にはスロットは過充填され、材料の表面
はフッ化プラズマ等の等方向エッチによって平らにされ
る。たとえばスロットは、好ましくは物理的化学エッチ
ング工程が結合されるように化学的活性種を備えた、反
応性イオンエッチ装置によって形成される。D.N.K.ワン
等の「反応性イオンエッチは材料と特徴サイズの制限を
軽減する」 Electronics 1983年11月３日号、157ペー
ジから159ページを参照されたい。
第６図に示されるように、その内部に能動素子が形成さ
れるべき、スロット領域と内部領域の部分は、二酸化シ
リコンまたは窒化シリコン等の材料でできたストップ層
43に覆われている。これは、エミッタスロットが形成さ
れるべき中央領域39を開き、またコレクタスロットが形
成されるべき近接の領域38を保護する働きをする。この
方法は、これと同日に提出されたR.ボウアの同時係属中
の出願「潜在イメージスロット方法」に述べられ請求さ
れた、応差エッチストップ方法型である。これは半導体
サブストレート上に自己整列のスロットの形成を可能に
する。多結晶シリコン42の層はストップエッチ層43の上
に横たわり、領域39内でサブストレート44の表面にまで
達する。次に、第７図に示されるように、二酸化シリコ
ンの層が多結晶シリコン42の層49の上に形成される。層
はエミッタスロットが形成されるべき第１形式のスロッ
ト領域46と、コレクタスロットが形成されるべき第２形
式のスロット領域45を規定するようにパターン化され
る。スロット領域は上述の同時係属中の出願に詳細に述
べられるとおり、自己整列である。スロット領域は、エ
ミッタ形式の領域46の場合はシリコンのサブストレート
までエッチされ、コレクタ形式のスロット領域45の場合
はストップ領域45までである。エッチはストップ層43が
貫通されないような選択的特性を有する。L.M.エフラス
の「VLSIのための反応性イオンエッチング」、IEEE Tr
ansactions on Electron Devices、v.ed−28、No.1
1、1981年11月号、1315ページを参照。
次に、第８図に示されるように、エミッタ形式のスロッ
トの部分的な形成が示される。点線46は完全に形成され
たときのスロットの全範囲を示し、一方実線47は部分的
に形成されたスロットの底の範囲を示す。次に、多結晶
シリコン層42の露出した端と、シリコンサブストレート
44内に部分的に形成されたエミッタスロットの露出した
端とに、酸化領域52bを作るため、酸化ステップが実行
される。酸化領域48は、第10図および第11図に示され
た、ベースコンタクト領域51を能動エミッタ領域46から
分離する働きをする。酸化領域52bは、多結晶シリコン
層42に取り入れられたいかなるドーパントも、コレクタ
スロット45内に置かれた充填材料を電気的に変化させな
いよう防ぐ。好ましい実施例では、ベースコンタクト51
が能動コレクタ45″と能動エミッタ46″のいずれにも触
れないことを確実にするため、コレクタ領域45′に対す
る酸化領域52aもまたこのときに形成される。この結果
を完成するためにはコレクタスロット45′を部分的に形
成することが必要であり、それによってスロットの上部
側壁は酸化ステップの間露出され、露出されたシリコン
は二酸化シリコンに変わる。より好ましくは、誤整列の
場合に能動コレクタ45″とベースコンタクト領域51との
間に接触が置きないよう、酸化領域52aは酸化領域48よ
りも垂直方向に低い範囲を有する。図に示された実施例
では、酸化領域52aはベースコンタクト領域51より後に
形成されるが、これはスロットが自己整列の場合差し支
えない実務である。第９図に示される、図の実施例の次
のステップは、エミッタスロット46の完全な形成であ
る。次に、空のスロット46′の露出した表面に近接して
ベース領域50を作るため、標準的な拡散ステップが用い
られる。その代わりに、エミッタスロットは異なった拡
散率の多数ドーパント、たとえばＢとAsなどを有するSI
POSで充填されてもよい。硼素は砒素よりも速く拡散す
るので、周囲のシリコンに押しやられて、ｎ型のAsドー
プエミッタと、ｐ型のＢドープベースを残す。ベース領
域50へのコンタクトは、後続のステップで、酸化領域48
に近接した層42の一部から、ベース領域50の上部の領域
へドーパントを押しやることで形成される。第10図に示
されるように、多結晶シリコン層42の中に適当なドーパ
ントが含まれているならば、ベース領域50を作り出す拡
散を押し進める処理の間に、ベースコンタクト領域51も
また形成される。それからエミッタスロット46′は上述
のように、SIPOS等の適当な充填材料によって充填さ
れ、第11図およびそれ以降に示される能動エミッタスロ
ット領域46″が作られる。
次に、第11図に示されるように、コレクタスロット45′
が部分的に形成される。上で検討された好ましい実施例
に対して、分離領域52aは、スロットの上端で露出した
ｎ型のエピタキシャル層38の一部を酸化する酸化ステッ
プによって、このとき作られる。これらの領域は形成さ
れるべき能動コレクタ領域45″をベースコンタクト領域
51から分離する働きをする。最後に、第12図に示される
ように、コレクタスロット領域45′が完全に形成され
る。酸化領域48（第８図参照）と同時に形成された酸化
領域52bは、多結晶シリコン層42内のいかなるシリコン
も、能動コレクタ領域45″内に置かれた充填材料の電気
的特性を変えないように保つ。完成した素子は第13図に
示される。
次に、それぞれの領域にコンタクトが形成される。スロ
ットはその幅よりも長さをずっと長くできるので、（第
3b図の直線に囲まれた形のエミッタ30および第4b図の十
字型のエミッタスロット32を参照）その領域全体の直列
抵抗が許容できるものである限り、１点またはいくつか
の点にコンタクトを作ることができる。コレクタ領域へ
のコンタクトの抵抗は、第13図に示されるように、能動
コレクタ領域45″を結ぶn+埋込みコレクタ54によって軽
減される。この埋込みコレクタ54は、分離スロット40′
と37によってつながれたn+層39の部分によって形成され
ている。第10図ないし第13図の断面図に示されるよう
に、ベース領域50は既にコンタクト領域51に接触してい
る。外部コンタクトがベース、エミッタ、コレクタ領域
に作られる。これらは第13図に示されるように、トラン
ジスタの能動領域が完全に形成されてから形成される。
この発明のトランジスタの能動要素にはスロットが用い
られているため、トランジスタ構造を分離するためにも
スロットを作ることは、同じ処理工程を用いるので便利
である。この発明のスロットトランジスタ構造に関連し
て、様々なスロット分離機構が使用可能である。第14図
に示されるように第３形式のスロット、分離スロット65
が、エミッタスロット63およびコレクタスロット64と関
連して用いられている。第15図の平面図で見られるよう
に、分離スロットはトランジスタ構造を完全に取り巻い
ている。好ましくはこれらは、これと同日に提出された
R.ボウアの同時係属中の出願「潜在イメージマスクを用
いた、自己整列関係の異なった型のスロットの形成方
法」に述べられるように、自己整列である。また好まし
くは、分離スロット65はｎ型エピタキシャル層62とｐ型
サブストレート61を分けるpn接合を通って延びる。代わ
りに、より小型の構造については、コレクタスロット68
は、集積分離機構内に前もって形成されたスロット72の
一部分内に形成されてもよい。第16図に示されるよう
に、スロット72はまずサブストレート領域67内に形成さ
れる。次に、二酸化シリコン等の分離材料の薄い層が、
たとえば熱による酸化物の成長で、大型のスロット72の
内表面に形成される。分離充填材料71によって充填され
た後、外壁の酸化物の被覆を妨げないような様態で、ス
ロット72内により小さいスロット68が形成される。近接
の素子からの電気的分離は、スロット72の外壁に残存す
る絶縁層70により行なわれる。トランジスタ構造は、ス
ロット69内に形成されたエミッタの周囲にベース領域
（示されていない）が形成された時点で、上記のように
機能する。
バイポーラスロットトランジスタの原則は、能動領域の
垂直方向の範囲を増大させ横方向寸法の減少を可能にす
ることなので、商業的素子の実務的関心は、各スロット
領域に電気的コンタクトを作ることであろう。スロット
の狭さがコンタクトを困難にする。これに加えて、高い
広がり抵抗を避けるため、スロットの全範囲に接触する
か、またはスロットの範囲に沿って多数の点で接触する
ことが所望される。多数のコンタクト機構が第18図ない
し第24図に示されている。第18図では埋込みコレクタの
使用が利用されている。このように、能動コレクタ領域
45″に、そのＵ字形のスロットの端で細片79によって接
触することが可能である。第13図で示されるように、コ
レクタ容積を結ぶ埋込みコレクタ54の存在により、顕著
な広がり抵抗は起こらない。能動エミッタ領域46″は、
小さいので、特に細片80はエミッタ表面のほとんど完全
な頂部で接触するので、端縁で層80によって接触するこ
とによって感知できるほどの広がり抵抗は生じない。ベ
ースコンタクトは細片80の下を走るベースコンタクト層
42によって完成され、第20図に示されるように絶縁層49
によって分けられる。間に分離層を介在して積み重ねら
れた導電コンタクトを用いているので、一般に、接近し
て配置されたベースとエミッタに接触することが可能で
ある。
第21図では第18図のトランジスタ構造に接触するための
別の機構が示されている。コレクタコンタクト82はＵ字
形の能動コレクタ領域45″の後側に接触する。エミッタ
コンタクト層83は実質的に能動エミッタ領域46″の表面
を覆い、トランジスタ構造の一方の側から近づくことが
できる。ベースコンタクト層84は実質的に全ベース領域
50と接触する。ここで、エミッタコンタクト層83はベー
スコンタクト層の下にあり、第20図に示されるような形
式の絶縁層によって分けられている。
集積分離を用いた、この発明の実施例のコンタクト機構
が第22図ないし第24図に示されている。第22図では、Ｕ
字型の能動コレクタ領域87はコレクタスロット88の内側
に形成されている。能動エミッタ領域86とベース領域85
は、例として第16図に示されるように形成される。コン
タクト層82は能動コレクタ領域87の端に接触する。埋込
みコレクタ（示されていない）の使用により、感知でき
るほどの広がり抵抗は経験されない。ベースコンクタト
層93は実質的にすべてのベース領域85に接触する。エミ
ッタコンタクト層94は能動エミッタ領域86のかなりの部
分と接触する。示されるように、ベースコンクタト層93
はエミッタコンタクト層94の上に置かれ;2つの層は先に
第20図で示された様態で絶縁層（示されていない）によ
って分けられている。
第23図では、間隔をあけた平行コレクタとエミッタを含
む集積分離機構が示されている。ここで、能動コレクタ
領域102は能動エミッタ領域103と間隔をあけた平行な関
係で形成されている。ベース領域104はエミッタ103の長
さ方向に沿って隣接して置かれる。第24図の断面図で示
されるように、エミッタコンタクト99は能動エミッタ領
域103に達するまで下に延び、介在する二酸化シリコン4
9と多結晶シリコン42の層を越えて一方の側へ延びる。
同様に、鏡像的に、コレクタコンタクト97は能動コレク
タ領域102と接触し、二酸化シリコン層49と多結晶シリ
コン層42を越えて反対側へ延びる。ベースコンタクト層
98は直交方向に延びるが、ベースの範囲を越えてコンタ
クトベース104に達する。ベースコンタクト層98は介在
する絶縁層（示されていない）により、コレクタコンタ
クト層97とエミッタコンタクト層99から電気的に絶縁さ
れた状態に保たれる。エミッタベースの短絡を防ぐた
め、分離スロット100および101の充填材料内に絶縁領域
105が形成される。これらの分離区域は、エミッタコン
タクト層99とベース領域104の間の接触を防ぐ。楕円形
の領域106および107は、第５図ないし第13図に関連して
上述のように形成された酸化区域である；これらは仕様
の仕方で、能動領域間の短絡を防ぐ働きをする。多くの
コンタクト機構が実行可能であることは注目すべきであ
る。第18図ないし第24図に示された方策は単に例示にす
ぎない。
上記の好ましい実施例の説明は、例示と説明の目的で提
示されたものである。これは余すところないものではな
く、また発明を開示された正確な形式に制限するもので
もなく、明らかに、異なったサブストレートや、マスキ
ングおよび充填材料の選択等の多くの修正や変更が可能
である。シリコンの実施例はこの発明の原則とその実際
に応用を最も良く説明するために選ばれ述べられたもの
であって、それによって当業者が、企図された特定の用
途に適応する様々な修正と様々な実施例において、この
発明を最良に活用することを可能にする。発明の範囲は
添付の請求の範囲によって規定される。
ここで IMOXはAdvanced Micro Devices Corporation所有
の、イオン注入、酸素分離バイポーラ方法および構造で
ある。
CCBはベースとコレクタ間の容量である。
RBIはベースコンタクトからベース領域への累積連続抵
抗である。
CBEはベースとエミッタ間の容量である。
CCSはコレクタとサブストレート間の容量である。
＋ IMOXの値に標準化された特徴。
＊ D.D.タン等の「1.25ミクロンの深さの溝分離自己整
列バイポーラ回路」、IEEE J.of Solid State Circ
uits、第17巻、1982年10月、925ページ。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】半導体サブストレートのスロット内に形成
    されたバイポーラトランジスタを含む集積回路装置であ
    って、前記装置は、 （ａ） 第１の導電型の層を形成するようにドープされ
    た埋込コレクタ層と、前記埋込層上方のエピタキシャル
    成長層と、前記エピタキシャル層上の第１の絶縁層と、
    前記絶縁層上の、ドープされた多結晶半導体層と、前記
    多結晶半導体層上の第２の絶縁層とを含むサブストレー
    トと、 （ｂ） 前記第２の絶縁層と、前記ドープされた多結晶
    半導体層と、前記第１の絶縁層とを貫通し、前記エピタ
    キシャル層の内部に達する、前記サブストレートに形成
    された第１のスロットと、 （ｃ） 前記第１のスロットの側壁に露出された前記多
    結晶半導体層の表面および前記エピタキシャル層側面上
    部の表面に設けられた絶縁材料と、 （ｄ） 前記エピタキシャル層内の前記スロット側壁
    の、前記絶縁材料が設けられた部分より下方の部分およ
    び底部に隣接しかつそれを取囲むように、前記サブスト
    レートの前記エピタキシャル層に形成された、前記埋込
    コレクタ層とは逆導電型の活性ベース領域と、 （ｅ） 前記エピタキシャル層内上部の、前記スロット
    側壁上に設けられた前記絶縁材料に隣接した部分に形成
    され、前記絶縁材料によって前記スロットから電気的に
    分離されるベースコンタクト領域とを含み、前記ベース
    コンタクト領域は、前記活性ベース領域上方に形成さ
    れ、かつ前記ドープされた多結晶半導体層と前記活性ベ
    ース領域との両方と電気的に接触し、それにより前記多
    結晶半導体層は前記ベースコンタクト領域を介して前記
    活性ベース領域に対してコンタクトを形成し、さらに （ｆ） 前記サブストレート中の前記第１のスロットに
    形成され、前記活性ベース領域に対して逆の導電型の半
    導体材料を含むエミッタと、 （ｇ） 前記第１のスロットから間隔を開けて前記サブ
    ストレート内に形成され、前記第２の絶縁層と、前記ド
    ープされた多結晶半導体層と、前記第１の絶縁層と、前
    記エピタキシャル層とを貫通して前記埋込コレクタ層中
    に達するコレクタコンタクトスロットと、 （ｈ） 前記コレクタコンタクトスロットの側壁上部
    の、前記多結晶半導体層の露出した側壁部分および前記
    エピタキシャル層の露出された側壁部分上に、前記ベー
    スコンタクト領域とほぼ等しい深さまで形成され、前記
    コレクタコンタクトスロットを前記ドープされた多結晶
    半導体層と前記ベースコンタクト領域とから電気的に分
    離するための絶縁材料と、 （ｉ） 前記コレクタコンタクトスロット内に設けら
    れ、活性コレクタ領域およびコレクタコンタクト領域と
    を構成し、前記コレクタコンタクトスロットの底部にお
    いて前記埋込コレクタへの電気的コンタクトを与えるた
    めの、ドープされた半導体材料とを含む、集積回路装
    置。
  2. 【請求項２】前記エピタキシャル層はシリコン層を含
    む、請求の範囲第１項記載の集積回路装置。
  3. 【請求項３】前記多結晶半導体層はポリシリコン層を含
    む、請求の範囲第２項記載の集積回路装置。
JP60500846A 1984-02-03 1985-02-01 スロット内に形成されたバイポーラトランジスタからなる能動要素を有する集積回路装置 Expired - Lifetime JPH06101470B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US57665984A 1984-02-03 1984-02-03
US576659 1984-02-03
PCT/US1985/000171 WO1985003597A1 (en) 1984-02-03 1985-02-01 A bipolar transistor with active elements formed in slots

Publications (2)

Publication Number Publication Date
JPS61501119A JPS61501119A (ja) 1986-05-29
JPH06101470B2 true JPH06101470B2 (ja) 1994-12-12

Family

ID=24305396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60500846A Expired - Lifetime JPH06101470B2 (ja) 1984-02-03 1985-02-01 スロット内に形成されたバイポーラトランジスタからなる能動要素を有する集積回路装置

Country Status (6)

Country Link
US (4) US4749661A (ja)
EP (1) EP0172878B1 (ja)
JP (1) JPH06101470B2 (ja)
AT (1) ATE78363T1 (ja)
DE (1) DE3586341T2 (ja)
WO (1) WO1985003597A1 (ja)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6252963A (ja) * 1985-09-02 1987-03-07 Fujitsu Ltd バイポ−ラトランジスタの製造方法
DE3545244A1 (de) * 1985-12-20 1987-06-25 Licentia Gmbh Strukturierter halbleiterkoerper
US4910575A (en) * 1986-06-16 1990-03-20 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit and its manufacturing method
EP0256315B1 (de) * 1986-08-13 1992-01-29 Siemens Aktiengesellschaft Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung
DE3681291D1 (de) * 1986-12-18 1991-10-10 Itt Ind Gmbh Deutsche Kollektorkontakt eines integrierten bipolartransistors.
US4984048A (en) * 1987-07-10 1991-01-08 Hitachi, Ltd. Semiconductor device with buried side contact
EP0300803B1 (en) * 1987-07-24 1994-06-22 Matsushita Electric Industrial Co., Ltd. High-frequency bipolar transistor and its fabrication method
US5187554A (en) * 1987-08-11 1993-02-16 Sony Corporation Bipolar transistor
US4860077A (en) * 1987-09-28 1989-08-22 Motorola, Inc. Vertical semiconductor device having a sidewall emitter
JPS6489365A (en) * 1987-09-29 1989-04-03 Nec Corp Semiconductor device
US4870029A (en) * 1987-10-09 1989-09-26 American Telephone And Telegraph Company, At&T-Technologies, Inc. Method of forming complementary device structures in partially processed dielectrically isolated wafers
EP0316562A3 (en) * 1987-11-19 1989-08-09 Texas Instruments Incorporated Semiconductor bipolar transistors with base and emitter structures in a trench and process to produce same
US4835115A (en) * 1987-12-07 1989-05-30 Texas Instruments Incorporated Method for forming oxide-capped trench isolation
US4857476A (en) * 1988-01-26 1989-08-15 Hewlett-Packard Company Bipolar transistor process using sidewall spacer for aligning base insert
US5023194A (en) * 1988-02-11 1991-06-11 Exar Corporation Method of making a multicollector vertical pnp transistor
US5091326A (en) * 1988-03-02 1992-02-25 Advanced Micro Devices, Inc. EPROM element employing self-aligning process
US4967245A (en) * 1988-03-14 1990-10-30 Siliconix Incorporated Trench power MOSFET device
US5003365A (en) * 1988-06-09 1991-03-26 Texas Instruments Incorporated Bipolar transistor with a sidewall-diffused subcollector
US5057443A (en) * 1988-06-29 1991-10-15 Texas Instruments Incorporated Method for fabricating a trench bipolar transistor
US4926233A (en) * 1988-06-29 1990-05-15 Texas Instruments Incorporated Merged trench bipolar-CMOS transistor fabrication process
US4929996A (en) * 1988-06-29 1990-05-29 Texas Instruments Incorporated Trench bipolar transistor
US5144403A (en) * 1989-02-07 1992-09-01 Hewlett-Packard Company Bipolar transistor with trench-isolated emitter
US5008210A (en) * 1989-02-07 1991-04-16 Hewlett-Packard Company Process of making a bipolar transistor with a trench-isolated emitter
US4956689A (en) * 1989-04-12 1990-09-11 Texas Instruments Incorporated High speed gallium arsenide transistor and method
US5106777A (en) * 1989-09-27 1992-04-21 Texas Instruments Incorporated Trench isolation process with reduced topography
US5053346A (en) * 1990-01-12 1991-10-01 Texas Instruments Incorporated Method for making a high speed gallium arsenide transistor
US5061646A (en) * 1990-06-29 1991-10-29 Motorola, Inc. Method for forming a self-aligned bipolar transistor
DE69107779T2 (de) * 1990-10-31 1995-09-21 Ibm Transistor mit selbstjustierender epitaxialer Basis und dessen Herstellungsverfahren.
KR950011017B1 (ko) * 1991-07-01 1995-09-27 미쯔시다덴기산교 가부시기가이샤 반도체장치 및 그 제조방법
US5323054A (en) * 1991-07-01 1994-06-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device including integrated injection logic and vertical NPN and PNP transistors
US5235189A (en) * 1991-11-19 1993-08-10 Motorola, Inc. Thin film transistor having a self-aligned gate underlying a channel region
US5158898A (en) * 1991-11-19 1992-10-27 Motorola, Inc. Self-aligned under-gated thin film transistor and method of formation
US5397912A (en) * 1991-12-02 1995-03-14 Motorola, Inc. Lateral bipolar transistor
US5198376A (en) * 1992-07-07 1993-03-30 International Business Machines Corporation Method of forming high performance lateral PNP transistor with buried base contact
US5300447A (en) * 1992-09-29 1994-04-05 Texas Instruments Incorporated Method of manufacturing a minimum scaled transistor
JP2655469B2 (ja) * 1993-06-30 1997-09-17 日本電気株式会社 半導体集積回路装置の製造方法
US5604159A (en) * 1994-01-31 1997-02-18 Motorola, Inc. Method of making a contact structure
US5380671A (en) * 1994-06-13 1995-01-10 United Microelectronics Corporation Method of making non-trenched buried contact for VLSI devices
JP3761918B2 (ja) * 1994-09-13 2006-03-29 株式会社東芝 半導体装置の製造方法
US5895255A (en) * 1994-11-30 1999-04-20 Kabushiki Kaisha Toshiba Shallow trench isolation formation with deep trench cap
US5449627A (en) * 1994-12-14 1995-09-12 United Microelectronics Corporation Lateral bipolar transistor and FET compatible process for making it
US5930636A (en) * 1996-05-13 1999-07-27 Trw Inc. Method of fabricating high-frequency GaAs substrate-based Schottky barrier diodes
US6046471A (en) * 1996-11-07 2000-04-04 Advanced Micro Devices, Inc. Ultra shallow junction depth transistors
US5846862A (en) * 1997-05-20 1998-12-08 Advanced Micro Devices Semiconductor device having a vertical active region and method of manufacture thereof
US5969402A (en) * 1997-07-18 1999-10-19 Advanced Micro Devices, Inc. Reduction of depletion spreading sideways utilizing slots
US6011297A (en) * 1997-07-18 2000-01-04 Advanced Micro Devices,Inc. Use of multiple slots surrounding base region of a bipolar junction transistor to increase cumulative breakdown voltage
US5912501A (en) * 1997-07-18 1999-06-15 Advanced Micro Devices, Inc. Elimination of radius of curvature effects of p-n junction avalanche breakdown using slots
US5859469A (en) * 1997-07-18 1999-01-12 Advanced Micro Devices, Inc. Use of tungsten filled slots as ground plane in integrated circuit structure
KR19990024988A (ko) * 1997-09-09 1999-04-06 윤종용 반절연 폴리실리콘막을 이용한 전력 반도체장치의 제조방법
WO2000035018A1 (en) * 1998-12-11 2000-06-15 C.P. Clare Corporation Sidewall junction for bipolar semiconductor devices
US6476445B1 (en) * 1999-04-30 2002-11-05 International Business Machines Corporation Method and structures for dual depth oxygen layers in silicon-on-insulator processes
DE10054172C2 (de) * 2000-11-02 2002-12-05 Infineon Technologies Ag Halbleiter-Speicherzelle mit einer in einem Graben angeordneten Floating-Gate-Elektrode und Verfahren zu deren Herstellung
US6750516B2 (en) * 2001-10-18 2004-06-15 Hewlett-Packard Development Company, L.P. Systems and methods for electrically isolating portions of wafers
US6798041B1 (en) * 2002-06-19 2004-09-28 Micrel, Inc. Method and system for providing a power lateral PNP transistor using a buried power buss
US6566733B1 (en) * 2002-06-19 2003-05-20 Micrel, Inc. Method and system for providing a power lateral PNP transistor using a buried power buss
US6753592B1 (en) * 2002-09-06 2004-06-22 Micrel, Inc. Multi-technology complementary bipolar output using polysilicon emitter and buried power buss with low temperature processing
DE102004002181B4 (de) * 2004-01-15 2011-08-18 Infineon Technologies AG, 81669 Integrierter Transistor, insbesondere für Spannungen größer 40 Volt, und Herstellungsverfahren
DE102004004942A1 (de) * 2004-01-31 2005-08-18 X-Fab Semiconductor Foundries Ag Passivierung isolierender Trenngräben von integrierten Schaltungen
US7180159B2 (en) * 2004-07-13 2007-02-20 Texas Instruments Incorporated Bipolar transistor having base over buried insulating and polycrystalline regions
US7468307B2 (en) * 2005-06-29 2008-12-23 Infineon Technologies Ag Semiconductor structure and method
US7982284B2 (en) 2006-06-28 2011-07-19 Infineon Technologies Ag Semiconductor component including an isolation structure and a contact to the substrate
US9312335B2 (en) * 2011-09-23 2016-04-12 Alpha And Omega Semiconductor Incorporated Lateral PNP bipolar transistor with narrow trench emitter
US8916951B2 (en) 2011-09-23 2014-12-23 Alpha And Omega Semiconductor Incorporated Lateral PNP bipolar transistor formed with multiple epitaxial layers
US9059138B2 (en) 2012-01-25 2015-06-16 International Business Machines Corporation Heterojunction bipolar transistor with reduced sub-collector length, method of manufacture and design structure
US9601630B2 (en) * 2012-09-25 2017-03-21 Stmicroelectronics, Inc. Transistors incorporating metal quantum dots into doped source and drain regions
US9748356B2 (en) 2012-09-25 2017-08-29 Stmicroelectronics, Inc. Threshold adjustment for quantum dot array devices with metal source and drain
US10002938B2 (en) 2013-08-20 2018-06-19 Stmicroelectronics, Inc. Atomic layer deposition of selected molecular clusters
CN108511340A (zh) * 2018-03-27 2018-09-07 刘自奇 一种横向晶体管及其制作方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51134075A (en) * 1975-05-15 1976-11-20 Fujitsu Ltd Method to manufacture the semiconductor unit
JPS5396766A (en) * 1977-02-04 1978-08-24 Nec Corp Semiconductor device
JPS54116884A (en) * 1978-03-03 1979-09-11 Fujitsu Ltd Semiconductor device
JPS567472A (en) * 1979-06-29 1981-01-26 Sony Corp Semiconductor device
JPS5638835A (en) * 1979-09-07 1981-04-14 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS56131947A (en) * 1980-03-19 1981-10-15 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS57109371A (en) * 1980-12-26 1982-07-07 Oki Electric Ind Co Ltd Manufacture of semiconductor device
JPS57113267A (en) * 1980-11-19 1982-07-14 Ibm Method of producing semiconductor device
JPS589333A (ja) * 1981-07-08 1983-01-19 Hitachi Ltd 半導体装置
JPS5810866A (ja) * 1981-07-01 1983-01-21 ロツクウエル・インタ−ナシヨナル・コ−ポレ−シヨン Ｐｎｐ型ラテラルトランジスタとその製造方法
JPS58220445A (ja) * 1982-06-16 1983-12-22 Toshiba Corp 半導体集積回路の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3681668A (en) * 1967-11-14 1972-08-01 Sony Corp Semiconductor device and a method of making the same
US3762966A (en) * 1968-09-18 1973-10-02 Gen Electric Method of fabricating high emitter efficiency semiconductor device with low base resistance by selective diffusion of base impurities
US3703420A (en) * 1970-03-03 1972-11-21 Ibm Lateral transistor structure and process for forming the same
JPS51128268A (en) * 1975-04-30 1976-11-09 Sony Corp Semiconductor unit
JPS51134074A (en) * 1975-05-15 1976-11-20 Fujitsu Ltd Method to manufacture the semiconductor unit
US4104086A (en) * 1977-08-15 1978-08-01 International Business Machines Corporation Method for forming isolated regions of silicon utilizing reactive ion etching
US4139442A (en) * 1977-09-13 1979-02-13 International Business Machines Corporation Reactive ion etching method for producing deep dielectric isolation in silicon
US4160991A (en) * 1977-10-25 1979-07-10 International Business Machines Corporation High performance bipolar device and method for making same
CA1136773A (en) * 1978-08-14 1982-11-30 Norikazu Ohuchi Semiconductor device
US4333227A (en) * 1979-11-29 1982-06-08 International Business Machines Corporation Process for fabricating a self-aligned micrometer bipolar transistor device
US4392149A (en) * 1980-03-03 1983-07-05 International Business Machines Corporation Bipolar transistor
US4339767A (en) * 1980-05-05 1982-07-13 International Business Machines Corporation High performance PNP and NPN transistor structure
DE3019364A1 (de) * 1980-05-21 1981-11-26 Alfred Teves Gmbh, 6000 Frankfurt Anordnung zur druckversorgung einer bremsschlupfregelanlage
US4419150A (en) * 1980-12-29 1983-12-06 Rockwell International Corporation Method of forming lateral bipolar transistors
US4484211A (en) * 1981-02-04 1984-11-20 Matsushita Electric Industrial Co., Ltd. Oxide walled emitter
JPS57201070A (en) * 1981-06-05 1982-12-09 Seiko Epson Corp Semiconductor device
EP0068072A2 (en) * 1981-07-01 1983-01-05 Rockwell International Corporation Lateral PNP transistor and method
JPS59126671A (ja) * 1983-01-10 1984-07-21 Mitsubishi Electric Corp 半導体装置
JPS59232440A (ja) * 1983-06-15 1984-12-27 Toshiba Corp 半導体装置の製造方法
GB2143083B (en) * 1983-07-06 1987-11-25 Standard Telephones Cables Ltd Semiconductor structures
US4674173A (en) * 1985-06-28 1987-06-23 Texas Instruments Incorporated Method for fabricating bipolar transistor
US4663831A (en) * 1985-10-08 1987-05-12 Motorola, Inc. Method of forming transistors with poly-sidewall contacts utilizing deposition of polycrystalline and insulating layers combined with selective etching and oxidation of said layers

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51134075A (en) * 1975-05-15 1976-11-20 Fujitsu Ltd Method to manufacture the semiconductor unit
JPS5396766A (en) * 1977-02-04 1978-08-24 Nec Corp Semiconductor device
JPS54116884A (en) * 1978-03-03 1979-09-11 Fujitsu Ltd Semiconductor device
JPS567472A (en) * 1979-06-29 1981-01-26 Sony Corp Semiconductor device
JPS5638835A (en) * 1979-09-07 1981-04-14 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS56131947A (en) * 1980-03-19 1981-10-15 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS57113267A (en) * 1980-11-19 1982-07-14 Ibm Method of producing semiconductor device
JPS57109371A (en) * 1980-12-26 1982-07-07 Oki Electric Ind Co Ltd Manufacture of semiconductor device
JPS5810866A (ja) * 1981-07-01 1983-01-21 ロツクウエル・インタ−ナシヨナル・コ−ポレ−シヨン Ｐｎｐ型ラテラルトランジスタとその製造方法
JPS589333A (ja) * 1981-07-08 1983-01-19 Hitachi Ltd 半導体装置
JPS58220445A (ja) * 1982-06-16 1983-12-22 Toshiba Corp 半導体集積回路の製造方法

Also Published As

Publication number Publication date
JPS61501119A (ja) 1986-05-29
EP0172878A1 (en) 1986-03-05
EP0172878A4 (en) 1987-12-09
US4733287A (en) 1988-03-22
WO1985003597A1 (en) 1985-08-15
US4803176A (en) 1989-02-07
DE3586341T2 (de) 1993-02-04
US4749661A (en) 1988-06-07
DE3586341D1 (de) 1992-08-20
US4795721A (en) 1989-01-03
EP0172878B1 (en) 1992-07-15
ATE78363T1 (de) 1992-08-15

Similar Documents

Publication Publication Date Title
JPH06101470B2 (ja) スロット内に形成されたバイポーラトランジスタからなる能動要素を有する集積回路装置
JP3301062B2 (ja) 隆起したソース及びドレインを有する高性能ｍｏｓｆｅｔ素子及びその形成方法
KR100270965B1 (ko) 고속 바이폴라 트랜지스터 및 그 제조방법
US5428243A (en) Bipolar transistor with a self-aligned heavily doped collector region and base link regions.
US6794237B2 (en) Lateral heterojunction bipolar transistor
US7456071B2 (en) Method for forming a strongly-conductive buried layer in a semiconductor substrate
KR940702647A (ko) 높은 얼리전압, 고주파성능 및 고항복전압 특성을 구비한 상보형 바이폴라 트랜지스터 및 그 제조방법(complementary bipolar transistors having high early voltage, high frezuency performance and high breakdown voltage characteristics and method of making same)
JPS6148784B2 (ja)
US6764918B2 (en) Structure and method of making a high performance semiconductor device having a narrow doping profile
US20030193077A1 (en) Bipolar transistor and method of fabricating the same
JPH04102335A (ja) セルフアライン接触を有するバイポーラトランジスタの製作プロセス
KR100188085B1 (ko) 초고속 쌍극성 트랜지스터의 제조방법
EP0036499B1 (en) A polysilicon-base self-aligned bipolar transistor process
JP2006504276A (ja) トランジスタ構造の製造方法
JP3027758B2 (ja) 集積回路トレンチ抵抗器
JP2809025B2 (ja) バイポーラトランジスタ
US6387768B1 (en) Method of manufacturing a semiconductor component and semiconductor component thereof
EP0406883B1 (en) Bipolar type semiconductor device and method of making same
KR100212157B1 (ko) 바이폴라 트랜지스터 제조방법
JPH09181083A (ja) 自己整列されたベース電極を有するバイポーラトランジスタおよびその製造方法
JPS63150961A (ja) 集積回路構造およびその形成方法
CN119314942A (zh) 深槽隔离结构及其制作方法
CN121194475A (zh) 肖特基二极管及其制备方法
JP2000294563A (ja) ラテラルバイポーラトランジスタ
CN119314943A (zh) 深槽隔离结构及其制作方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term