Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH06101480B2 - Method for forming insulating layer of compound semiconductor - Google Patents
[go: Go Back, main page]

JPH06101480B2 - Method for forming insulating layer of compound semiconductor - Google Patents

Method for forming insulating layer of compound semiconductor

Info

Publication number
JPH06101480B2
JPH06101480B2 JP14174185A JP14174185A JPH06101480B2 JP H06101480 B2 JPH06101480 B2 JP H06101480B2 JP 14174185 A JP14174185 A JP 14174185A JP 14174185 A JP14174185 A JP 14174185A JP H06101480 B2 JPH06101480 B2 JP H06101480B2
Authority
JP
Japan
Prior art keywords
gallium
insulating layer
layer
ion
focused
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14174185A
Other languages
Japanese (ja)
Other versions
JPS622625A (en
Inventor
和夫 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14174185A priority Critical patent/JPH06101480B2/en
Publication of JPS622625A publication Critical patent/JPS622625A/en
Publication of JPH06101480B2 publication Critical patent/JPH06101480B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は化合物半導体の絶縁層形成方法に関する。The present invention relates to a method for forming an insulating layer of a compound semiconductor.

〔従来の技術〕[Conventional technology]

現在超高速砒化ガリウム、LSIの開発が急速に進められ
ており、基本素子としてより高性能な単体FETが嘱望さ
れている。導電層の形成方法としては半絶縁性砒化ガリ
ウムに選択的にシリコンなどの不純物をイオン注入する
方法が現在一般的であるが、基本素子であるFETの相互
コンダクタンスを向上させる為に、より薄く、高濃度な
導電層が必要とされ、エピタキシャル技術によって半絶
縁性基板の上に成長させた薄く高濃度な導電層の検討が
始められている。この際、単体素子間の素子分離技術が
重要となるが、素子微細化に伴ない、プレーナー化の要
請は強くなり、制御性及び信頼性の点からも従来のエッ
チングによる素子分離技術に代りイオン注入による素子
分離技術の重要性が認識されてきている。又、この技術
は砒化ガリウムLSIのみならず、化合物半導体のヘテロ
接合を用いたデバイス及び同一基板上に光素子群と電子
素子群とを集積化した光電子集積回路にとっても非常に
重要な技術である。
Currently, ultra-high-speed gallium arsenide and LSI are being rapidly developed, and a higher performance single FET is expected as a basic element. As a method of forming the conductive layer, a method of selectively ion-implanting impurities such as silicon into semi-insulating gallium arsenide is currently common, but in order to improve the transconductance of the FET, which is a basic element, it is thinner, A high-concentration conductive layer is required, and studies have begun on a thin high-concentration conductive layer grown on a semi-insulating substrate by an epitaxial technique. At this time, element isolation technology between single elements becomes important, but with the miniaturization of elements, the demand for planarization becomes stronger, and from the viewpoint of controllability and reliability, the conventional element isolation technology by etching is replaced with ion. The importance of device isolation technology by implantation has been recognized. Further, this technology is very important not only for gallium arsenide LSIs but also for devices using heterojunctions of compound semiconductors and optoelectronic integrated circuits in which optical element groups and electronic element groups are integrated on the same substrate. .

これまで、イオン注入による砒化ガリウム導電層の絶縁
化の試みは数多くなされてきており、プロトン、ヘリウ
ム、酸素、砒素、ボロン等のイオンによって絶縁化が可
能である事が報告されているが、700℃を越える高温の
熱処理に対しても安定な絶縁層の形成は、酸素、砒素、
ボロンに限られていた。
Until now, many attempts have been made to insulate the conductive layer of gallium arsenide by ion implantation, and it has been reported that it is possible to insulate ions by ions such as protons, helium, oxygen, arsenic, and boron. Oxygen, arsenic,
It was limited to boron.

又、次世代のイオン注入技術として最近、急速に研究が
進められている技術に集束イオンビーム技術があるが、
この技術を用いた絶縁層形成の検討も始められている。
集束イオンビームを用いる事によって、マスクレスで微
細なイオン注入が可能となるために、大巾なプロセスの
簡略化等種々の利点が生ずる。
Focused ion beam technology is one of the technologies that are being rapidly researched recently as the next-generation ion implantation technology.
Studies on the formation of an insulating layer using this technique have also started.
By using a focused ion beam, fine ion implantation can be performed without a mask, so that various advantages such as simplification of a large process are brought about.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

しかしながらこれを絶縁層形成技術として見た場合に
は、前述した高温熱処理に対しても安定な絶縁層形成の
ためのイオン種、酸素、砒素及びボロンは以下に述べる
ように集束イオンビームのイオン源としては必ずしも適
切なイオン源ではなく、実用上には問題が残されてい
た。すなわち、ボロンによる絶縁層形成では、有本らは
ジャパニーズ ジャーナル オブ アプライド フィジ
ックス(Japanese Journal of Applied Physics)23
巻、1984年、L165頁に、砒化ガリウムに対しn型のドー
パントとなるシリコンとp型のドーパントとなるベリリ
ウム及び絶縁化の為のボロンとを同時に得られるイオン
源を開発し、n型砒化ガリウムにボロンのサブミクロン
線を注入して絶縁化できる事を報告している。しかしな
がら、ボロンは非常に反応性の強い元素であり、イオン
源のエミッタ部を腐蝕し、この為に、このイオン源の寿
命は30時間程度しか得られておらず、実用上には問題が
あった。なお従来技術でこの点を改善する事も可能では
あるが、イオン源のエミッタ部にカーボンを用いるなど
特殊な工夫が必要であった。
However, when this is viewed as an insulating layer forming technique, ion species, oxygen, arsenic, and boron for forming an insulating layer that is stable to the above-described high-temperature heat treatment are the ion source of the focused ion beam as described below. However, this is not always an appropriate ion source, and there has been a problem in practical use. In other words, in the formation of insulating layers using boron, Arimoto et al. (Japanese Journal of Applied Physics) 23
Vol. 1984, L165, pp. 165, developed an ion source capable of simultaneously obtaining silicon as an n-type dopant for gallium arsenide, beryllium as a p-type dopant, and boron for insulation. It has been reported that boron can be insulated by injecting submicron rays of boron. However, boron is a very reactive element and corrodes the emitter of the ion source, and as a result, the life of this ion source is only about 30 hours, which poses a practical problem. It was Although it is possible to improve this point by the conventional technique, special measures such as using carbon for the emitter of the ion source were required.

酸素については、安定動作に超高真空などが必要となる
電界電離型ガスイオン源を用いなければならないが、こ
の型のイオン源は水素及びヘリウムで開発が始まったば
かりであり、酸素については報告例がないのが現状であ
る。
Regarding oxygen, it is necessary to use a field ionization type gas ion source that requires ultra-high vacuum for stable operation, but this type of ion source has just started to be developed with hydrogen and helium. The current situation is that there is no

砒素については、共晶合金イオン源を用いてイオンが得
られた事が報告されているが、砒素の蒸気圧が高いため
に、わずかな電流量しか得られない事が報告されてお
り、実用的には問題があった。
Regarding arsenic, it has been reported that ions were obtained using a eutectic alloy ion source, but it was reported that only a small amount of current could be obtained due to the high vapor pressure of arsenic. There was a problem.

以上のように、絶縁層形成技術として集束イオンビーム
技術を見た場合には、高温熱処理に対しても安定な絶縁
層が形成でき、かつ集束イオンビームのイオン源として
長時間安定して容易に用いる事ができるイオン源は現状
では得られておらず、このようなイオン源が嘱望されて
いた。
As described above, when looking at the focused ion beam technology as the insulating layer forming technology, it is possible to form an insulating layer that is stable even at high temperature heat treatment, and as a focused ion beam ion source, it is stable and easy for a long time. An ion source that can be used has not been obtained at present, and such an ion source has been desired.

本発明は、従来、集束イオンビームのイオン源として最
も信頼性が高く、長時間安定して容易に用いる事のでき
るガリウムイオンによって、n型砒化ガリウム導電層に
対して850℃に及ぶ高温熱処理後も安定な絶縁層が形成
できる事を初めて明らかにした実験事実に基づくもので
あるが、この実験は、砒化ガリウムにおける注入不純物
の活性化に対する、ガリウム集束イオンビームの効果を
見るために行なったシリコンイオンと集束ガリウムイオ
ンとの二重注入の実験の延長として実施したものであ
る。このように、化合物半導体の導電層形成の為のイオ
ン注入において、構成元素を同時に注入する事で、化学
量論的組成、及びその結果、活性化率を制御しようとす
る試みは、通常の非集束のイオン注入においては、既に
多くの報告例があった。典型的な例は稲田らがラディエ
イション イフェクツ(Radiaton Effecta)48巻、1980
年91頁に示している、セレンとガリウムの二重注入によ
ってセレン単独でイオン注入した場合の活性化率を改善
した例であるが、本発明のシリコンイオンとガリウムイ
オンの組合せも既に、シュトルがイオン インプランテ
ーション インセミコンダクタ、チャナウら編集、プレ
ナムプレス出版149頁の中で行なっている。しかしなが
ら、この報告では非集束のガリウムイオンを用いている
為に、本発明の効果は顕著な形では見い出されていいな
い。シリコンイオンを250keVで3.0×1013/cm2、ガリウ
ムイオンを250keV1.0×1015/cm2でイオン注入し、850℃
15分間シリコンナイトライド膜を保護膜としてアルゴン
雰囲気中で、アニールした試料においては、確かにガリ
ウムイオンの投影飛程に相当する深さでキャリアの消失
が見られているが、それよりもさらに深い側ではキャリ
アの増大が見られ、結果としてシートキャリア濃度では
変化がなく、むしろ増大している事が示されている。従
って、この報告例から本発明のように、ガリウムイオン
注入によって積極的に絶縁層を形成しようと発想するこ
とは困難である。
Conventionally, the present invention provides a highly reliable ion source for a focused ion beam, which is stable and easy to use for a long time. It is based on the experimental fact that it was revealed for the first time that a stable insulating layer can be formed, but this experiment was conducted to observe the effect of a focused gallium ion beam on the activation of implanted impurities in gallium arsenide. It was carried out as an extension of the experiment of double injection of ions and focused gallium ions. As described above, in ion implantation for forming a conductive layer of a compound semiconductor, attempts to control the stoichiometric composition and, as a result, the activation rate by simultaneously implanting the constituent elements have not been carried out by ordinary non-implantation. There have already been many reported cases of focused ion implantation. A typical example is Inada et al. Radiation Effects (Vol. 48), 1980.
This is an example of improving the activation rate when selenium alone is ion-implanted by double-implantation of selenium and gallium, as shown on page 91 of the year. Ion Implantation In Semiconductor, edited by Chanau et al., Plenum Press, 149 pages. However, since the non-focused gallium ion is used in this report, the effect of the present invention has not been found in a remarkable form. Implant silicon ions at 250 keV at 3.0 × 10 13 / cm 2 and gallium ions at 250 keV 1.0 × 10 15 / cm 2 at 850 ° C.
In the sample annealed in the argon atmosphere with the silicon nitride film as the protective film for 15 minutes, carrier disappearance is certainly observed at a depth corresponding to the projected range of gallium ions, but it is deeper than that. On the side, an increase in the carrier was observed, and as a result, it was shown that the sheet carrier concentration did not change, but rather increased. Therefore, from this reported example, it is difficult to conceive of actively forming an insulating layer by gallium ion implantation as in the present invention.

本発明の目的は化合物半導体砒化ガリウム層の導電層に
対し、集束イオンビームのイオン源として最も信頼性が
高くかつ砒化ガリウムの構成元素の一つであるガリウム
をイオン注入すること事によって、高温熱処理に対して
も安定な絶縁層を形成する形成方法を提供することにあ
る。
An object of the present invention is to perform high temperature heat treatment by implanting gallium, which is one of the constituent elements of gallium arsenide, which is the most reliable ion source of a focused ion beam, into a conductive layer of a compound semiconductor gallium arsenide layer. Another object of the present invention is to provide a method for forming a stable insulating layer.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の化合物半導体の絶縁層の形成方法は化合物半導
体砒化ガリウム層に集束されたガリウムイオンを注入
し、この注入領域を絶縁層とし、n型導電層中に絶縁層
を形成することを特徴としている。
The method for forming an insulating layer of a compound semiconductor according to the present invention is characterized in that focused gallium ions are injected into a compound semiconductor gallium arsenide layer, the injection region is used as an insulating layer, and the insulating layer is formed in an n-type conductive layer. There is.

〔作用・原理〕[Action / Principle]

本発明はn型砒化ガリウム導電層に対し、集束ガリウム
イオンビームを注入する事により850℃に及ぶ高温熱処
理後も安定な絶縁層が形成されることを見い出した新規
な実験事実に基づく、この絶縁化の為に必要なガリウム
のドーズ量はn型砒化ガリウム導電層の濃度に依存する
ことが実験的に見出された。例えばn型砒化ガリウム導
電層をシリコンのイオン注入によって形成する場合に
は、この絶縁化の為に必要なガリウムイオンのドーズ量
はシリコンのドーズ量に依存する。後に実施例で詳述す
るように、1×1013/cm2以下のシリコンのドーズ量に対
しては1×1014/cm2、1×1014/cm2前後のシリコンのド
ーズ量に対しては〜3×1014/cm2、1×1015/cm2のシリ
コンのドーズ量に対しては3×1015/cm2程度のガリウム
のドーズ量が各々、絶縁層形成の為に必要である。この
ようにイオン注入によって導電層を形成する場合に、ガ
リウムイオンの注入時期については、導電層形成の為の
不純物イオン注入の前後、又、この不純物イオンの活性
化の為のアニールの前後などの機会があるが、いずれの
場合においても、同様の絶縁層が形成されることを実験
的に確認した。n型導電層を気相エピタキシャル成長法
や分子線ビームエピタキシャル法などの結晶成長法によ
り形成した場合でも集束ガリウムイオンビームを注入す
ることにより、高温熱処理に対しても安定な絶縁層が形
成され、この場合にも導電層の濃が高いほど、絶縁化の
ために必要なガリウムのドーズ量は多くなることを確か
めた。
The present invention is based on a novel experimental fact found that a stable insulating layer is formed even after a high temperature heat treatment up to 850 ° C. by injecting a focused gallium ion beam into an n-type gallium arsenide conductive layer. It has been experimentally found that the dose of gallium required for conversion depends on the concentration of the n-type gallium arsenide conductive layer. For example, when the n-type gallium arsenide conductive layer is formed by ion implantation of silicon, the dose amount of gallium ions required for this insulation depends on the dose amount of silicon. As will be described later in detail in Examples, for a dose of silicon of 1 × 10 13 / cm 2 or less, a dose of silicon of about 1 × 10 14 / cm 2 and 1 × 10 14 / cm 2 is used. -3 × 10 14 / cm 2 and 1 × 10 15 / cm 2 gallium doses of about 3 × 10 15 / cm 2 are required to form the insulating layer. Is. When the conductive layer is formed by ion implantation as described above, the gallium ion may be implanted at a timing such as before or after the impurity ion implantation for forming the conductive layer, or before or after the annealing for activating the impurity ion. Although there is an opportunity, it was experimentally confirmed that a similar insulating layer was formed in any case. Even when the n-type conductive layer is formed by a crystal growth method such as a vapor phase epitaxy method or a molecular beam beam epitaxy method, by injecting a focused gallium ion beam, an insulating layer stable to high temperature heat treatment is formed. Also in this case, it was confirmed that the higher the concentration of the conductive layer, the larger the dose of gallium required for insulation.

ガリウムのイオン注入によって絶縁層が形成される機構
については高温熱処理後も存在する残留損傷、過剰ガリ
ウムの存在による砒素空孔の生成及び、これらに伴なう
深い不純物準位の生成など考えられるが、従来例で述べ
たように非集束のガリウムイオンビームでは、集束イオ
ンビームほど効率よく絶縁層が形成されないことや、ラ
マン散乱の実験において絶縁層が形成されるガリウムの
ドーズ量から、結晶性が若干悪くなってきているという
結果が得られている事などを考慮すると、残留損傷の影
響が主として原因となっているものと予想されるが、詳
細な機構解明については今後の研究に残されている。
The mechanism by which the insulating layer is formed by the ion implantation of gallium is considered to be residual damage that exists even after high temperature heat treatment, the formation of arsenic vacancies due to the presence of excess gallium, and the formation of deep impurity levels associated with these. As described in the conventional example, in the unfocused gallium ion beam, the insulating layer is not formed as efficiently as in the focused ion beam, and in the Raman scattering experiment, the dose of gallium forming the insulating layer causes the crystallinity to be high. Considering that the results are getting a little worse, it is expected that the cause of the residual damage is the main cause, but detailed elucidation of the mechanism remains in future research. There is.

〔実施例〕〔Example〕

以下、図面を用いて本発明の実施例について述べる。 Embodiments of the present invention will be described below with reference to the drawings.

(実施例1) 砒化ガリウムへのシリコンイオンと集束ガリウムイオン
との二重注入層の抵抗測定について第1図〜第3図を用
いて述べる。第1図(a)において、本実験の二重注入
は、最初、約0.1μmにしぼられたガリウムの収束イオ
ンビームを半絶縁性砒化ガリウム基板1上に二酸化シリ
コン(SiO2)3でつくられたホール測定用パターン上に
加速電圧100keVでラスタースキャンする事で3×1012/c
m2から1×1015/cm2までのドーズ量を注入した注入量2
を形成する。その後通常のイオン注入装置でシリコンイ
オンをその飛程がガリウムの注入飛程より短かくなるよ
うに、加速電圧30keVで2×1012、1×1013、1×1
014、1×1015/cm2の4種類のドーズ量で注入した。
(第1図(b))。4はガリウム+シリコン注入層であ
る。SiO2を除去した後、新たにSiO2保護膜を3000Å被着
して850℃、15分間水素雰囲気中でアニールを行なっ
た。金とゲルマニウム及びニッケルの合金(Ni/AuGe)
6でオーム性接触をとった後、第1図(c)のようにチ
タン(Ti)と金(Au)を蒸着してパッド7を形成し、測
定試料を完成する。得られた試料を測定し求め抵抗値の
ガリウムドーズ量に対する特性図を第2図に示す。第2
図の縦軸は作製した試料の生の抵抗値を示した。第2図
に明らかなように、シリコンのドーズ量が増大するにつ
れて、高抵抗化に必要なガリウムのドーズ量が増大して
いることがわかる。さらにわかりやすく、高抵抗化する
ガリウムのドーズ量とシリコンのドーズ量との関係を示
したものが第3図である。図中の白丸は高抵抗へ遷移す
るガリウムのドーズ量、即ち第2図の曲線において最も
勾配が急なドーズ量を求めて示したものである。
(Example 1) The resistance measurement of a double-implanted layer of gallium arsenide with silicon ions and focused gallium ions will be described with reference to Figs. In FIG. 1 (a), the double implantation of this experiment was performed by initially forming a focused ion beam of gallium narrowed to about 0.1 μm on a semi-insulating gallium arsenide substrate 1 with silicon dioxide (SiO 2 ) 3. 3 × 10 12 / c by raster-scanning with an acceleration voltage of 100 keV on the hole measurement pattern
Implant dose 2 with a dose of m 2 to 1 × 10 15 / cm 2
To form. After that, with an ordinary ion implanter, the silicon ion range is set to 2 × 10 12 , 1 × 10 13 , 1 × 1 at an acceleration voltage of 30 keV so that the range is shorter than that of gallium.
0 14, 1 was injected at four different dose of × 10 15 / cm 2.
(FIG. 1 (b)). 4 is a gallium + silicon injection layer. After removing SiO 2 , a new SiO 2 protective film was deposited at 3000 Å and annealed in a hydrogen atmosphere at 850 ° C. for 15 minutes. Alloy of gold with germanium and nickel (Ni / AuGe)
After making ohmic contact at 6, titanium (Ti) and gold (Au) are vapor-deposited to form a pad 7 as shown in FIG. 1 (c), and a measurement sample is completed. FIG. 2 shows a characteristic diagram of the resistance value with respect to the gallium dose amount obtained by measuring the obtained sample. Second
The vertical axis of the figure shows the raw resistance value of the prepared sample. As is apparent from FIG. 2, it can be seen that as the dose amount of silicon increases, the dose amount of gallium required for high resistance increases. FIG. 3 is a graph showing the relationship between the dose of gallium and the dose of silicon for increasing the resistance, which is easier to understand. The white circles in the figure show the dose of gallium that transitions to high resistance, that is, the dose with the steepest gradient in the curve of FIG.

この実施例では集束ガリウムイオンの注入を先に行な
い、後にシリコンイオンを注入しているが、この前後関
係が逆になっても同様の結果が得られる事を確かめた。
又、シリコンを先に注入し、直ちにアニールし活性化を
行なった後に、集束ガリウムイオンを注入し熱処理をし
た場合でも同様の結果が得られた。
In this embodiment, the focused gallium ions are implanted first and then the silicon ions are implanted, but it was confirmed that similar results can be obtained even if the context is reversed.
Also, similar results were obtained when silicon was first implanted and then immediately annealed and activated, and then focused gallium ions were implanted and heat treatment was performed.

(実施例2) 第4図(a)〜(c)は、n型エピタキシャル層に集束
ガリウムイオンを注入し、抵抗測定を行なった試料の製
作過程を工程順に断面図で模式的に示したものである。
第4図(a)において、まず、半絶縁性砒化ガリウム基
板1上に厚さ500Å、キャリア濃度3×1018/cm3のエピ
タキシャル層5を成長させる。第4図(b)において、
オーム性合金作製部にあらかじめSiO2を約3000Å被着
し、これをマスクに、ガリウムイオンを集束イオンビー
ム装置により加速電圧100keVでラスタースキャンし、1
×1013〜3×1015/cm2の範囲のドーズ量をもつ試料を作
製した。2はガリウム注入層、4はガリウム+シリコン
注入層である。SiO2を除去した後、新たに3000ÅのSiO2
を被着し、これを保護膜として、850℃15分間水素雰囲
気中でアニールを行ない、導電層を分離するために約30
00Åのメサエッチングを行なった後、第4図(c)のよ
うにオーミック合金Ni/AuGe6をレジストリフトオフで被
着、アロイした後、Au/Ti7を電極のパッドとして同じく
レジストリフトオフで形成して試料を完成する。この試
料を測定すると〜3×1015/cm2のガリウムのドーズ量で
高抵抗層が得られることがわかった。ここで用いたエピ
タキシャル層5の濃度は、実施例1で行なったシリコン
のイオン注入では〜1015/cm2のドーズ量で得られる濃度
に対応しており、これを絶縁化するガリウムのドーズ量
も実施例1と実施例2とでは同程度である事がわかる。
(Example 2) FIGS. 4 (a) to 4 (c) are schematic cross-sectional views showing a manufacturing process of a sample in which focused gallium ions are injected into an n-type epitaxial layer and resistance measurement is performed in the order of steps. Is.
In FIG. 4 (a), first, an epitaxial layer 5 having a thickness of 500Å and a carrier concentration of 3 × 10 18 / cm 3 is grown on the semi-insulating gallium arsenide substrate 1. In FIG. 4 (b),
Approximately 3000 Å of SiO 2 was pre-deposited on the ohmic alloy preparation part, and using this as a mask, gallium ions were raster-scanned at an acceleration voltage of 100 keV by a focused ion beam device,
× a sample was prepared with a dose of 10 13 to 3 × 10 of 15 / cm 2 range. Reference numeral 2 is a gallium injection layer, and 4 is a gallium + silicon injection layer. After removing SiO 2 , a new 3000 Å SiO 2
As a protective film and anneal in a hydrogen atmosphere at 850 ° C for 15 minutes to remove the conductive layer for about 30 minutes.
After performing a mesa etching of 00Å, an ohmic alloy Ni / AuGe6 was deposited and alloyed by the resistoff as shown in Fig. 4 (c), and Au / Ti7 was also formed as the electrode pad by the resistoff and the sample was formed. To complete. When this sample was measured, it was found that a high resistance layer could be obtained with a gallium dose of up to 3 × 10 15 / cm 2 . The concentration of the epitaxial layer 5 used here corresponds to the concentration obtained with a dose amount of up to 10 15 / cm 2 in the ion implantation of silicon performed in Example 1, and the dose amount of gallium for insulating the same. Also, it can be seen that Example 1 and Example 2 are about the same.

このようにエピタキシャル層の場合でも、イオン注入層
と同様に集束ガリウムイオンの注入で絶縁層が形成でき
る事がわかった。
As described above, it was found that even in the case of the epitaxial layer, the insulating layer can be formed by implanting the focused gallium ions similarly to the ion implantation layer.

(実施例3) 以上実施例1及び2ではガリウムのイオン注入は集束イ
オンビームのラスタースキャンによって行なったが、本
実施例では集束イオンビーム1本のラインスキャンによ
ってガリウムイオン注入を行なった。
(Example 3) In Examples 1 and 2 described above, the gallium ion implantation was performed by the raster scan of the focused ion beam, but in this example, the gallium ion implantation was performed by the line scan of one focused ion beam.

第5図(a)〜(c)は抵抗測定用の試料の製作過程を
工程順に断面図で模式的に示したものである。第5図
(a)において、まず半絶縁性砒化ガリウム基板1に30
keVの加速電圧で1×1013/cm2のドーズ量のシリコンイ
オンを注入し、イオン注入層5を形成する。オーム性合
金作製部に第5図(b)のようにあらかじめSiO23を約3
000Å被着し、これを目印にガリウムイオンを集束イオ
ンビーム装置により加速電圧1000keVで1本のラインス
キャンを行ない、1×1013〜1×1015/cm2の範囲のドー
ズ量をもつ試料を作製した。2はガリウム注入層、4は
ガリウム+シリコン注入層である。SiO2を除去した後、
新たに約3000ÅのSiO2を被着し、これを保護膜として85
0℃、15分間水素雰囲気中でアニールを行ない、導電層
を分離するために約3000Åのメサエッチングを行ない、
第5図(c)のように、オーミック合金Ni/AuGe6でオー
ム性接触をとった後、Au/Ti7を電極のパッドとして蒸着
し、試料を完成した。この試料を測定したところ、1×
1014/cm2のガリウムのドーズ量で高抵抗化し、実施例1
とほぼ同様の結果を得た。又、この絶縁層の線巾は斜め
研磨とステンエッチを行なった試料の評価から約0.4μ
mである事が確められたが、このような微細な絶縁層に
もかかわらず、耐圧は30Vと良好であった。
5 (a) to 5 (c) are schematic cross-sectional views showing the manufacturing process of the sample for resistance measurement in the order of steps. In FIG. 5 (a), first, the semi-insulating gallium arsenide substrate 1 is provided with 30
An ion implantation layer 5 is formed by implanting silicon ions with a dose amount of 1 × 10 13 / cm 2 at an acceleration voltage of keV. As shown in Fig. 5 (b), SiO 2 3 was pre-applied to the ohmic alloy preparation part to about 3
000 Å was deposited, and gallium ions were used as a mark to perform one line scan at an accelerating voltage of 1000 keV by a focused ion beam device, and a sample with a dose amount in the range of 1 × 10 13 to 1 × 10 15 / cm 2 was sampled. It was made. Reference numeral 2 is a gallium injection layer, and 4 is a gallium + silicon injection layer. After removal of the SiO 2,
Approximately 3000 Å SiO 2 is newly deposited, and this is used as a protective film.
Anneal in hydrogen atmosphere at 0 ° C for 15 minutes, perform mesa etching of about 3000Å to separate the conductive layer,
As shown in FIG. 5 (c), after making ohmic contact with an ohmic alloy Ni / AuGe6, Au / Ti7 was vapor-deposited as an electrode pad to complete a sample. When this sample was measured, it was 1 ×
A high resistance was obtained with a gallium dose of 10 14 / cm 2 , and Example 1 was used.
We obtained almost the same result as. In addition, the line width of this insulating layer is about 0.4μ according to the evaluation of the sample that was obliquely polished and stainless-etched.
It was confirmed to be m, but the withstand voltage was as good as 30 V despite such a fine insulating layer.

〔発明の効果〕〔The invention's effect〕

以上詳細に説明したように、本発明によれば、集束イオ
ンビームのイオン源として最も長寿命で信頼性の高いガ
リウムのイオンによって砒化ガリウム導電層の絶縁化が
可能であり、微細な絶縁層がマスクレスで形成でき、製
造工程の簡素化及び制御性、信頼性の向上を図ることが
できる効果を有するものである。
As described in detail above, according to the present invention, it is possible to insulate the gallium arsenide conductive layer by the longest-lived and highly reliable gallium ion as the ion source of the focused ion beam, and the fine insulating layer can be formed. It has an effect that it can be formed without a mask and the manufacturing process can be simplified and the controllability and reliability can be improved.

【図面の簡単な説明】[Brief description of drawings]

第1図(a)〜(c)は本発明の第1の実施例を説明す
るための試料製作過程を工程順に示した模式断面図、第
2図は第1の実施例で得られた試料を抵抗測定し求めた
抵抗値とガリウムのドーズ量との関係を示す特性図、第
3図はシリコンのドーズ量に対し、絶縁化するのに必要
なガリウムのドーズ量を示した特性図、第4図(a)〜
(c)は第2の実施例を説明するための試料製作過程を
工程順に示した模式断面図、第5図(a)〜(c)は第
3の実施例を説明するための試料製作過程を工程順に示
した模式断面図である。 1;半絶縁砒化ガリウム基板、2;ガリウム注入層、3;SiO2
層、4;ガリウム+シリコン注入層、5;シリコン注入層、
6;Ni/AuGeオーミックアロイ層、7;Au/Tiパッド。
1 (a) to 1 (c) are schematic cross-sectional views showing a sample manufacturing process in order of steps for explaining the first embodiment of the present invention, and FIG. 2 is a sample obtained in the first embodiment. FIG. 3 is a characteristic diagram showing the relationship between the resistance value obtained by resistance measurement and gallium dose amount. FIG. 3 is a characteristic diagram showing the gallium dose amount necessary for insulation with respect to the silicon dose amount. 4 (a) ~
FIG. 5C is a schematic cross-sectional view showing a sample manufacturing process for explaining the second embodiment in the order of steps, and FIGS. 5A to 5C are sample manufacturing processes for explaining the third embodiment. FIG. 3 is a schematic cross-sectional view showing in the order of steps. 1; semi-insulating gallium arsenide substrate, 2; gallium injection layer, 3; SiO 2
Layer, 4; gallium + silicon injection layer, 5; silicon injection layer,
6; Ni / AuGe ohmic alloy layer, 7; Au / Ti pad.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】化合物半導体砒化ガリウム層に集束された
ガリウムイオンを注入し、この注入領域を絶縁層とし、
n型導電層中に絶縁層を形成することを特徴とする化合
物半導体の絶縁層形成方法。
1. A compound semiconductor gallium arsenide layer is implanted with focused gallium ions, and the implanted region is used as an insulating layer.
A method for forming an insulating layer of a compound semiconductor, which comprises forming an insulating layer in an n-type conductive layer.
JP14174185A 1985-06-28 1985-06-28 Method for forming insulating layer of compound semiconductor Expired - Lifetime JPH06101480B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14174185A JPH06101480B2 (en) 1985-06-28 1985-06-28 Method for forming insulating layer of compound semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14174185A JPH06101480B2 (en) 1985-06-28 1985-06-28 Method for forming insulating layer of compound semiconductor

Publications (2)

Publication Number Publication Date
JPS622625A JPS622625A (en) 1987-01-08
JPH06101480B2 true JPH06101480B2 (en) 1994-12-12

Family

ID=15299121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14174185A Expired - Lifetime JPH06101480B2 (en) 1985-06-28 1985-06-28 Method for forming insulating layer of compound semiconductor

Country Status (1)

Country Link
JP (1) JPH06101480B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4889817A (en) * 1985-08-08 1989-12-26 Oki Electric Industry Co., Ltd. Method of manufacturing schottky gate field transistor by ion implantation method
JPS62130521A (en) * 1985-12-02 1987-06-12 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and manufacture of the same
JPH01129957A (en) * 1987-11-13 1989-05-23 Toyota Motor Corp Surface treatment for maraging steel
JPH0210455U (en) * 1988-06-22 1990-01-23

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
第46回応用物理学会学術講演会講演予稿集,(1985−10−1),P.305,2a−Q−6

Also Published As

Publication number Publication date
JPS622625A (en) 1987-01-08

Similar Documents

Publication Publication Date Title
US4717681A (en) Method of making a heterojunction bipolar transistor with SIPOS
EP0584230B1 (en) Oxides and nitrides of metastabile group iv alloys and nitrides of group iv elements and semiconductor devices formed thereof
JPH0727965B2 (en) Method for manufacturing device including embedded SiO 2 layer
US4602965A (en) Method of making FETs in GaAs by dual species implantation of silicon and boron
JPH08191140A (en) Method for manufacturing SOI substrate
JP2001326352A (en) Method of forming a thin gate oxide with improved reliability by forming a nitride on the upper surface of the gate oxide to form a nitrogen atom barrier on the upper surface of the gate oxide and the resulting product
EP0301762B1 (en) Ion implantation into In-based group III-V compound semiconductors
KR20010050077A (en) A silicon-germanium transistor and associated methods
JPH06101480B2 (en) Method for forming insulating layer of compound semiconductor
JPH06342914A (en) Method for manufacturing semiconductor device
JP3721588B2 (en) Method for manufacturing silicon carbide semiconductor device
US3936321A (en) Method of making a compound semiconductor layer of high resistivity
US5053846A (en) Semiconductor bipolar device with phosphorus doping
JP2503628B2 (en) Method for manufacturing bipolar transistor
JP2003124515A (en) Method for manufacturing nitride-based compound semiconductor and semiconductor device
JPH039612B2 (en)
JPS6327852B2 (en)
US6521504B1 (en) Semiconductor device and method of fabricating the same
JP3035941B2 (en) Method for manufacturing group III-V compound semiconductor device
JPS61276261A (en) Manufacture of high-speed bipolar transistor
JPS6247121A (en) Manufacture of semiconductor device
JP2613074B2 (en) Method for manufacturing semiconductor device
US20210296467A1 (en) Method for manufacturing semiconductor device
Neitzert et al. Hole capture in SiO2 films after ion implantation
Fukada et al. Formation of ohmic contacts to n-GaAs by solid phase epitaxy of evaporated and ion implanted Ge films

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term