JPH06101801B2 - Horizontal oscillation circuit - Google Patents
Horizontal oscillation circuitInfo
- Publication number
- JPH06101801B2 JPH06101801B2 JP19110588A JP19110588A JPH06101801B2 JP H06101801 B2 JPH06101801 B2 JP H06101801B2 JP 19110588 A JP19110588 A JP 19110588A JP 19110588 A JP19110588 A JP 19110588A JP H06101801 B2 JPH06101801 B2 JP H06101801B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- horizontal
- phase
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はテレビジョン受像機における水平発振回路に関
し、より特定的には水平同期信号に基く第1パルスで発
振回路を駆動すると共に、該発振回路の出力に基く第2
パルスと前記第1パルスの位相を比較する位相制御回路
の位相比較出力により発振位相制御を行なうダイレクト
ドライブ方式の水平発振回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a horizontal oscillator circuit in a television receiver, and more particularly to driving the oscillator circuit with a first pulse based on a horizontal synchronizing signal, and Second based on output
The present invention relates to a direct drive type horizontal oscillation circuit that controls an oscillation phase by a phase comparison output of a phase control circuit that compares the phase of a pulse with the phase of the first pulse.
従来の技術 この様なダイレクトドライブ方式の水平発振回路の従来
例を、第2図を参照して説明する。即ち、図における
(1)は同期分離回路より分離された水平同期信号に基
く水平同期パルス(第3図(a)参照)が入力される入
力端子,(2)はこの水平同期パルスの立ち上りでパル
スtdのパルス(第3図(b)参照)を出力する第1単安
定マルチバイブレータ,(3)は前記第1単安定マルチ
バイブレータ(2)から出力されるパルスの立ち下がり
でパルス幅twのパルス(第3図(c)参照)を出力する
第2単安定マルチバイブレータで、この第2単安定マル
チバイブレータ(3)から出力されるパルスは水平発振
パルスとして水平ドライブ回路に送出せられ、この水平
ドライブ回路の出力は水平出力回路を構成する水平出力
トランジスタのベースに送出される。ここで、水平出力
トランジスタのベース波形は第3図(d)に示すように
なっている。(4)は水平出力回路内のフライバックト
ランスより得られる第3図(e)のようなフライバック
パルス(以下、FBパルスと称す)と入力端子(1)に入
力される水平同期パルスの位相比較出力により前記第1
単安定マルチバイブレータ(2)の時定数を変えて位相
差が無くなるよう発振位相制御を行なう位相制御回路
で、該位相制御回路(4)はFBパルスを第3図(f)の
ように波形整形する波形整形回路(5)と、波形整形さ
れたFBパルスと水平同期パルスとを位相比較する位相比
較器(6)と、この位相比較器(6)からの位相比較出
力によりその出力状態が制御されるチャージポンプ
(7)と、このチャージポンプ(7)の出力を受けて前
記第1単安定マルチバイブレータ(2)の時定数を可変
してそのパルス幅tdを制御するローパスフィルタ(以
下、LPFと称す)(8)とで構成されている。2. Description of the Related Art A conventional example of such a direct drive type horizontal oscillation circuit will be described with reference to FIG. That is, (1) in the figure is an input terminal to which a horizontal sync pulse (see FIG. 3 (a)) based on the horizontal sync signal separated by the sync separation circuit is input, and (2) is the rising edge of this horizontal sync pulse. A first monostable multivibrator (3) that outputs a pulse of the pulse td (see FIG. 3 (b)) has a pulse width tw at the trailing edge of the pulse output from the first monostable multivibrator (2). In the second monostable multivibrator that outputs a pulse (see FIG. 3 (c)), the pulse output from the second monostable multivibrator (3) is sent to the horizontal drive circuit as a horizontal oscillation pulse. The output of the horizontal drive circuit is sent to the base of the horizontal output transistor that constitutes the horizontal output circuit. Here, the base waveform of the horizontal output transistor is as shown in FIG. 3 (d). (4) is the phase of the flyback pulse (hereinafter referred to as FB pulse) as shown in Fig. 3 (e) obtained from the flyback transformer in the horizontal output circuit and the phase of the horizontal synchronizing pulse input to the input terminal (1). According to the comparison output, the first
A phase control circuit that performs oscillation phase control by changing the time constant of the monostable multivibrator (2) to eliminate the phase difference. The phase control circuit (4) shapes the FB pulse waveform as shown in FIG. 3 (f). A waveform shaping circuit (5), a phase comparator (6) for phase-comparing the waveform-shaped FB pulse and the horizontal synchronizing pulse, and its output state is controlled by a phase comparison output from the phase comparator (6). And a low-pass filter (hereinafter, LPF) for controlling the pulse width td by varying the time constant of the first monostable multivibrator (2) by receiving the output of the charge pump (7). (8).
具体的に、斯る位相比較器(6)は波形整形されたFBパ
ルスと水平同期パルスの立ち下がりを検出して、例えば
FBパルスに対して水平同期パルスが遅れている場合には
その位相差分だけ第1出力端(6a)よりHレベルを出力
し、逆に進んでいる場合にはその位相差分だけ第2出力
端(6b)よりHレベルを出力するようになっている。そ
して、前記チャージポンプ回路(7)は前記位相比較器
(6)の第1出力端(6a)がHレベルの時に前記LPF
(8)を構成する充放電コンデンサを放電する(即ち、
出力電圧を下げる)スイッチング素子とその第2出力端
(6b)がHレベルの時に充放電コンデンサを充電させる
(即ち、出力電圧を上げる)スイッチング素子とから構
成されており、第1,第2出力端(6a)(6b)が共にLレ
ベルの時には充放電コンデンサの充電状態に影響を及ぼ
さないようハイインピーダンス状態になる。そして、前
記LPF(8)は前記したように充放電される充放電コン
デンサによりスイッチング素子の切り換えに伴なって生
じる高周波信号成分を抑制すると共に、その充放電コン
デンサの充電状態によって抵抗(9),コンデンサ(1
0)と共に決定される前記第1単安定マルチバイブレー
タ(2)の時定数を可変するようになっている。従っ
て、第4図のA部分に示すように例えば波形整形された
FBパルス(第4図(a)参照)に対して水平同期パルス
(第4図(b)参照)が遅れた場合、前記位相比較器
(6)の第1出力端(6a)がその位相差分だけHレベル
(第4図(c)参照)となって、前記チャージポンプ回
路(7)による前記LPF(8)の充放電コンデンサの放
電が行なわれるため、該LPF(8)の出力電圧が低下し
て前記第1単安定マルチバイブレータ(2)の時定数が
可変される。そのため、前記第2単安定マルチバイブレ
ータ(3)から出力されるパルス(水平発振パルス)の
周期が遅くなり、このパルスと同期したFBパルスの位相
が遅れ、水平同期パルスとの位相差が無くなるよう動作
する。Specifically, the phase comparator (6) detects the falling edges of the waveform-shaped FB pulse and the horizontal synchronization pulse, and
When the horizontal sync pulse is delayed with respect to the FB pulse, the H level is output from the first output end (6a) by the phase difference, and when it is advanced in the opposite direction, the second output end (6a) is output by the phase difference. 6b) outputs the H level. The charge pump circuit (7) outputs the LPF when the first output terminal (6a) of the phase comparator (6) is at H level.
The charge / discharge capacitor constituting (8) is discharged (that is,
It is composed of a switching element that lowers the output voltage) and a switching element that charges the charging / discharging capacitor (that is, raises the output voltage) when the second output terminal (6b) is at the H level. When both ends (6a) and (6b) are at the L level, a high impedance state is set so as not to affect the charging state of the charging / discharging capacitor. Then, the LPF (8) suppresses a high frequency signal component generated by switching of the switching element by the charging / discharging capacitor charged and discharged as described above, and the resistance (9), Capacitor (1
The time constant of the first monostable multivibrator (2), which is determined together with (0), is made variable. Therefore, for example, the waveform was shaped as shown in the portion A of FIG.
When the horizontal sync pulse (see FIG. 4 (b)) is delayed with respect to the FB pulse (see FIG. 4 (a)), the phase difference is caused by the first output terminal (6a) of the phase comparator (6). However, the charge pump circuit (7) discharges the charge / discharge capacitor of the LPF (8), so that the output voltage of the LPF (8) decreases. Then, the time constant of the first monostable multivibrator (2) is changed. Therefore, the period of the pulse (horizontal oscillation pulse) output from the second monostable multivibrator (3) is delayed, the phase of the FB pulse synchronized with this pulse is delayed, and the phase difference from the horizontal synchronization pulse is eliminated. Operate.
尚、前記第2単安定マルチバイブレータ(3)のパルス
幅twは、抵抗(11),コンデンサ(12)と共にオペアン
プ(13)の出力によって決定される時定数によって決ま
る。The pulse width tw of the second monostable multivibrator (3) is determined by the time constant determined by the output of the operational amplifier (13) together with the resistor (11) and the capacitor (12).
発明が解決しようとする課題 ところが、斯る従来構成の水平発振回路においては、そ
の水平同期パルスにノイズが重畳された場合、例えば第
4図のB部分に示すように水平同期パルスの手前のノイ
ズSN(第4図(b)参照)が重畳された場合、実際はFB
パルスより水平同期パルスの位相の方が僅か遅れている
にも拘らず、このノイズSNが疑似水平同期パルスとなっ
て逆に水平同期パルスの方の位相が進んでいる状態とな
る。従って、ほぼ合致しかけていた位相を約1水平期間
(以下、1Hと称す)分ズラさなければならず、そのため
位相比較器(6)の第2出力端(6b)は連続的にHレベ
ル状態(第4図(d)参照)となってチャージポンプ回
路(7)とLPF(8)の出力電圧が高くなるが、第1単
安定マルチバイブレータ(2)のパルス幅tdを零には出
来ないため、FBパルスと水平同期パルスの位相が長期間
に渡ってズレる(即ち、ラスター位置が長期間に渡って
ズレる)と謂った問題を生じていた。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention However, in such a conventional horizontal oscillation circuit, when noise is superposed on the horizontal synchronizing pulse, for example, noise before the horizontal synchronizing pulse as shown in part B of FIG. When S N (see Fig. 4 (b)) is superimposed, it is actually FB
Although the phase of the horizontal synchronizing pulse is slightly behind that of the pulse, the noise S N becomes a pseudo horizontal synchronizing pulse, and the phase of the horizontal synchronizing pulse is advanced in reverse. Therefore, it is necessary to shift the phase that is almost in agreement by about one horizontal period (hereinafter referred to as 1H), and therefore the second output end (6b) of the phase comparator (6) is continuously in the H level state. (See FIG. 4 (d)), but the output voltage of the charge pump circuit (7) and LPF (8) becomes high, but the pulse width td of the first monostable multivibrator (2) cannot be zero. Therefore, there has been a problem that the phases of the FB pulse and the horizontal synchronizing pulse are displaced for a long period of time (that is, the raster position is displaced for a long period of time).
本発明はこのような点に鑑みなされたものであって、水
平同期パルスにノイズが重畳された場合に起こる誤った
発振位相制御を補正することが出来る水平発振回路を提
供することを目的とする。The present invention has been made in view of the above circumstances, and an object thereof is to provide a horizontal oscillation circuit capable of correcting erroneous oscillation phase control that occurs when noise is superimposed on a horizontal synchronization pulse. .
課題を解決するための手段 上記の目的を達成するため本発明では、水平同期信号に
基く第1パルスで発振回路を駆動すると共に、該発振回
路の出力に基く第2パルスと前記第1パルスの位相を比
較する位相制御回路の位相比較出力により発振位相制御
を行なうダイレクトドライブ方式の水平発振回路におい
て、前記位相制御回路の出力が所定の値を越えると該位
相制御回路内の位相比較器を1水平期間以上の所定期間
リセット状態になす制御手段を設けたものである。Means for Solving the Problems In order to achieve the above object, in the present invention, an oscillating circuit is driven by a first pulse based on a horizontal synchronizing signal, and a second pulse and a first pulse based on the output of the oscillating circuit are driven. In a direct drive type horizontal oscillation circuit for controlling oscillation phase by a phase comparison output of a phase control circuit for comparing phases, when the output of the phase control circuit exceeds a predetermined value, the phase comparator in the phase control circuit is set to 1 The control means is provided in a reset state for a predetermined period longer than the horizontal period.
作用 このような構成にすると、例えば水平同期パルスにノイ
ズが重畳されて、位相制御回路が誤動作を起した場合、
その位相制御回路の出力が所定の値を越えたのを検出し
て、制御手段により、その位相比較器を1水平期間以上
の所定期間リセット状態にする。With such a configuration, for example, when noise is superimposed on the horizontal synchronizing pulse and the phase control circuit malfunctions,
When it is detected that the output of the phase control circuit exceeds a predetermined value, the control means resets the phase comparator for a predetermined period of one horizontal period or more.
実施例 以下、本発明の一実施例について図面と共に説明する。
尚、従来と同一部分については同一符号を付すと共にそ
の説明を省略する。Embodiment Hereinafter, one embodiment of the present invention will be described with reference to the drawings.
The same parts as those of the conventional one are designated by the same reference numerals and the description thereof will be omitted.
即ち、本実施例に依れば第1図に示す如く前記位相制御
回路(4)の出力が所定の値を越えると、該位相制御回
路(4)内の位相比較器(6)を1水平期間以上の所定
期間リセット状態になす制御回路(14)を設けたもので
あり、この様にすると例えば水平同期パルスにノイズが
重畳されて前記位相制御回路(4)が誤動作を起し、そ
の出力が所定の値を越えた状態で固定してしまう、所謂
ロック状態に陥いるのを防ぐことが出来る。That is, according to the present embodiment, when the output of the phase control circuit (4) exceeds a predetermined value as shown in FIG. 1, the phase comparator (6) in the phase control circuit (4) is set to one horizontal level. A control circuit (14) which is in a reset state for a predetermined period longer than the period is provided. In this case, for example, noise is superimposed on the horizontal synchronizing pulse to cause the phase control circuit (4) to malfunction, and its output Can be prevented from falling into a so-called locked state in which is fixed in a state where it exceeds a predetermined value.
具体的に、斯る制御回路(14)は前記LPF(8)の出力
電圧を可変抵抗(15)によって決まる基準電圧と比較し
該LPF(8)の出力電圧が基準電圧より高くなった場合
にその出力がHレベルとなる電圧比較器(16)と、この
電圧比較器(16)の出力の立ち上りで抵抗(17)とコン
デンサ(18)の時定数で決定されるパルス幅(1H分以
上)のパルスを出力する第3単安定マルチバイブレータ
(19)と、この第3単安定マルチバイブレータ(19)の
パルス出力期間中水平同期パルスを側路して前記位相比
較器(6)をリセット状態にするスイッチ回路(20)
と、バッファ(21)とで構成されている。Specifically, the control circuit (14) compares the output voltage of the LPF (8) with a reference voltage determined by the variable resistor (15), and when the output voltage of the LPF (8) becomes higher than the reference voltage, The voltage comparator (16) whose output becomes H level, and the pulse width (1H min. Or more) determined by the time constant of the resistor (17) and the capacitor (18) at the rise of the output of this voltage comparator (16). And a third monostable multivibrator (19) for outputting the pulse of the third monostable multivibrator (19) and the horizontal synchronization pulse is bypassed during the pulse output period of the third monostable multivibrator (19) to reset the phase comparator (6). Switch circuit (20)
And a buffer (21).
従って、第4図のB部分に示すように水平同期パルスの
手前にノイズSN(第4図(b)参照)が重畳されて位相
が約1Hズレた状態になることにより、前記位相比較器
(6)の第2出力端(6b)が連続的にHレベル状態とな
って前記LPF(8)の出力電圧が基準電圧より高くなっ
た場合、前記電圧比較器(16)の出力が立ち上がって前
記第3単安定マルチバイブレータ(19)より所定期間パ
ルスが出力されることになる。そして、このパルス出力
期間中前記スイッチ回路(20)により前記位相比較器
(6)に入力される水平同期パルスが側路され、前記位
相比較器(6)が第2出力端(6b)のHレベル状態から
解除されることになる。Therefore, as shown in part B of FIG. 4, noise S N (see FIG. 4 (b)) is superposed before the horizontal synchronizing pulse and the phase shifts by about 1H, whereby the phase comparator When the second output terminal (6b) of (6) is continuously in the H level state and the output voltage of the LPF (8) becomes higher than the reference voltage, the output of the voltage comparator (16) rises. A pulse is output from the third monostable multivibrator (19) for a predetermined period. Then, during this pulse output period, the horizontal synchronizing pulse input to the phase comparator (6) is bypassed by the switch circuit (20), and the phase comparator (6) outputs H of the second output terminal (6b). It will be released from the level state.
尚、本実施例のスイッチ回路として、具体的にはスイッ
チングトランジスタ或いはリレースイッチ等を用いるも
のとする。Incidentally, as the switch circuit of this embodiment, specifically, a switching transistor, a relay switch, or the like is used.
発明の効果 上述した如く本発明の水平発振回路であれば、ノイズ等
の影響を受けてその発振位相制御が誤っても直ちに補正
することが出来るので、その発振位相制御が所謂ロック
状態に陥って長期間ラスター位置ズレを起こすと謂った
不都合を生じない。EFFECTS OF THE INVENTION As described above, the horizontal oscillation circuit of the present invention can immediately correct even if the oscillation phase control is erroneous due to the influence of noise or the like, so that the oscillation phase control falls into a so-called locked state. The so-called inconvenience does not occur if the raster position shifts for a long period of time.
第1図は本発明の一実施例を示す回路図、第2図は従来
例を示す回路図、第3図はその動作説明に供する信号波
形図、第4図はそのノイズ重畳時における動作説明に供
する信号波形図である。 (2)……第1単安定マルチバイブレータ, (4)……位相制御回路,(6)……位相比較器, (14)……制御回路, (19)……第3単安定マルチバイブレータ。FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a circuit diagram showing a conventional example, FIG. 3 is a signal waveform diagram for explaining the operation thereof, and FIG. 4 is an operation explanation at the time of noise superposition. It is a signal waveform diagram used for. (2) …… First monostable multivibrator, (4) …… Phase control circuit, (6) …… Phase comparator, (14) …… Control circuit, (19) …… Third monostable multivibrator.
Claims (1)
を駆動すると共に、該発振回路の出力に基く第2パルス
と前記第1パルスの位相を比較する位相制御回路の位相
比較出力により発振位相制御を行なうダイレクトドライ
ブ方式の水平発振回路において、前記位相制御回路の出
力が所定の値を越えると該位相制御回路内の位相比較器
を1水平期間以上の所定期間リセット状態になす制御手
段を設けたことを特徴とする水平発振回路。1. An oscillation circuit is driven by a first pulse based on a horizontal synchronizing signal, and is oscillated by a phase comparison output of a phase control circuit that compares the phases of a second pulse and the first pulse based on the output of the oscillation circuit. In a direct drive type horizontal oscillation circuit for performing phase control, when the output of the phase control circuit exceeds a predetermined value, the phase comparator in the phase control circuit is in a reset state for a predetermined period of one horizontal period or more. A horizontal oscillation circuit characterized by being provided.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19110588A JPH06101801B2 (en) | 1988-07-29 | 1988-07-29 | Horizontal oscillation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19110588A JPH06101801B2 (en) | 1988-07-29 | 1988-07-29 | Horizontal oscillation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0239773A JPH0239773A (en) | 1990-02-08 |
| JPH06101801B2 true JPH06101801B2 (en) | 1994-12-12 |
Family
ID=16268936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19110588A Expired - Fee Related JPH06101801B2 (en) | 1988-07-29 | 1988-07-29 | Horizontal oscillation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06101801B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4965210A (en) * | 1987-09-29 | 1990-10-23 | Modrovich Ivan Endre | Stable reagent for determining bilirubin in serum and method of preparation |
| JP2817769B2 (en) * | 1994-12-28 | 1998-10-30 | 日本電気株式会社 | Optical amplifying device, semiconductor laser device using the same, and driving method thereof |
-
1988
- 1988-07-29 JP JP19110588A patent/JPH06101801B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0239773A (en) | 1990-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH071423B2 (en) | Pulse generator | |
| JPS626389B2 (en) | ||
| EP0103928B1 (en) | Line synchronizing circuit for a picture display device | |
| JPH06101801B2 (en) | Horizontal oscillation circuit | |
| KR950005053B1 (en) | Circuit that automatically switches the control speed of the phase control circuit | |
| JPS6161308B2 (en) | ||
| JPH0519388B2 (en) | ||
| JPH09223960A (en) | Phase synchronizer | |
| EP1109404A2 (en) | Video signal processor | |
| JPS62293Y2 (en) | ||
| KR100247288B1 (en) | Line lock device with improved noise resistance | |
| JPS62216588A (en) | Horizontal phase shifting circuit | |
| JPS6151828B2 (en) | ||
| JPH10173520A5 (en) | ||
| JP2794693B2 (en) | Horizontal deflection circuit | |
| JP2548804B2 (en) | PLL circuit | |
| US7184096B2 (en) | Method and circuit for providing a horizontal scan signal for a television set | |
| JPS5915235B2 (en) | phase synchronizer | |
| JPH04257168A (en) | Television receiver | |
| JP3291944B2 (en) | PLL circuit | |
| JP4168524B2 (en) | PLL circuit | |
| JPS6259951B2 (en) | ||
| KR100228664B1 (en) | Image signal presence and absence device | |
| KR0150973B1 (en) | Oscillation frequency control device of voltage controlled oscillator | |
| JPS6141192B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |