Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH06103371B2 - Liquid crystal display element - Google Patents
[go: Go Back, main page]

JPH06103371B2 - Liquid crystal display element - Google Patents

Liquid crystal display element

Info

Publication number
JPH06103371B2
JPH06103371B2 JP60230849A JP23084985A JPH06103371B2 JP H06103371 B2 JPH06103371 B2 JP H06103371B2 JP 60230849 A JP60230849 A JP 60230849A JP 23084985 A JP23084985 A JP 23084985A JP H06103371 B2 JPH06103371 B2 JP H06103371B2
Authority
JP
Japan
Prior art keywords
electrode
timing
light
shielding layer
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60230849A
Other languages
Japanese (ja)
Other versions
JPS6289932A (en
Inventor
修 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP60230849A priority Critical patent/JPH06103371B2/en
Publication of JPS6289932A publication Critical patent/JPS6289932A/en
Publication of JPH06103371B2 publication Critical patent/JPH06103371B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は遮光層を有する液晶表示素子の電極構造に関
し、とくに遮光層を有する単純上下出し構造を有する液
晶表示素子の電極構造に関する。
Description: TECHNICAL FIELD The present invention relates to an electrode structure of a liquid crystal display device having a light shielding layer, and more particularly to an electrode structure of a liquid crystal display device having a simple up / down structure having a light shielding layer.

〔従来の技術〕[Conventional technology]

まずはじめに単純上下出し構造を有する液晶表示素子に
ついて説明する。第1の基板に設けるデータ電極と第2
の基板に設けるタイミング電極とを互いに直交するよう
に重ね合わせ、タイミング電極に順番に電圧を印加しそ
の電極に合わせたデータ信号をデータ電極から印加する
いわゆるパッシブマトリックス駆動の液晶表示素子にお
いては、タイミング電極の本数を増して行くとクロスト
ークが発生し、充分なコントラストが得られない。
First, a liquid crystal display element having a simple vertical structure will be described. A data electrode provided on the first substrate and a second electrode
In the so-called passive matrix drive liquid crystal display element in which the timing electrodes provided on the substrate are overlapped so as to be orthogonal to each other, a voltage is sequentially applied to the timing electrodes, and a data signal adapted to the electrodes is applied from the data electrodes. When the number of electrodes is increased, crosstalk occurs and sufficient contrast cannot be obtained.

そこでデータ電極を上下に分割して第1のブロックと第
2のブロックとし、たとえば第1のブロックの1本目の
タイミング電極と、第2のブロックの1本目のタイミン
グ電極との2本に同じタイミングで電圧を印加し、それ
ぞれに別のデータ信号を加えることによって駆動面から
見たタイミング電極の本数を半分にし、クロストークの
発生を抑えコントラストを確保する構造が単純上下出し
構造である。
Therefore, the data electrode is divided into upper and lower parts into a first block and a second block. For example, the same timing is used for two of the first timing electrode of the first block and the first timing electrode of the second block. A simple top-bottom structure is a structure in which the voltage is applied by applying a voltage and the different data signals are applied to each to halve the number of timing electrodes viewed from the driving surface to suppress the occurrence of crosstalk and ensure the contrast.

第3図に従来の技術を使用して作った遮光層を有する単
純上下出し液晶表示素子の電極構造を示す。第1の基板
にデータ電極間スペース303により分離した複数のデー
タ電極302を設けてある。さらにデータ電極302は、画面
センター300に設ける突き合わせ部301によって、上下の
ブロックに分割する。そしてデータ電極302の非画素の
領域には第3図の左下がりハッチングで示すデータ電極
遮光層306が設けてある。
FIG. 3 shows an electrode structure of a simple top and bottom liquid crystal display device having a light shielding layer formed by using the conventional technique. A plurality of data electrodes 302 separated by a space 303 between data electrodes are provided on the first substrate. Further, the data electrode 302 is divided into upper and lower blocks by the butting portion 301 provided in the screen center 300. In the non-pixel region of the data electrode 302, a data electrode light-shielding layer 306 shown by hatching in the lower left of FIG. 3 is provided.

第2の基板にはタイミング電極間スペース305により分
離した複数のタイミング電極304が設けてある。そして
タイミング電極304の非画素の領域には第3図の右下が
りハッチングで示すタイミング電極遮光層307が設けて
ある。
The second substrate is provided with a plurality of timing electrodes 304 separated by a space 305 between the timing electrodes. In the non-pixel region of the timing electrode 304, a timing electrode light shielding layer 307 shown by hatching in the lower right of FIG. 3 is provided.

この第1の基板と第2の基板とは、それぞれに設置した
データ電極302とタイミング電極304とが互いに直交する
ように重ね合わせる。データ電極302とタイミング電極3
04の交点領域が画素308となり、この液晶表示素子に電
圧を印加したときに動作する部分である。電圧を印加し
ても動作しないデータ電極間スペース303はタイミング
電極遮光層307により遮光し、同じく動作しないタイミ
ング電極間スペース305はデータ電極遮光層306により遮
光し、非画素部分のほとんどを遮光する。
The first substrate and the second substrate are superposed so that the data electrode 302 and the timing electrode 304 installed on each are orthogonal to each other. Data electrode 302 and timing electrode 3
The intersection area of 04 becomes a pixel 308, which is a portion which operates when a voltage is applied to this liquid crystal display element. The inter-data electrode space 303 that does not operate even when a voltage is applied is shielded by the timing electrode light shielding layer 307, and the inter-timing electrode space 305 that does not operate similarly is shielded by the data electrode light shielding layer 306, and most of the non-pixel portion is shielded.

しかし、第3図から明かなように、データ電極302の突
き合わせ部301は遮光されていない。
However, as is apparent from FIG. 3, the abutting portion 301 of the data electrode 302 is not shielded from light.

第4図(A)のグラフに、遮光層であるデータ電極遮光
層306とタイミング電極遮光層307とをもたない液晶表示
素子をノーマリー白の状態で使用したときの電気光学特
性を示し、第4図(B)にデータ電極遮光層306とタイ
ミング電極遮光層307とをもつ、第3図に示す構造の液
晶表示素子をノーマリー白の状態で使用したときの電気
光学特性を示す。それぞれグラフの縦軸は液晶表示素子
の平均透過光強度を示し、横軸は液晶表示素子への印加
電圧の実効値を示す。
The graph of FIG. 4 (A) shows electro-optical characteristics when a liquid crystal display element having no data electrode light-shielding layer 306 and timing electrode light-shielding layer 307, which are light-shielding layers, is used in a normally white state. FIG. 4B shows electro-optical characteristics when the liquid crystal display device having the data electrode light-shielding layer 306 and the timing electrode light-shielding layer 307 and having the structure shown in FIG. 3 is used in a normally white state. In each graph, the vertical axis represents the average transmitted light intensity of the liquid crystal display element, and the horizontal axis represents the effective value of the voltage applied to the liquid crystal display element.

以下第3図と第4図との図面に従って説明する。Description will be given below with reference to FIGS. 3 and 4.

まずはじめに第4図(A)に示すデータ電極遮光層306
とタイミング電極遮光層307とをもたない液晶表示素子
の電気光学特性について説明する。液晶表示素子に電圧
を印加し徐々に電圧を上げてゆき電圧VTLCを越すと透過
光強度がLSから減少し、電圧VSATLCを越すと最小の透過
光強度LOになる。この透過光強度LOは画素308からの透
過光と、データ電極間スペース303とタイミング電極間
スペース305からの透過光との合計である。
First, the data electrode light-shielding layer 306 shown in FIG.
The electro-optical characteristics of the liquid crystal display element without the timing electrode light shielding layer 307 will be described. When a voltage is applied to the liquid crystal display element and the voltage is gradually increased, the transmitted light intensity decreases from L S when it exceeds the voltage V TLC , and it becomes the minimum transmitted light intensity L O when it exceeds the voltage V SATLC . The transmitted light intensity L O is the sum of the transmitted light from the pixel 308 and the transmitted light from the data inter-electrode space 303 and the timing inter-electrode space 305.

画素308には電圧が印加され充分に透過光は抑えられ
る。しかし、データ電極間スペース303と、タイミング
電極間スペース305とには電圧が印加されないために、
透過光量の変化は起こらずに明るいままである。このと
きのコントラスト比は、(LS/LO)である。このように
遮光膜をもたない液晶表示素子の場合、透過光強度LO
充分に小さくならず、充分なコントラスト比が得られな
い。
A voltage is applied to the pixel 308 to sufficiently suppress the transmitted light. However, since no voltage is applied to the space 303 between the data electrodes and the space 305 between the timing electrodes,
The amount of transmitted light does not change and remains bright. The contrast ratio at this time is (L S / L O ). In the case of a liquid crystal display element having no light-shielding film as described above, the transmitted light intensity L O is not sufficiently small and a sufficient contrast ratio cannot be obtained.

このデータ電極遮光層306とタイミング電極遮光層307と
をもたない構造で、データ電極間スペース303とタイミ
ング電極間スペース307との寸法が狭いほど、透過光強
度LOの値は小さくなり、コントラスト比(LS/LO)は向
上する。しかしながら、現在の技術ではそれぞれのスペ
ース寸法は30μm程度が下限である。これは少数の電極
を形成する場合は10μm程度まで狭くできるが、多数の
データ電極302やタイミング電極304を形成する場合は、
製造工程中のゴミや、レジストの泡などによる電極間シ
ョートが起こるため、前述の30μmが下限となる。実際
の生産ラインにおいては電極形成後、電極間のショート
チェックを行って、ショート部はレーザー光にて修正を
行っている。つぎにこの電極間スペースに遮光膜を設け
る場合の電気光学特性について説明する。第4図(B)
にこの電気光学特性を示してある。
In the structure having neither the data electrode light-shielding layer 306 nor the timing electrode light-shielding layer 307, the smaller the dimension between the data electrode space 303 and the timing electrode space 307, the smaller the value of the transmitted light intensity L O and the contrast. The ratio (L S / L O ) improves. However, in the present technology, the lower limit of each space dimension is about 30 μm. This can be reduced to about 10 μm when forming a small number of electrodes, but when forming a large number of data electrodes 302 and timing electrodes 304,
The above-mentioned 30 μm is the lower limit because short-circuiting between electrodes occurs due to dust in the manufacturing process and resist bubbles. In the actual production line, after forming the electrodes, a short-circuit check between the electrodes is performed, and the short-circuit portion is corrected by laser light. Next, the electro-optical characteristics when the light shielding film is provided in the space between the electrodes will be described. Fig. 4 (B)
Shows the electro-optical characteristics.

印加電圧VTLC以下のときの透過光はLS−(LO−LOO
と、遮光膜なしの場合と比較して暗くなっているが、V
SATLC以上の電圧が印加された場合は透過光強度はLOO
で下がっている。黒レベルでの透過光がLOからLOOに減
少するため、コントラスト比(LS−LO+LOO)/LOOは大
幅に高まる。
When the applied voltage is V TLC or less, the transmitted light is L S − (L O −L OO ).
And it is darker than the case without the light-shielding film, but V
When a voltage higher than SATLC is applied, the transmitted light intensity drops to L OO . Since the transmitted light of the black level is reduced from L O to L OO, contrast ratio (L S -L O + L OO ) / L OO is enhanced significantly.

ここで第3図に示す従来の電極構造をもつ液晶表示素子
の製造方法について説明する。まず第1の基板となるガ
ラス基板上に透明導電膜となるITO(酸化インジウム)
膜を真空蒸着法またはスパッタリング法で全面に形成す
る。その透明導電膜上に遮光層となるCr(クロム)膜を
同じく真空蒸着法またはスパッタリング法で全面に形成
する。その後、このITO膜とCr膜を形成した基板上に、
フォトレジストを塗布しフォトエッチング法でCr膜のみ
をエッチングしデータ電極遮光層306を形成する。つぎ
にこの第1の基板上に再度フォトレジストを塗布し、フ
ォトエッチング法によりCr膜とITO膜とをエッチングし
てデータ電極302を形成する。同様の方法でタイミング
電極304とタイミング電極遮光層307とを形成した第2の
基板を形成する。
Here, a method of manufacturing the liquid crystal display device having the conventional electrode structure shown in FIG. 3 will be described. First, ITO (Indium Oxide) that becomes a transparent conductive film is formed on the glass substrate that becomes the first substrate.
A film is formed on the entire surface by a vacuum evaporation method or a sputtering method. On the transparent conductive film, a Cr (chrome) film to be a light shielding layer is similarly formed on the entire surface by a vacuum deposition method or a sputtering method. After that, on the substrate with this ITO film and Cr film formed,
A photoresist is applied and only the Cr film is etched by the photo etching method to form the data electrode light shielding layer 306. Next, a photoresist is coated again on this first substrate, and the Cr film and the ITO film are etched by the photoetching method to form the data electrode 302. A second substrate on which the timing electrode 304 and the timing electrode light shielding layer 307 are formed is formed by the same method.

なお現状のフォトエッチング工程の能力からデータ電極
間スペース303と、タイミング電極間スペース305との寸
法は30μmを下限としている。データ電極遮光膜306の
幅寸法は、タイミング電極間スペース305の幅30μmに
第1の基板と第2の基板の重ね合わせ精度±10μmを加
えた50μmにしている。またデータ電極302の突き合わ
せ部301の幅寸法は10μmにした。データ電極のピッチ
寸法は200μm、タイミング電極のピッチ寸法は300μm
のため、有効画素寸法は150μm×250μmとなり、液晶
表示素子の開口率は62.5%となる。
Note that the size of the space 303 between the data electrodes and the space 305 between the timing electrodes has a lower limit of 30 μm from the capability of the current photo-etching process. The width of the data electrode light-shielding film 306 is set to 50 μm, which is the width 30 μm of the space 305 between the timing electrodes and the overlay accuracy of ± 10 μm of the first substrate and the second substrate. The width dimension of the butted portion 301 of the data electrode 302 was set to 10 μm. The data electrode pitch is 200 μm and the timing electrode pitch is 300 μm.
Therefore, the effective pixel size is 150 μm × 250 μm, and the aperture ratio of the liquid crystal display element is 62.5%.

〔発明の解決しようとする問題点〕[Problems to be Solved by the Invention]

しかしながら第3図に示す単純上下出し構造のデータ電
極302の突き合わせ部301には、遮光膜を設けることがで
きない。したがって、その突き合わせ部301は横方向に
白線が走り、液晶表示素子の表示品位を著しく下げてし
まう。
However, a light-shielding film cannot be provided on the abutting portion 301 of the data electrode 302 having the simple vertical structure shown in FIG. Therefore, a white line runs laterally in the butted portion 301, and the display quality of the liquid crystal display element is significantly deteriorated.

本発明の目的は、上記問題を解決して、表示品質の良好
な液晶表示素子を提供する ことである。
It is an object of the present invention to solve the above problems and provide a liquid crystal display device having good display quality.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的を達成するために本発明の液晶表示素子におい
ては、下記記載の構成を採用する。
In order to achieve the above object, the liquid crystal display device of the present invention adopts the constitution described below.

本発明の液晶表示素子は、透明電極膜からなるデータ電
極を設ける第1の基板と、透明電極膜からなるタイミン
グ電極を設ける第2の基板と、データ電極の非画素の領
域に設けるデータ電極遮光層と、タイミング電極の非画
素の領域に設けるタイミング電極遮光層とを備え、デー
タ電極は画面センターからはずれた位置で上下に分割し
て突き合わせ部とし、画面センターより延長するように
設けるデータ電極端部に遮光層を設けデータ電極端部遮
光層とし、突き合わせ部の上下のタイミング電極の幅寸
法をそれぞれ変え、かつ突き合わせ部近傍のタイミング
電極間スペースの幅寸法は非突き合わせ部のタイミング
電極間スペースよりも狭くし、第1の基板と第2の基板
を重ね合わせたとき、突き合わせ部を幅寸法の広いタイ
ミング電極上に設けるタイミング電極遮光層で遮光し、
さらに突き合わせ部近傍の幅の狭いタイミング電極間ス
ペースはデータ電極端部遮光層で遮光することを特徴と
する。
The liquid crystal display device of the present invention includes a first substrate provided with a data electrode made of a transparent electrode film, a second substrate provided with a timing electrode made of a transparent electrode film, and a data electrode light-shield provided in a non-pixel region of the data electrode. Layer and a timing electrode light-shielding layer provided in the non-pixel area of the timing electrode, and the data electrode is divided into upper and lower parts at a position deviated from the screen center to form a butt portion, and the data electrode end provided so as to extend from the screen center A light-shielding layer is provided at the end of the data electrode to serve as a light-shielding layer at the end, and the width dimensions of the timing electrodes above and below the abutting portion are changed, and the width dimension of the timing electrode space near the abutting portion is smaller than that of the non-butting portion. When the first substrate and the second substrate are superposed on each other, the abutting portion is provided on the timing electrode having a wide width. From light at that time the electrode shielding layer,
Further, the narrow space between the timing electrodes in the vicinity of the abutting portion is characterized by being shielded by the data electrode end light shielding layer.

さらに本発明の液晶表示素子は、透明電極膜からなるデ
ータ電極を設ける第1の基板と、透明電極膜からなるタ
イミング電極を設ける第2の基板と、データ電極の非画
素の領域に設けるデータ電極遮光層と、タイミング電極
の非画素の領域に設けるタイミング電極遮光層とを備
え、データ電極は画面センターからはずれた位置で上下
に分割して突き合わせ部とし、画面センターより延長す
るように設けるデータ電極端部に遮光層を設けデータ電
極端部遮光層とし、突き合わせ部上下のタイミング電極
の幅寸法をそれぞれ変え、かつ突き合わせ部近傍のタイ
ミング電極間スペースの幅寸法は非突き合わせ部のタイ
ミング電極間スペースよりも狭くし、さらに幅寸法の広
いタイミング電極のデータ電極突き合わせ部近傍に設け
るタイミング電極遮光層のデータ電極間スペースに対応
する位置に切り欠きを設け、第1の基板と第2の基板を
重ね合わせたとき、突き合わせ部を幅寸法の広いタイミ
ング電極上に設けるタイミング電極遮光層で遮光し、し
かも突き合わせ部近傍の幅の狭いタイミング電極間スペ
ースはデータ電極端部遮光層で遮光し、さらに非突き合
わせ部の第1の光洩れ部と突き合わせ部の第2の光洩れ
部との面積をほぼ同じにすることを特徴とする。
Further, the liquid crystal display device of the present invention includes a first substrate provided with a data electrode made of a transparent electrode film, a second substrate provided with a timing electrode made of a transparent electrode film, and a data electrode provided in a non-pixel region of the data electrode. The data electrode comprises a light-shielding layer and a timing electrode light-shielding layer provided in a non-pixel area of the timing electrode. A light-shielding layer is provided at the extreme part to serve as a light-shielding layer at the end of the data electrode. The timing electrode shield is provided near the data electrode butting part of the timing electrode with a wider width. A notch is provided at a position corresponding to the space between the data electrodes of the layer, and when the first substrate and the second substrate are superposed, the butted portion is shielded by the timing electrode light shielding layer provided on the timing electrode having a wide width. Moreover, the narrow space between the timing electrodes near the butted portion is shielded by the light shielding layer at the end of the data electrode, and the area between the first light leakage portion at the non-butted portion and the second light leakage portion at the butted portion is almost equal. The feature is that they are the same.

〔実施例〕〔Example〕

以下図面を用いて本発明の実施例における液晶表示素子
を説明する。第1図は本発明の第1の実施例を示す液晶
表示素子の電極構造を示す平面図である。
A liquid crystal display device according to an embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a plan view showing an electrode structure of a liquid crystal display device showing a first embodiment of the present invention.

第1図に示すように、第1の基板にデータ電極間スペー
ス103により分離した複数のデータ電極102を設ける。さ
らにデータ電極102は、画面センター100からはずれた位
置で突き合わせ部101により、上下の第1のブロックと
第2のブロックとに分割する。そしてデータ電極102の
非画素の領域には第1図の左下がりハッチングで示すデ
ータ電極遮光層108を設ける。さらに第1図の上側の第
1のブロックのデータ電極102の先端領域にはデータ電
極端部遮光層110を画面センター100より延長するように
設けてある。
As shown in FIG. 1, a plurality of data electrodes 102 separated by a space 103 between data electrodes are provided on the first substrate. Further, the data electrode 102 is divided into upper and lower first blocks and second blocks by the abutting portion 101 at a position deviated from the screen center 100. Then, in the non-pixel region of the data electrode 102, a data electrode light-shielding layer 108 shown by hatching to the left in FIG. 1 is provided. Further, a data electrode end light-shielding layer 110 is provided in the tip region of the data electrode 102 of the first block on the upper side of FIG. 1 so as to extend from the screen center 100.

第2の基板にはタイミング電極間スペース107により分
離した複数のタイミング電極104を設けてある。ここで
突き合わせ部101を挟む上下のタイミング電極は、とく
に一方をタイミング電極TU105、他方をタイミング電極T
D106と呼ぶ。このタイミング電極TD106の幅寸法は、タ
イミング電極TU105より狭くする。タイミング電極107と
タイミング電極TU105とタイミング電極TD106には、第1
図の右下がりハッチングで示すタイミング電極遮光層10
9を設ける。ここで幅寸法が広いタイミング電極TD106に
設けるタイミング電極遮光層109は、画面センター100を
延長するように設ける。さらにデータ電極102の突き合
わせ部101近傍のタイミング電極間スペース103の幅寸法
は、突き合わせ部101でない非突き合わせ部のタイミン
グ電極間スペース107より狭くする。
The second substrate is provided with a plurality of timing electrodes 104 separated by a space 107 between the timing electrodes. Here, the upper and lower timing electrodes sandwiching the abutting portion 101, in particular, one is the timing electrode TU105 and the other is the timing electrode T.
Call it D106. The width dimension of the timing electrode TD106 is narrower than that of the timing electrode TU105. The timing electrode 107, the timing electrode TU105, and the timing electrode TD106 have a first
Timing electrode light shielding layer 10 shown by hatching in the lower right of the figure
Set 9. Here, the timing electrode light-shielding layer 109 provided on the timing electrode TD106 having a wide width is provided so as to extend the screen center 100. Further, the width dimension of the inter-timing electrode space 103 near the butted portion 101 of the data electrode 102 is made narrower than the inter-timing electrode space 107 of the non-butted portion other than the butted portion 101.

これらの第1の基板と第2の基板とをそれぞれに設置し
たデータ電極102とタイミング電極104とが互いに直交す
るように重ね合わせる。そしてデータ電極102とタイミ
ング電極104との交点領域が画素113となり、本発明の液
晶表示素子に電圧を印加したときに動作する部分であ
る。電圧を印加しても動作しないデータ電極間スペース
103はタイミング電極遮光層109によって遮光し、同じく
電圧を印加しても動作しないタイミング電極間スペース
107はデータ電極遮光層108により遮光することで、画素
113領域でない非画素の領域のほとんどの領域を遮光す
る。
The data electrode 102 and the timing electrode 104, on which the first substrate and the second substrate are respectively placed, are stacked so as to be orthogonal to each other. The intersection area between the data electrode 102 and the timing electrode 104 serves as a pixel 113, which is a portion that operates when a voltage is applied to the liquid crystal display element of the present invention. Space between data electrodes that does not operate even when voltage is applied
103 is a space between the timing electrodes that is shielded by the timing electrode light shielding layer 109 and does not operate even if a voltage is applied.
107 is a pixel that is shielded by the data electrode shading layer 108.
Most of the non-pixel areas other than the 113 areas are shielded.

しかしデータ電極間スペース103とタイミング電極間ス
ペース107との交点領域である第1の光洩れ部111は遮光
していない。また突き合わせ部101においては、タイミ
ング電極TU105とタイミング電極TD106との間のタイミン
グ電極間スペース113と、データ電極間スペース103との
交点領域である第2の光洩れ部112も遮光していない。
However, the first light leakage portion 111, which is the intersection area between the data electrode space 103 and the timing electrode space 107, does not shield light. Further, in the abutting portion 101, the second light leakage portion 112, which is an intersection region of the inter-timing electrode space 113 between the timing electrode TU105 and the timing electrode TD106, and the inter-data electrode space 103 is also not shielded.

さらに突き合わせ部101の遮光層構造について詳しく説
明する。
Further, the light-shielding layer structure of the butting portion 101 will be described in detail.

タイミング電極TU105とタイミング電極TD106との間のタ
イミング電極間スペース113位置を、画面センター100の
位置からはずれるように設ける。そしてタイミング電極
TD106の幅寸法を、画面センター100を越えて上方に広が
るように大きくし、タイミング電極TD106の上辺に突き
合わせ部101を遮光するタイミング電極遮光層109を設置
する。しかもデータ電極102の突き合わせ部101を、画面
センター100の下方にずらすようにデータ電極端部遮光
層110を設ける。さらにタイミング電極TU105とタイミン
グ電極TD106との間のタイミング電極間スペース113の寸
法は、突き合わせ部101でない非突き合わせ部のタイミ
ング電極間スペース107よりも狭い寸法に設定する。こ
の結果、タイミング電極TU105とタイミング電極TD106と
の間のタイミング電極間スペース113は、上側の第1の
ブロックのデータ電極102の端部に設けるデータ電極端
部遮光層110で遮光することができ、突き合わせ部101は
タイミング電極TD106に設けるタイミング電極遮光層109
で遮光することができる。
The inter-timing electrode space 113 position between the timing electrode TU105 and the timing electrode TD106 is provided so as to deviate from the position of the screen center 100. And timing electrodes
The width dimension of the TD 106 is enlarged so as to spread upward beyond the screen center 100, and a timing electrode light shielding layer 109 that shields the butted portion 101 from light is provided on the upper side of the timing electrode TD106. Moreover, the data electrode end light-shielding layer 110 is provided so that the abutting portion 101 of the data electrode 102 is shifted below the screen center 100. Further, the dimension of the inter-timing electrode space 113 between the timing electrode TU105 and the timing electrode TD106 is set to be smaller than the inter-timing electrode space 107 of the non-butting portion other than the abutting portion 101. As a result, the inter-timing electrode space 113 between the timing electrode TU105 and the timing electrode TD106 can be shielded by the data electrode end light shielding layer 110 provided at the end of the data electrode 102 of the upper first block, The butting portion 101 is a timing electrode light shielding layer 109 provided on the timing electrode TD106.
You can block light with.

この第1図に示す液晶表示素子の製造方法は、従来の液
晶表示素子の製造方法と同様であるので、説明は省略す
る。
The manufacturing method of the liquid crystal display element shown in FIG. 1 is the same as the conventional manufacturing method of the liquid crystal display element, and therefore the description thereof will be omitted.

ここでデータ電極間スペース103の寸法は30μm、デー
タ電極102の突き合わせ部101の寸法は10μm、非突き合
わせ部のタイミング電極間スペース107の寸法は30μ
m、さらにタイミング電極TU105とタイミング電極TD106
間のタイミング電極間スペース113の寸法は10μmに、
それぞれ設定する。それぞれの遮光層の幅寸法は、上記
電極間スペースに第1の基板と第2の基板との重ね合わ
せ精度±10μmを加え、データ電極遮光層108の寸法は5
0μm、タイミング電極遮光層109の寸法は50μm、デー
タ電極端部遮光層110の寸法は30μmとする。
Here, the size of the space 103 between the data electrodes is 30 μm, the size of the butted part 101 of the data electrode 102 is 10 μm, and the size of the space 107 between the timing electrodes of the non-butted part is 30 μm.
m, and timing electrode TU105 and timing electrode TD106
The size of the space 113 between the timing electrodes is 10 μm.
Set each. The width dimension of each light-shielding layer is such that the overlay accuracy of the first substrate and the second substrate is ± 10 μm added to the space between the electrodes, and the dimension of the data electrode light-shielding layer 108 is 5.
The dimension of the timing electrode light shielding layer 109 is 50 μm, and the dimension of the data electrode end light shielding layer 110 is 30 μm.

さらにデータ電極102のピッチ寸法は200μm、タイミン
グ電極104のピッチ寸法は300μmである。この結果、画
素113の寸法は150×250μmとなり、液晶表示素子の開
口率は62.5%となる。
Further, the pitch dimension of the data electrodes 102 is 200 μm, and the pitch dimension of the timing electrodes 104 is 300 μm. As a result, the size of the pixel 113 is 150 × 250 μm, and the aperture ratio of the liquid crystal display element is 62.5%.

ここでタイミング電極TU105とタイミング電極TD106間の
タイミング電極間スペース113を、非突き合わせ部の電
極間スペース107より狭く設定せずに30μmとした場
合、データ電極遮光層108の幅は70μm、データ電極端
部遮光層110の幅は50μmにしなければならない。この
場合画素113の寸法は150×230μmとなり開口率は57.7
%と5%も下がることになり、このため画面の暗い液晶
表示素子になってしまう。
If the inter-timing electrode space 113 between the timing electrode TU105 and the timing electrode TD106 is set to 30 μm without being set narrower than the inter-electrode space 107 in the non-butting portion, the width of the data electrode light shielding layer 108 is 70 μm, and the data electrode end is The width of the partial light shielding layer 110 should be 50 μm. In this case, the size of the pixel 113 is 150 × 230 μm and the aperture ratio is 57.7.
% And 5%, resulting in a liquid crystal display device with a dark screen.

突き合わせ部101のみ70μm幅で遮光し、非突き合わせ
部は50μm幅で遮光するとの考えもあったが、突き合わ
せ部101に黒線が出てしまい実際には使えない液晶表示
素子になってしまった。
It was thought that only the butted portion 101 would be shielded with a width of 70 μm, and the non-butted portion would be shielded with a width of 50 μm, but a black line appeared at the butted portion 101, and it became a liquid crystal display element that could not be actually used.

本発明の実施例に示す液晶表示素子を点灯したところ、
突き合わせ部の白線は押さえられ表示品位はよいもので
あった。しかし詳細に良く観察すると、突き合わせ部に
薄い黒線が観察された。この原因はタイミング電極間ス
ペースとデータ電極間スペースの交点領域である、第1
の光洩れ部111の面積と第2の光洩れ部112の面積とがわ
ずかに変化しているためである。第1の光洩れ部111の
面積は30×30平方μmであり、第2の光洩れ部112の面
積は10×30平方μmである。この第1の光洩れ部111と
第2の光洩れ部112との面積をほぼ同じにする実施例を
第2図を用いて説明する。
When the liquid crystal display element shown in the example of the present invention was turned on,
The white line at the butted part was suppressed and the display quality was good. However, when observed in detail, a thin black line was observed at the butted portion. The cause is the intersection area of the space between the timing electrodes and the space between the data electrodes.
This is because the area of the light leaking part 111 and the area of the second light leaking part 112 slightly change. The area of the first light leakage portion 111 is 30 × 30 square μm, and the area of the second light leakage portion 112 is 10 × 30 square μm. An embodiment in which the areas of the first light leakage portion 111 and the second light leakage portion 112 are made substantially the same will be described with reference to FIG.

第2図は本発明の第2の実施例を示す平面図である。第
1の実施例と第2の実施例の構成の差は、第2の実施例
においては突き合わせ部201を遮光するタイミング電極T
D206に設けるタイミング電極遮光層209のデータ電極間
スペース103に対する位置に切り欠き200を設けることで
ある。この切り欠き200は、データ電極間スペース103と
ほぼ同じ幅寸法で設ける。
FIG. 2 is a plan view showing a second embodiment of the present invention. The difference between the configurations of the first embodiment and the second embodiment is that the timing electrode T that shields the abutting portion 201 from light in the second embodiment.
The notch 200 is provided at a position of the timing electrode light-shielding layer 209 provided in D206 with respect to the space 103 between the data electrodes. The notch 200 is provided with a width dimension substantially the same as the space 103 between the data electrodes.

この切り欠き200を設けることで、非突き合わせ部の第
1の光洩れ部203の面積と、突き合わせ部の第2の光洩
れ部202の面積とをほぼ同一にすることができる。この
ため第1の実施例で観察されるわずかに見えた黒線を大
幅に減少することができた。この第2の実施例において
は、切り欠き200はデータ電極間スペース103に対応して
30×10μmで設けでいる。第1の基板と第2の基板とを
重ね合わせたときの第2の光洩れ部202の面積は20×30
平方μmであり、非突き合わせ部の第1の光洩れ部203
の面積30×30平方μmと同じではないが黒線を大幅に減
少する効果があった。
By providing this notch 200, the area of the first light leakage portion 203 of the non-butting portion and the area of the second light leakage portion 202 of the abutting portion can be made substantially the same. Therefore, the slightly visible black line observed in the first example could be greatly reduced. In this second embodiment, the notch 200 corresponds to the space 103 between the data electrodes.
It has a size of 30 x 10 μm. The area of the second light leakage portion 202 when the first substrate and the second substrate are stacked is 20 × 30.
The first light leakage portion 203 is a square μm and is a non-butting portion.
The area is not the same as 30 × 30 square μm, but it has the effect of significantly reducing the black lines.

この切り欠き200の大きさを30×30平方μm、50×25平
方μmなど他の寸法で設定することも可能である。
It is also possible to set the size of the notch 200 to other dimensions such as 30 × 30 square μm and 50 × 25 square μm.

第5図は本発明の参考例の多重マトリックスにおける遮
光層構造を示す。タイミング電極501上にて、データ電
極間スペースを遮光し、データ電極502上にてタイミン
グ電極間スペースを遮光している。
FIG. 5 shows a light shielding layer structure in a multiple matrix according to a reference example of the present invention. The space between the data electrodes is shielded on the timing electrode 501, and the space between the timing electrodes is shielded on the data electrode 502.

〔発明の効果〕〔The invention's effect〕

以上のべたように、本発明はデータ電極の突き合わせ部
を、突き合わせ部を挟むタイミング電極の幅を変え遮光
層を設けることで遮光し、かつ突き合わせ部を挟むタイ
ミング電極間スペースを非突き合わせ部のデータ電極間
スペースよりも狭くする。このことにより明るくかつコ
ントラストが高い、表示品質が良好な単純上下出し構造
を有する液晶表示素子を得ることができる。
As described above, according to the present invention, the abutting portion of the data electrode is shielded from light by providing the light shielding layer by changing the width of the timing electrode sandwiching the abutting portion, and the space between the timing electrodes sandwiching the abutting portion is set as the data of the non-butting portion. It should be narrower than the space between electrodes. As a result, it is possible to obtain a liquid crystal display element having a simple top-and-bottom structure which is bright and has a high contrast and has a good display quality.

またさらに突き合わせ部を遮光するタイミング電極に設
けるタイミング電極遮光層に切り欠きを設けることによ
り、突き合わせ部に生ずるわずかな黒線の発生を抑えた
表示品位の高い液晶表示素子を得ることができる。
Further, by forming a notch in the timing electrode light-shielding layer provided on the timing electrode that shields the butt portion, it is possible to obtain a liquid crystal display element of high display quality in which a slight black line generated at the butt portion is suppressed.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の第1の実施例における液晶表示素子を
示す平面図、第2図は本発明の第2の実施例における液
晶表示素子を示す平面図、第3図は従来例における液晶
表示素子の遮光層構造を示す平面図、第4図(a)は遮
光層をもたない液晶表示素子の電気光学特性を示すグラ
フ、第4図(b)は遮光層をもつ液晶表示素子の電気光
学特性を示すグラフ、第5図は本発明の参考例における
液晶表示素子を示す平面図である。 100……画面センター、 101……突き合わせ部、 102……データ電極、 104……タイミング電極、 108……データ電極遮光層、 109……タイミング電極遮光層、 110……データ電極端部遮光層、 200……切り欠き。
1 is a plan view showing a liquid crystal display element in a first embodiment of the present invention, FIG. 2 is a plan view showing a liquid crystal display element in a second embodiment of the present invention, and FIG. 3 is a liquid crystal in a conventional example. FIG. 4A is a plan view showing a light shielding layer structure of a display element, FIG. 4A is a graph showing electro-optical characteristics of a liquid crystal display element having no light shielding layer, and FIG. 4B is a liquid crystal display element having a light shielding layer. FIG. 5 is a plan view showing a liquid crystal display element in a reference example of the present invention, showing a graph showing electro-optical characteristics. 100 ... Screen center, 101 ... Butt, 102 ... Data electrode, 104 ... Timing electrode, 108 ... Data electrode light-shielding layer, 109 ... Timing electrode light-shielding layer, 110 ... Data electrode end light-shielding layer, 200 …… Notch.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】透明電極膜からなるデータ電極を設ける第
1の基板と、透明電極膜からなるタイミング電極を設け
る第2の基板と、データ電極の非画素の領域に設けるデ
ータ電極遮光層と、タイミング電極の非画素の領域に設
けるタイミング電極遮光層とを備え、 データ電極は画面センターからはずれた位置で上下に分
割して突き合わせ部とし、画面センターより延長するよ
うに設けるデータ電極端部に遮光層を設けデータ電極端
部遮光層とし、突き合わせ部上下のタイミング電極の幅
寸法をそれぞれ変え、かつ突き合わせ部近傍のタイミン
グ電極間スペースの幅寸法は非突き合わせ部のタイミン
グ電極間スペースよりも狭くし、 第1の基板と第2の基板を重ね合わせたとき、突き合わ
せ部を幅寸法の広いタイミング電極上に設けるタイミン
グ電極遮光層で遮光し、さらに突き合わせ部近傍の幅の
狭いタイミング電極間スペースはデータ電極端部遮光層
で遮光することを特徴とする液晶表示素子。
1. A first substrate provided with a data electrode made of a transparent electrode film, a second substrate provided with a timing electrode made of a transparent electrode film, and a data electrode light-shielding layer provided in a non-pixel region of the data electrode. It is equipped with a timing electrode light shielding layer provided in the non-pixel area of the timing electrode, and the data electrode is divided into upper and lower parts at a position deviated from the screen center to form a butt portion, and the data electrode end portion provided so as to extend from the screen center is shielded from light. Layers are provided as data electrode end light shielding layers, the width dimensions of the timing electrodes above and below the abutting portion are changed, and the width dimension of the space between the timing electrodes near the abutting portion is made narrower than the space between the timing electrodes in the non-abutting portion, When the first substrate and the second substrate are superposed on each other, a butted portion is provided on the timing electrode having a wide width. The liquid crystal display device is shielded by the electrode shielding layer, further butted portion narrow timing electrode spacing of neighboring, characterized in that the shields in the data electrode end portion light shielding layer.
【請求項2】透明電極膜からなるデータ電極を設ける第
1の基板と、透明電極膜からなるタイミング電極を設け
る第2の基板と、データ電極の非画素の領域に設けるデ
ータ電極遮光層と、タイミング電極の非画素の領域に設
けるタイミング電極遮光層とを備え、 データ電極は画面センターからはずれた位置で上下に分
割して突き合わせ部とし、画面センターより延長するよ
うに設けるデータ電極端部に遮光層を設けデータ電極端
部遮光層とし、突き合わせ部上下のタイミング電極の幅
寸法をそれぞれ変え、かつ突き合わせ部近傍のタイミン
グ電極間スペースの幅寸法は非突き合わせ部のタイミン
グ電極間スペースよりも狭くし、さらに幅寸法の広いタ
イミング電極のデータ電極突き合わせ部近傍に設けるタ
イミング電極遮光層のデータ電極間スペースに対応する
位置に切り欠きを設け、 第1の基板と第2の基板を重ね合わせたとき、突き合わ
せ部を幅寸法の広いタイミング電極上に設けるタイミン
グ電極遮光層で遮光し、しかも突き合わせ部近傍の幅の
狭いタイミング電極間スペースはデータ電極端部遮光層
で遮光し、さらに非突き合わせ部の第1の光洩れ部と突
き合わせ部の第2の光洩れ部との面積をほぼ同じにする
ことを特徴とする液晶表示素子。
2. A first substrate provided with a data electrode made of a transparent electrode film, a second substrate provided with a timing electrode made of a transparent electrode film, and a data electrode light-shielding layer provided in a non-pixel region of the data electrode. It is equipped with a timing electrode light shielding layer provided in the non-pixel area of the timing electrode, and the data electrode is divided into upper and lower parts at a position deviated from the screen center to form a butt portion, and the data electrode end portion provided so as to extend from the screen center is shielded from light. Layers are provided as data electrode end light shielding layers, the width dimensions of the timing electrodes above and below the abutting portion are changed, and the width dimension of the space between the timing electrodes near the abutting portion is made narrower than the space between the timing electrodes in the non-abutting portion, Between the data electrodes of the timing electrode light-shielding layer that is provided near the data electrode butting part of the timing electrode with the wider width When a notch is provided at a position corresponding to a space and the first substrate and the second substrate are overlapped with each other, the butted portion is shielded by a timing electrode light shielding layer provided on a timing electrode having a wide width, and the vicinity of the butted portion is provided. The narrow space between the timing electrodes is shielded by the light-shielding layer at the end of the data electrode, and the first light leakage portion of the non-butted portion and the second light leakage portion of the butted portion are made to have substantially the same area. Characteristic liquid crystal display element.
JP60230849A 1985-10-16 1985-10-16 Liquid crystal display element Expired - Lifetime JPH06103371B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60230849A JPH06103371B2 (en) 1985-10-16 1985-10-16 Liquid crystal display element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60230849A JPH06103371B2 (en) 1985-10-16 1985-10-16 Liquid crystal display element

Publications (2)

Publication Number Publication Date
JPS6289932A JPS6289932A (en) 1987-04-24
JPH06103371B2 true JPH06103371B2 (en) 1994-12-14

Family

ID=16914253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60230849A Expired - Lifetime JPH06103371B2 (en) 1985-10-16 1985-10-16 Liquid crystal display element

Country Status (1)

Country Link
JP (1) JPH06103371B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2974520B2 (en) * 1991-10-25 1999-11-10 キヤノン株式会社 Electrode substrate and liquid crystal element

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5953886A (en) * 1982-09-22 1984-03-28 株式会社日立製作所 liquid crystal matrix panel
JPH05891Y2 (en) * 1984-12-18 1993-01-12

Also Published As

Publication number Publication date
JPS6289932A (en) 1987-04-24

Similar Documents

Publication Publication Date Title
CN112130371B (en) Display panel and display device
US5844641A (en) Liquid crystal display device having storage capacitors and additional opaque electrodes
KR100961960B1 (en) Liquid crystal display device, thin film diode display panel and manufacturing method thereof
CN113138504B (en) Display panel, manufacturing method thereof and display device
JPH09105952A (en) Active matrix type liquid crystal display
JPH11119237A (en) In-plane switching type liquid crystal display
JP2521752B2 (en) Liquid crystal display
CN101123262B (en) Display substrate, method of fabricating the same, and liquid crystal display device having the same
KR101127839B1 (en) In-Plane Switching mode Liquid Crystal Display Device
US6326641B1 (en) Liquid crystal display device having a high aperture ratio
JP2673739B2 (en) Liquid crystal element
KR100302281B1 (en) A array substrate of liquid crystal display element, liquid crystal display element using the array substrate and method for manufac turing array substrate
WO2020124896A1 (en) Liquid crystal display panel
KR100254937B1 (en) Color electro-optics device
JP2758410B2 (en) Matrix type display device
CN108181768B (en) COA type array substrate
JPH06103371B2 (en) Liquid crystal display element
KR20080076317A (en) Display panel
JP2803677B2 (en) Liquid crystal display
JPH1138437A (en) Liquid crystal display device and method of manufacturing the same
KR20060038148A (en) LCD and its manufacturing method
KR100675924B1 (en) Liquid crystal display device having high opening ratio and high transmittance
JP2510340Y2 (en) Liquid crystal display
KR101327836B1 (en) Liquid Crystal Display Device
KR100983579B1 (en) Liquid crystal display device and method for fabricating the same