JPH06103722B2 - Semiconductor package - Google Patents
Semiconductor packageInfo
- Publication number
- JPH06103722B2 JPH06103722B2 JP2245329A JP24532990A JPH06103722B2 JP H06103722 B2 JPH06103722 B2 JP H06103722B2 JP 2245329 A JP2245329 A JP 2245329A JP 24532990 A JP24532990 A JP 24532990A JP H06103722 B2 JPH06103722 B2 JP H06103722B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- island portion
- package
- package substrate
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、リードフレームで端子を形成した半導体パッ
ケージに関するものである。The present invention relates to a semiconductor package having terminals formed with lead frames.
QFPやSOPなどの半導体パッケージは、パッケージ基板に
半導体を実装すると共にパッケージ基板にリードフレー
ムの端子を接続し、そして半導体やパッケージ基板、端
子の基部を樹脂で封止することによって作成されてい
る。Semiconductor packages such as QFPs and SOPs are created by mounting a semiconductor on a package substrate, connecting lead frame terminals to the package substrate, and sealing the semiconductor, the package substrate, and the bases of the terminals with a resin.
しかし集積密度を高く形成した半導体のチップでは発熱
量が高くなっており、このような半導体パッケージに半
導体を実装すると熱がこもって半導体に劣化が発生し易
くなる等の問題があり、発熱量の高い半導体を実装する
ことができないものであった。 本発明は上記の点に鑑みて為されたものであり、発熱量
の高い半導体を実装することができる半導体パッケージ
を提供することを目的とするものである。However, the amount of heat generated is high in a semiconductor chip formed with a high integration density, and mounting a semiconductor in such a semiconductor package poses a problem that heat builds up and deterioration of the semiconductor easily occurs. It was impossible to mount a high semiconductor. The present invention has been made in view of the above points, and an object of the present invention is to provide a semiconductor package capable of mounting a semiconductor having a high heat generation amount.
本発明に係る半導体パッケージは、半導体１を実装した
パッケージ基板２をリードフレーム３のアイランド部４
の片面に取着し、このアイランド部４の他方の片面に放
熱用プレート５を取着して成ることを特徴とするもので
ある。In the semiconductor package according to the present invention, the package substrate 2 on which the semiconductor 1 is mounted is mounted on the island portion 4 of the lead frame 3.
Is attached to one surface of the island portion 4, and the heat dissipation plate 5 is attached to the other surface of the island portion 4.
本発明にあっては、半導体１を実装したパッケージ基板
２を片面に取着したアイランド部４の他方の片面に放熱
用プレート５を取着するようにしているために、半導体
１の発熱は放熱用プレート５から放熱させることがで
き、半導体パッケージに熱がこもることを防ぐことがで
きる。In the present invention, since the heat dissipation plate 5 is attached to the other surface of the island portion 4 having the package substrate 2 on which the semiconductor 1 is mounted on one surface, the heat generated by the semiconductor 1 is dissipated. The heat can be dissipated from the use plate 5, and heat can be prevented from staying in the semiconductor package.
以下本発明を実施例によって詳述する。 第１図の実施例ではパッケージ基板２として多層プリン
ト配線板を用いるようにしてある。すなわち、外層の回
路8aを設けた外層配線板2aと内層の回路8bを設けた内層
配線板2bとを積層することによって作成される多層プリ
ント配線板を用いてパッケージ基板２を作成するように
してあり、パッケージ基板２の中央部には上下に貫通し
て開口するキャビティ10が座ぐり加工等で設けてある。
内層の回路1bのうちこのキャビティ10の周縁部の部分を
インナーリード部11bとして露出させてあり、またパッ
ケージ基板２の外周端部の部分をアウターリード部12b
として露出させてある。一方、リードフレーム３は金属
薄板をプレス加工等することによって作成されるもので
あり、両側に複数本づつ配置される端子6,6と、この端
子6,6間に配置されるアイランド部４とがリードフレー
ム３の一部として形成してある。 上記パッケージ基板２はこのリードフレーム３のアイラ
ンド部４の片面に接着等して接合することによって取り
付けてある。このようにパッケージ基板２をアイランド
部４に取り付けることによってパッケージ基板２に形成
したキャビディ10の底部はアイランド部４によって形成
されることになり、ICチップ等の半導体１はアイランド
部４の表面においてキャビディ10内に搭載される。そし
てこの半導体１と回路8a,8bのキャビティ10側の端部に
形成されるインナーリード部11a,11bとの間に金線等の
ワイヤー13をボンディングして半導体１を各回路8a,8b
に接続する。またパッケージ基板２の周端部において各
回路8a,8bに形成されるアウターリード部12a,12bとリー
ドフレーム３の各端子６の基端との間に金線等のワイヤ
ー13をボンディングして各端子６を各回路8a,8bに接続
する。このようにして回路8a,8bを介して半導体１と端
子６とを電気的に接続することができる。また、アイラ
ンド部４のパッケージ基板２を接合した面と反対側の面
には放熱用プレート５が接着等して取着してある。この
放熱用プレート５は半導体１を搭載した部分に対応して
取着されるものであり、銅板など熱伝導率の高いものを
用いるのが好ましい。放熱用プレート５の材質は勿論こ
れに限定されるものではないが、リードフレーム３や封
止用のモールド樹脂14と熱膨張係数が同一もしくは同等
のものを用いるのが好ましい。 上記のようにリードフレーム３にパッケージ基板２や放
熱用プレート５を取り付けた後に、パッケージ基板２と
アイランド部４と端子６の基部をモールド成形して樹脂
14で封止、そしてアイランド部４や端子６をリードフレ
ーム３のフレームから切り離すことによって、半導体パ
ッケージを作成することができる。このとき、第１図に
示すように放熱用プレート５の表面は樹脂14に埋入され
ず露出されるようにしてあり、放熱用プレート５の露出
表面に金属製等の放熱フィン15が取り付けてある。 このようにして第１図のように作成される半導体パッケ
ージにあって、半導体１から発熱された熱はリードフレ
ーム３のアイランド部４から放熱用プレート５に伝達さ
れ、放熱フィン15を介して半導体パッケージの外部に放
熱される。ここで、第１図の実施例のように、半導体１
をリードフレーム３のアイランド部４に直接搭載するよ
うにすれば、半導体１の発熱は直接アイランド部４から
放熱用プレート５へと伝達させることができるために、
放熱効果を高く得ることができるものである。Hereinafter, the present invention will be described in detail with reference to examples. In the embodiment of FIG. 1, a multilayer printed wiring board is used as the package board 2. That is, the package board 2 is made by using the multilayer printed wiring board made by stacking the outer wiring board 2a provided with the outer circuit 8a and the inner wiring board 2b provided with the inner circuit 8b. In addition, a cavity 10 that vertically penetrates and opens is provided in the central portion of the package substrate 2 by counter boring or the like.
The inner peripheral portion of the cavity 10 of the inner circuit 1b is exposed as an inner lead portion 11b, and the outer peripheral end portion of the package substrate 2 is exposed to the outer lead portion 12b.
As exposed. On the other hand, the lead frame 3 is made by pressing a thin metal plate, and the terminals 6 and 6 are arranged on both sides, and the island portion 4 is arranged between the terminals 6 and 6. Are formed as a part of the lead frame 3. The package substrate 2 is attached to one surface of the island portion 4 of the lead frame 3 by adhering or joining it. By mounting the package substrate 2 on the island portion 4 in this way, the bottom of the cavities 10 formed on the package substrate 2 is formed by the island portion 4, and the semiconductor 1 such as an IC chip is cavitation on the surface of the island portion 4. It will be installed within 10. Then, a wire 13 such as a gold wire is bonded between the semiconductor 1 and inner lead portions 11a and 11b formed at the ends of the circuits 8a and 8b on the side of the cavity 10 to bond the semiconductor 1 to the circuits 8a and 8b.
Connect to. Wires 13 such as gold wires are bonded between the outer lead portions 12a and 12b formed on the circuits 8a and 8b at the peripheral end portion of the package substrate 2 and the base ends of the terminals 6 of the lead frame 3, respectively. The terminal 6 is connected to each circuit 8a, 8b. In this way, the semiconductor 1 and the terminal 6 can be electrically connected via the circuits 8a and 8b. Further, a heat dissipation plate 5 is attached by adhesion or the like to the surface of the island portion 4 opposite to the surface to which the package substrate 2 is joined. The heat radiating plate 5 is attached corresponding to the portion on which the semiconductor 1 is mounted, and it is preferable to use a plate having a high thermal conductivity such as a copper plate. The material of the heat dissipation plate 5 is not limited to this, but it is preferable to use a material having the same or similar coefficient of thermal expansion as the lead frame 3 and the molding resin 14 for sealing. After the package substrate 2 and the heat dissipation plate 5 are attached to the lead frame 3 as described above, the package substrate 2, the island portion 4, and the base portion of the terminal 6 are molded to form a resin.
A semiconductor package can be created by sealing with 14, and separating the island portion 4 and the terminal 6 from the frame of the lead frame 3. At this time, as shown in FIG. 1, the surface of the heat dissipation plate 5 is exposed without being embedded in the resin 14, and a heat dissipation fin 15 made of metal or the like is attached to the exposed surface of the heat dissipation plate 5. is there. In the semiconductor package thus manufactured as shown in FIG. 1, the heat generated from the semiconductor 1 is transferred from the island portion 4 of the lead frame 3 to the heat radiating plate 5, and the heat radiating fins 15 are applied to the semiconductor package. Heat is dissipated to the outside of the package. Here, as in the embodiment of FIG.
Is directly mounted on the island portion 4 of the lead frame 3, the heat generated by the semiconductor 1 can be directly transmitted from the island portion 4 to the heat dissipation plate 5.
It is possible to obtain a high heat dissipation effect.
上述のように本発明にあっては、半導体を実装したパッ
ケージ基板をリードフレームのアイランド部の片面に取
着し、このアイランド部の他方の片面に放熱用プレート
を取着してあるので、半導体から発熱された熱はリード
フレームのアイランド部を介して放熱用プレートに伝達
され、放熱用プレートから放熱させることができるもの
であって、半導体パッケージに熱がこもることを防ぐこ
とができるものであり、発熱量の高い半導体を実装する
ことが可能になるものである。As described above, in the present invention, the package substrate on which the semiconductor is mounted is attached to one surface of the island portion of the lead frame, and the heat dissipation plate is attached to the other surface of the island portion. The heat generated from the heat transfer plate is transmitted to the heat dissipation plate through the island portion of the lead frame and can be dissipated from the heat dissipation plate, which prevents the heat from being accumulated in the semiconductor package. Therefore, it becomes possible to mount a semiconductor having a high heat generation amount.
第１図は本発明の一実施例の断面図であり、１は半導
体、２はパッケージ基板、３はリードフレーム、４はア
イランド部、５は放熱用プレートである。FIG. 1 is a sectional view of an embodiment of the present invention, in which 1 is a semiconductor, 2 is a package substrate, 3 is a lead frame, 4 is an island portion, and 5 is a heat dissipation plate.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 樋口 徹 大阪府門真市大字門真1048番地 松下電工 株式会社内 (56)参考文献 特開 平１−293551（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Toru Higuchi 1048, Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Works, Ltd. (56) References JP-A-1-293551 (JP, A)
Claims (1)
フレームのアイランド部の片面に取着し、このアイラン
ド部の他方の片面に放熱用プレートを取着して成ること
を特徴とする半導体パッケージ。1. A semiconductor package comprising a package substrate on which a semiconductor is mounted, attached to one surface of an island portion of a lead frame, and a heat dissipation plate attached to the other surface of the island portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2245329A JPH06103722B2 (en) | 1990-09-14 | 1990-09-14 | Semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2245329A JPH06103722B2 (en) | 1990-09-14 | 1990-09-14 | Semiconductor package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04124860A JPH04124860A (en) | 1992-04-24 |
| JPH06103722B2 true JPH06103722B2 (en) | 1994-12-14 |
Family
ID=17132045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2245329A Expired - Lifetime JPH06103722B2 (en) | 1990-09-14 | 1990-09-14 | Semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103722B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2809945B2 (en) * | 1992-11-05 | 1998-10-15 | 株式会社東芝 | Semiconductor device |
| JP3419922B2 (en) * | 1994-12-07 | 2003-06-23 | 富士通株式会社 | Semiconductor device |
| KR100765604B1 (en) * | 2004-11-26 | 2007-10-09 | 산요덴키가부시키가이샤 | Circuit device and manufacturing method thereof |
-
1990
- 1990-09-14 JP JP2245329A patent/JPH06103722B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04124860A (en) | 1992-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6330158B1 (en) | Semiconductor package having heat sinks and method of fabrication | |
| JP2548350B2 (en) | Heat dissipation interconnect tape used for tape self-bonding | |
| EP0484180A1 (en) | Packaged semiconductor device having an optimized heat dissipation | |
| JPH0777258B2 (en) | Semiconductor device | |
| US4278991A (en) | IC Package with heat sink and minimal cross-sectional area | |
| US20020100963A1 (en) | Semiconductor package and semiconductor device | |
| US7102211B2 (en) | Semiconductor device and hybrid integrated circuit device | |
| JPS6042620B2 (en) | Semiconductor device encapsulation | |
| JPH06103722B2 (en) | Semiconductor package | |
| JP2004335493A (en) | Semiconductor device mounting structure | |
| CA2017080C (en) | Semiconductor device package structure | |
| CN101496151A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPH0637217A (en) | Semiconductor device | |
| JPH0382060A (en) | Semiconductor device | |
| JPH03238852A (en) | Mold type semiconductor integrated circuit | |
| JP2736161B2 (en) | Semiconductor device | |
| JPS6329413B2 (en) | ||
| JP2612468B2 (en) | Substrate for mounting electronic components | |
| JP4013780B2 (en) | Mounting structure of semiconductor device | |
| JP3894749B2 (en) | Semiconductor device | |
| JP2504262Y2 (en) | Semiconductor module | |
| JPH06103725B2 (en) | Semiconductor chip carrier | |
| JP2968704B2 (en) | Semiconductor device | |
| JPH02189959A (en) | Semiconductor device | |
| WO2023243306A1 (en) | Semiconductor device |