JPH06105878B2 - AGC device - Google Patents
AGC deviceInfo
- Publication number
- JPH06105878B2 JPH06105878B2 JP4232689A JP4232689A JPH06105878B2 JP H06105878 B2 JPH06105878 B2 JP H06105878B2 JP 4232689 A JP4232689 A JP 4232689A JP 4232689 A JP4232689 A JP 4232689A JP H06105878 B2 JPH06105878 B2 JP H06105878B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- pin diode
- amplifier
- input
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Receiver Circuits (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は衛星放送受信機のAGC(自動利得制御回路)装
置に関する。Description: TECHNICAL FIELD The present invention relates to an AGC (automatic gain control circuit) device for a satellite broadcast receiver.
従来の技術 衛星放送受信機においては、入力される信号のレベル範
囲は−61dBmから−28dBmとして目標定格が定められてい
る(参考文献:衛星放送受信機その1 目標定格 電波
技術協会 昭和58年6月出版)。このため衛星放送受信
機では、映像信号のFM復調を行う復調器への信号レベル
を一定にするためAGCが使われることが一般的である。
従来このAGCの機能はトランジスタのエミッタ電流が大
きくなるとその利得が減少することを利用したフォーワ
ードAGC方式が採用されていた。2. Description of the Related Art In satellite broadcast receivers, the target rating is set as the level range of the input signal is -61 dBm to -28 dBm (Reference: Satellite broadcast receiver No. 1 Target Rated Radio Engineering Association, 1983, 6). Monthly publication). For this reason, in a satellite broadcast receiver, AGC is generally used to keep the signal level to a demodulator that performs FM demodulation of a video signal constant.
Conventionally, the AGC function has adopted a forward AGC method that utilizes the fact that the gain decreases as the emitter current of the transistor increases.
以下、図面を参照しながら、上述したような従来のAGC
装置に関して説明を行う。第5図(a)は従来のAGC装
置を示すものである。第5図(a)において、1は第1
中間周波(1st IF)信号入力端子、2は広帯域増幅
器、3はイメージフィルタ。4は第2周波数変換器(2n
d Mix)、5は第2局部発振器、6は可変利得増幅器、
7は第2中間周波増幅器、8はピーク検波器、9は直流
増幅器である。Hereinafter, the conventional AGC as described above will be described with reference to the drawings.
The apparatus will be described. FIG. 5 (a) shows a conventional AGC device. In FIG. 5 (a), 1 is the first
Intermediate frequency (1st IF) signal input terminal, 2 wideband amplifier, 3 image filter. 4 is the second frequency converter (2n
d Mix), 5 is a second local oscillator, 6 is a variable gain amplifier,
Reference numeral 7 is a second intermediate frequency amplifier, 8 is a peak detector, and 9 is a DC amplifier.
以上のように構成されたAGC装置について、以下のその
動作について説明する。第5図は衛星放送受信器機の構
成の一例を示しており、AGCに関係しない要素は省いて
いる。入力端子1に入力された1st IF信号は広帯域増
幅器2によって約15dB増幅された後、イメージフィルタ
3によりイメージ帯のノイズが除かれて、2nd Mix4に
入力される。2nd Mix4は第2局部発振器5の信号とも
に選局機能を果たしており、1st IF信号から必要な1
波のみを2nd IF信号に周波数変換する役割を果たす。2
nd Mix4から出力された2nd IF信号は可変利得増幅器
6に入力される。可変利得増幅器6は利得制御端子を有
しており、その端子への入力電圧によって利得を可変で
きる。The operation of the AGC device configured as above will be described below. FIG. 5 shows an example of the configuration of the satellite broadcast receiver, and elements not related to AGC are omitted. The 1st IF signal input to the input terminal 1 is amplified by the wideband amplifier 2 by about 15 dB, then the image filter 3 removes noise in the image band, and then input to the 2nd Mix 4. 2nd Mix 4 fulfills the channel selection function with the signal of the 2nd local oscillator 5, and the 1st IF signal requires 1
It plays the role of frequency conversion of only waves to 2nd IF signal. 2
The 2nd IF signal output from the nd Mix 4 is input to the variable gain amplifier 6. The variable gain amplifier 6 has a gain control terminal, and the gain can be varied by the input voltage to the terminal.
第5図(b)は、可変利得増幅器6の一構成例を示して
おり、この用途のために特に設計されたトランジスタ
(例えば2 SC3077)を使用すれば、トランジスタ1段で
約40dBの利得制御が可能である。第5図(b)で10は入
力端子、11は出力端子、11,18は直流ブロックのための
キャパシタンス、15はベース接地のためのキャパシタン
ス、抵抗12,13,17はバイアス設定のためのものである。
利得制御端子14に制御電圧をVAGCを印加することにより
トランジスタ16のエミッタ電流を制御して増幅利得を可
変できる。より広い利得制御範囲を得るためには、エミ
ッタ接地増幅器よりもベース接地増幅器の方が好まし
く、混変調特性を良好に保つために信号レベルが大きい
時にエミッタ電流が大きくなるフォワードAGC方式が一
般的である。FIG. 5 (b) shows an example of the configuration of the variable gain amplifier 6, and if a transistor (for example, 2SC3077) specially designed for this application is used, a gain control of about 40 dB is achieved with one transistor stage. Is possible. In FIG. 5 (b), 10 is an input terminal, 11 is an output terminal, 11 and 18 are capacitances for a DC block, 15 is a capacitance for grounding the base, and resistors 12, 13, and 17 are for bias setting. Is.
By applying a control voltage VAGC to the gain control terminal 14, the emitter current of the transistor 16 can be controlled to change the amplification gain. In order to obtain a wider gain control range, the grounded-base amplifier is preferable to the grounded-emitter amplifier, and the forward AGC method in which the emitter current increases when the signal level is high is generally used in order to maintain good intermodulation characteristics. is there.
可変利得増幅器6から出力された2nd IF信号は信号レ
ベルが一定となっており、第2中間周波数増幅器7に入
力されピーク検波器8に適したレベルまで増幅される。
ピーク検波器8は入力された信号のピーク値に応じた直
流電圧を出力する。出力された直流電圧は直流増幅器9
によって充分増幅された後に可変利得増幅器6の制御端
子に印加される。こうして構成されたAGC閉ループは、
負帰還ループを構成しており、可変利得増幅器6に入力
される2nd IF信号のレベルが変動しても、その出力で
は一定のレベルとなるように制御系が働く。The 2nd IF signal output from the variable gain amplifier 6 has a constant signal level, is input to the second intermediate frequency amplifier 7, and is amplified to a level suitable for the peak detector 8.
The peak detector 8 outputs a DC voltage according to the peak value of the input signal. The output DC voltage is the DC amplifier 9
After being sufficiently amplified by, the signal is applied to the control terminal of the variable gain amplifier 6. The AGC closed loop constructed in this way is
It constitutes a negative feedback loop, and even if the level of the 2nd IF signal input to the variable gain amplifier 6 fluctuates, the control system works so that the output has a constant level.
発明が解決しようとする課題 しかしながら、上記のような構成では1st IF信号の入
力レベルが大きい時には、第2周波数変換器4において
相互変調が起るという問題が生じるので、近年第2周波
数変調器4の前段にも可変減衰器を挿入するAGC装置の
開発が望まれていた。However, in the above-mentioned configuration, when the input level of the 1st IF signal is large, there is a problem that intermodulation occurs in the second frequency converter 4, so that in recent years, the second frequency modulator 4 The development of an AGC device that inserts a variable attenuator in the previous stage was also desired.
本発明は上記課題に鑑み、1st IF信号の入力レベルが
高い時の第2周波数変換器の相互変調特性が問題となら
ないで、かつ入力レベルが低い時の1st IF入力端子か
らみたNFがAGCのために劣化しないようなAGC装置を提供
するものである。In view of the above problems, the present invention does not pose a problem with the intermodulation characteristics of the second frequency converter when the input level of the 1st IF signal is high, and the NF when viewed from the 1st IF input terminal when the input level is low is AGC. Therefore, an AGC device that does not deteriorate is provided.
課題を解決するための手段 この課題を解決するために本発明のAGC装置は、第1の
キャパシタンスの一方の端子を入力とし、その他方の端
子を第1の抵抗を介して接地し、かつ第1のPINダイオ
ードのカソード端子を接地し、第1のPINダイオードの
アノード端子に第2のPINダイオードのアノード端子を
接続し、第2のPINダイオードのカソード端子を第2の
抵抗を介して接地し、かつ第2のキャパシタンスの一方
の端子を接続し、第2のキャパシタンスの他方の端子を
出力端子とし、第1及び第2のPINダイオードの各々の
アノード端子の接続点に第3の抵抗の一方の端子を接続
し、第3の抵抗の他方の端子を第4の抵抗を介して減衰
量の制御端子に接続し、かつ第3のキャパシタンスを介
して接地してなる第1の可変減衰器を介して、入力信号
を周波数変換器に入力し、周波数変化された出力を第1
の増幅器を介して、第4のキャパシタンスの一方の端子
を入力端子とし、その他方の端子を第3のPINダイオー
ドのアノード端子に接続し、第3のPINダイオードのカ
ソード端子を第4のPINダイオードのアノード端子に接
続し、第4のPINダイオードのカソード端子を第5の抵
抗を介して接地し、かつ第5のキャパシタンスの一方の
端子を接続し、第5のキャパシタンスの他方の端子を出
力端子とし、第4のキャパシタンスと第3のPINダイオ
ードのカソード端子との接続点に第6の抵抗を接続し、
その他方の端子を第7の抵抗を介して減衰量の制御端子
に接続し、かつ第6のキャパシタンスを介して接地して
なる第2の可変減衰器に入力し、その出力を検波できる
まで増幅する第2の増幅器に入力して増幅し、その出力
をピーク検波器に入力して入力レベルに応じた直流電圧
出力を得て、その直流電圧出力を基準電圧と比較して比
較出力を直流増幅器を介して増幅し、その増幅器出力を
第1及び第2の可変減衰器の各々の利得制御端子に接続
して構成される。Means for Solving the Problem In order to solve this problem, an AGC device of the present invention uses one terminal of a first capacitance as an input, and the other terminal is grounded via a first resistor, and The cathode terminal of the first PIN diode is grounded, the anode terminal of the second PIN diode is connected to the anode terminal of the first PIN diode, and the cathode terminal of the second PIN diode is grounded via the second resistor. , And one terminal of the second capacitance is connected, the other terminal of the second capacitance is used as an output terminal, and one of the third resistors is connected to a connection point of the anode terminals of the first and second PIN diodes. A first variable attenuator which is connected to the other terminal of the third resistance, is connected to the other terminal of the third resistance to the attenuation control terminal via the fourth resistance, and is grounded via the third capacitance. The input signal through Input to the wave number converter and output the frequency-changed first
Via the amplifier, one terminal of the fourth capacitance is used as an input terminal, the other terminal is connected to the anode terminal of the third PIN diode, and the cathode terminal of the third PIN diode is connected to the fourth PIN diode. Connected to the anode terminal of the fourth PIN diode, the cathode terminal of the fourth PIN diode is grounded through the fifth resistor, and one terminal of the fifth capacitance is connected, and the other terminal of the fifth capacitance is connected to the output terminal. And connect a sixth resistor to the connection point between the fourth capacitance and the cathode terminal of the third PIN diode,
The other terminal is connected to the attenuation control terminal via the seventh resistor and is input to the second variable attenuator that is grounded via the sixth capacitance, and its output is amplified until it can be detected. Input to the second amplifier for amplification, the output is input to the peak detector to obtain a DC voltage output according to the input level, the DC voltage output is compared with the reference voltage, and the comparison output is the DC amplifier. And the amplifier output is connected to the gain control terminals of the first and second variable attenuators.
作用 この構成によって本発明のAGC装置では、第1の可変減
衰器は第1及び第2のキャパシタンスによって、入力端
子とPINダイオードの直流バイアスを分離しており、制
御端子電圧がPINダイオードの順方向降下電圧よりも高
くなるとPINダイオードに順方向電流が流れる。これはP
INダイオードが制御端子と接地間に並列接続で配置して
あるためである。PINダイオードは順方向電流によって
その内部抵抗が変化し、高周波信号に対してもほぼ純抵
抗を示し、その順方向電流が大きい程、内部抵抗は低
い。第1,第2及び第3の抵抗と2つのPINダイオードは
π型のアッテネータ回路を構成し、その減衰量は順方向
電流が大きい程小さくなる。With this configuration, in the AGC device of the present invention, the first variable attenuator separates the DC bias between the input terminal and the PIN diode by the first and second capacitances, and the control terminal voltage is in the forward direction of the PIN diode. When it becomes higher than the voltage drop, a forward current flows through the PIN diode. This is P
This is because the IN diode is connected in parallel between the control terminal and ground. The internal resistance of the PIN diode changes due to the forward current, and the PIN diode exhibits almost pure resistance even for a high frequency signal. The higher the forward current, the lower the internal resistance. The first, second and third resistors and the two PIN diodes form a π-type attenuator circuit, and the amount of attenuation thereof decreases as the forward current increases.
第2の可変減衰器も第1のそれと同様に第4及び第5の
キャパシタンスによって入出力端子とPINダイオードの
直流バイアスを分離しているが、2つのPINダイオード
は制御端子と接地間に直列接続で配置されている。この
ため制御端子電圧がPINダイオードの順方向降下電圧の
2倍より高くなるとPINダイオードに順方向電流が流れ
る。第2の可変減衰器も第4及び第5の抵抗とPINダイ
オードによってπ型のアッテネータ回路を構成してお
り、その減衰量は順方向電流が大きくほど小さくなる。Similarly to the first variable attenuator, the second variable attenuator separates the DC bias of the input / output terminal and the PIN diode by the fourth and fifth capacitances, but the two PIN diodes are connected in series between the control terminal and ground. It is located in. Therefore, when the control terminal voltage becomes higher than twice the forward drop voltage of the PIN diode, a forward current flows in the PIN diode. The second variable attenuator also constitutes a π-type attenuator circuit by the fourth and fifth resistors and the PIN diode, and the amount of attenuation decreases as the forward current increases.
第1及び第2の可変減衰器のPINダイオードの順方向電
流は制御端子電圧によって決定されるが、制御端子電圧
がゼロからだんだん大きくなる場合、先に第1の可変減
衰器のPINダイオードに順方向に電流が流れ始め、続い
て第2のそれに流れだす。このため各々の可変減衰器の
減衰量は同じ制御端子電圧でも異なり、第1の可変減衰
器が先に減衰量が少なくなる。第4及び第7の抵抗は各
々のPINダイオードの電流制限作用を果たす。The forward currents of the PIN diodes of the first and second variable attenuators are determined by the control terminal voltage, but if the control terminal voltage gradually increases from zero, the PIN diode of the first variable attenuator must first be forwarded. Current begins to flow in the direction, followed by the second. Therefore, the attenuation amount of each variable attenuator is different even with the same control terminal voltage, and the attenuation amount of the first variable attenuator decreases first. The fourth and seventh resistors serve to limit the current of each PIN diode.
第1及び第2の可変減衰器を通った信号は、もはや一定
レベルに制御されているが、この制御信号はピーク検波
器によって信号の入力レベルに応じた直流電圧出力を得
て、これを基準電圧と比較し、その比較電圧を直流増幅
器を介して充分増幅して得られる。この負帰還作用によ
りAGC機能は達成される。The signal that has passed through the first and second variable attenuators is no longer controlled to a constant level, but this control signal is obtained by the peak detector that obtains a DC voltage output according to the input level of the signal and uses this as a reference. It is obtained by comparing with a voltage and sufficiently amplifying the comparison voltage through a DC amplifier. The AGC function is achieved by this negative feedback action.
さて、第1の可変減衰器の役割は強入力の時における1s
t IF段の周波数変換の相互変調による妨害信号の発生
を抑制することであり、弱入力時には入力端子からみた
NFを悪化させないため極力減衰量は小さいことが望まし
い。また第2の可変減衰器の役割は、主に充分な利得の
可変範囲を有して、入力信号の広いレベル範囲にわたっ
てAGC機能を働かせることである。この可変減衰器は2nd
IF増幅器の後段に配置されているので、減衰量の増大
は直接入力端よりみたNF値に響かない。よって、弱入力
時は2nd IF帯に在る第2の可変減衰器が主に動作し、
入力信号レベルが高くなり強入力時に初めて第1の可変
減衰器が動作するという構成がNF及び相互変調特性の見
地から望ましい。By the way, the role of the first variable attenuator is 1s at the time of strong input.
This is to suppress the generation of interfering signals due to the intermodulation of the frequency conversion of the t IF stage.
It is desirable that the amount of attenuation is as small as possible so as not to deteriorate NF. The role of the second variable attenuator is mainly to have a sufficient variable range of gain so that the AGC function works over a wide level range of the input signal. This variable attenuator is 2nd
Since it is placed after the IF amplifier, the increase in attenuation does not affect the NF value seen directly from the input end. Therefore, at the time of weak input, the second variable attenuator in the 2nd IF band mainly operates,
A configuration in which the first variable attenuator operates only when the input signal level becomes high and a strong input is obtained is desirable from the viewpoint of NF and intermodulation characteristics.
本発明のAGC装置ではPINダイオードの制御端子及び接地
間ではの接続形式を並列と直列とで異なるように構成す
ることにより各々の可変減衰器の動作し初める制御端子
電圧値が異なるので、上記のように強入力時の相互変調
特性が改善されて、かつ弱入力時のNF劣化量が小さくて
済むものである。In the AGC device of the present invention, the control terminal voltage value at which the operation of each variable attenuator starts is different by configuring the connection type between the control terminal of the PIN diode and the ground to be different in parallel and series. Thus, the intermodulation characteristic at the time of strong input is improved, and the NF deterioration amount at the time of weak input is small.
実施例 以下本発明の一実施例について図面を参照しながら説明
する。第1図(a)は本発明の一実施例におけるAGC装
置のブロック図を示すものである。Embodiment One embodiment of the present invention will be described below with reference to the drawings. FIG. 1 (a) is a block diagram of an AGC device according to an embodiment of the present invention.
第1図(a)で102は第1の可変減衰器で、その構成例
を第1図(b)に示す103は20dB程度の利得を有する2nd
IFの増幅器、104は第2の可変減衰器でその構成例を
第1図(c)に示す。1〜9までは従来例における構成
例の第5図と同等である。AGC系を構成する可変減衰器
は第1及び第2のものがあり、それぞれ1st IF段と2nd
IF段とに配置している。In FIG. 1 (a), 102 is a first variable attenuator, and its configuration example 103 shown in FIG. 1 (b) is 2nd having a gain of about 20 dB.
An IF amplifier and a second variable attenuator 104 are shown in FIG. 1 to 9 are equivalent to FIG. 5 of the configuration example in the conventional example. There are first and second variable attenuators that compose the AGC system, which are the 1st IF stage and the 2nd
It is placed at the IF stage.
衛星放送受信器の1st IF信号の入力レベル範囲は、前
述したように−61dBm〜−28dBmが目標定格として定めら
れており、受信機のAGC範囲はこれらを充分満足するこ
ととすれば第2図に示すようなレベルダイヤが望まし
い。第2図でAGCの動作範囲は受信機の各ブロックの利
得の量産バラツキを考慮して1st IF信号レベルが−70d
Bmから−20dBmとした。入力信号レベルが低く、−70dBm
から−50dBmまででは、2nd IF段の利得のみが変化し、
−50dBm以上では1st IF段の利得も同時に変化すること
とにより、1st IF段で強入力信号時に相互変調特性が
劣化しない様に考慮している。この図では、利得の可変
範囲は、1st IF段及び2nd IF段で各々が25dB及び40dB
を有していると仮定している。The input level range of the 1st IF signal of the satellite broadcasting receiver is set as the target rating of -61dBm to -28dBm as described above, and the AGC range of the receiver is shown in Fig. 2 if it is sufficiently satisfied. The level diagram shown in is preferable. In Fig. 2, the operating range of the AGC is that the 1st IF signal level is -70d considering the mass production variation of the gain of each block of the receiver.
It was set to −20 dBm from Bm. Low input signal level, -70 dBm
From --50 dBm, only the gain of the 2nd IF stage changes,
At −50 dBm and above, the gain of the 1st IF stage also changes at the same time, so that the intermodulation characteristics do not deteriorate when the 1st IF stage has a strong input signal. In this figure, the variable gain range is 25 dB and 40 dB for the 1st IF stage and the 2nd IF stage, respectively.
Is assumed to have.
第1図(b)は1st IF段に配置されている可変減衰器1
02の回路図で、キャパシタンス111,116は可変減衰器102
の入出力端子110,107とバイアスを分離するためのもの
であり、高周波信号に対してはそのインピーダンスは無
視できる。PINダイオード113,114と抵抗112,118,115は
π型のアッテネータ回路を構成しており、PINダイオー
ド113,114の内部抵抗の変化により、可変減衰器102の減
衰量は変化する。PINダイオード113,114に流れる順方向
電流(ID)は制御端子121に印加される電圧(VAGC)に
よって決まるが、ここで抵抗112,115,118等は高周波ア
ッテネータ回路を構成し、入出力インピーダンスを50Ω
にマッチングさせるため基本的には80Ω〜300Ω程度で
あるが、抵抗120はそれらに比べると充分大きくできる
ので、この抵抗120で順方向電流が制限される。Fig. 1 (b) shows the variable attenuator 1 arranged in the 1st IF stage.
In the circuit diagram of 02, the capacitances 111 and 116 are variable attenuators 102.
The input / output terminals 110 and 107 are separated from the bias, and the impedance thereof can be ignored for a high frequency signal. The PIN diodes 113, 114 and the resistors 112, 118, 115 form a π-type attenuator circuit, and the attenuation amount of the variable attenuator 102 changes according to the change of the internal resistance of the PIN diodes 113, 114. The forward current (ID) flowing through the PIN diodes 113 and 114 is determined by the voltage (VAGC) applied to the control terminal 121. Here, the resistors 112, 115 and 118 compose a high frequency attenuator circuit, and the input / output impedance is 50Ω.
It is basically about 80Ω to 300Ω in order to match with, but since the resistor 120 can be made sufficiently larger than those, the forward current is limited by the resistor 120.
同様に第1図(c)は2nd IF段に配置されている可変
減衰器104の回路図であるが、キャパシタンス131,135は
可変減衰器104の入出力端子とバイアスを分離するため
のものであり、高周波信号に対してはそのインピーダン
スは無視できる。PINダイオード132,133と抵抗137,134
はπ型のアッテネータ回路を構成しており、PINダイオ
ード132,133の内部抵抗の変化により、可変減衰器104の
減衰量は変化する。PINダイオード132,133に流れる順方
向電流は制御端子140に印加される電圧(VAGC)によっ
て決まるが、ここで抵抗137,134は高周波アッテネータ
回路を構成しており、入出力インピーダンスを50Ωにマ
ッチングさせるためには基本的には80Ω〜300Ω程度で
あるが、抵抗139はそれらに比べると充分大きくできる
ので、この抵抗139で順方向電流が制限される。Similarly, FIG. 1 (c) is a circuit diagram of the variable attenuator 104 arranged in the 2nd IF stage, but the capacitances 131 and 135 are for separating the input / output terminals of the variable attenuator 104 from the bias, Its impedance can be ignored for high frequency signals. PIN diodes 132,133 and resistors 137,134
Constitutes a π-type attenuator circuit, and the attenuation amount of the variable attenuator 104 changes according to the change of the internal resistance of the PIN diodes 132 and 133. The forward current flowing through the PIN diodes 132 and 133 is determined by the voltage (VAGC) applied to the control terminal 140. Here, the resistors 137 and 134 form a high frequency attenuator circuit, and are basically required to match the input / output impedance to 50Ω. Although it is about 80Ω to 300Ω, the resistor 139 can be made sufficiently larger than those, so that the forward current is limited by the resistor 139.
さて、第1図(b)及び(c)に示すように構成された
第1及び第2の可変減衰器102,104では、PINダイオード
をそれぞれ2ケ使用しており、制御端子120,104と接地
との間に並列ないし直列接続されている。PINダイオー
ドはその順方向電流が変化すると内部抵抗が変化する素
子であり、その特性図を第3図(a)に示す。順方向電
流が大きくなる程、内部抵抗が小さくなる。Now, in the first and second variable attenuators 102 and 104 configured as shown in FIGS. 1 (b) and (c), two PIN diodes are used, respectively, and between the control terminals 120, 104 and the ground. Are connected in parallel or in series. The PIN diode is an element whose internal resistance changes when its forward current changes, and its characteristic diagram is shown in FIG. As the forward current increases, the internal resistance decreases.
そのため第1及び第2の可変減衰器と減衰量と制御電圧
との関係は第3図(b)のようになる。すなわち、PIN
ダイオード132,133を直列接続した可変減衰器104の方が
PINダイオード113,114を並列接続した可変減衰器102よ
りも高いAGC制御電圧(VAGC)で順方向電流が流れなく
なるので、その減衰量は第3図(b)に示すようにより
高いVAGCから多くなり始める。その効果により第2図に
示したようなAGCの利得制御が可能となる。Therefore, the relationship between the first and second variable attenuators, the attenuation amount, and the control voltage is as shown in FIG. 3 (b). Ie PIN
The variable attenuator 104 in which the diodes 132 and 133 are connected in series is
Since the forward current does not flow at a higher AGC control voltage (VAGC) than that of the variable attenuator 102 in which the PIN diodes 113 and 114 are connected in parallel, the amount of attenuation starts to increase from a higher VAGC as shown in FIG. 3 (b). The effect enables the gain control of the AGC as shown in FIG.
なお、本実施例では2nd Mix4で生ずる相互変調を抑圧
するためと1st IF入力端子1よりみたNF値の劣化を最
小とする目的で、第1の可変減衰器102を2nd Mixの前
段に配置した、しかし第4図のブロック図に示すよう
に、1st IF増幅器(広帯域増幅器)の前段、ないし1st
IF増幅器は一般的にトランジスタ二段増幅器として構
成れさるのでその段間に配置することもできる。1st I
F増幅器2の前段においた場合には、2nd Mixのみなら
ず1st IF増幅器2で生ずる強入力時の相互変調に対し
ても抑圧効果が生ずる。しかしNF値は多少悪くなるの
で、両者の効果を勘案して仕様に沿った設計が必要であ
る。またPINダイオードの極性は制御端子電圧により順
方向電流を流すことができれば良いので、実施例以外の
極性の接続も可能であることは言うまでない。In this embodiment, the first variable attenuator 102 is arranged in front of the 2nd Mix for the purpose of suppressing the intermodulation generated in the 2nd Mix 4 and minimizing the deterioration of the NF value seen from the 1st IF input terminal 1. However, as shown in the block diagram of FIG. 4, the first stage of the 1st IF amplifier (wideband amplifier), or 1st
Since the IF amplifier is generally configured as a transistor two-stage amplifier, it can be arranged between the stages. 1st I
When it is placed in front of the F amplifier 2, not only the 2nd mix but also the intermodulation at the time of strong input generated in the 1st IF amplifier 2 is suppressed. However, the NF value becomes a little worse, so it is necessary to design in accordance with the specifications, considering the effects of both. Further, it is needless to say that the polarity of the PIN diode may be a polarity other than that of the embodiment, as long as the forward current can be made to flow by the control terminal voltage.
発明の効果 以上のように本発明は、1st IF段にPINダイオードを制
御端子と接地間に並列接続してなる第1の可変減衰器を
配置し、2nd IF段にPINダイオードを直列接続してなる
第2の可変減衰器を配置してAGC系を構成し、信号の弱
入力レベルでは第2の可変減衰器が動作してNFの劣化を
小さくし、強入力レベルでは第1の可変減衰器が動作し
て相互変調特性の劣化を防ぐことができるので、その実
用的効果は大なるものがある。Effects of the Invention As described above, according to the present invention, the first variable attenuator formed by connecting the PIN diode in parallel between the control terminal and the ground is arranged in the 1st IF stage, and the PIN diode is connected in series in the 2nd IF stage. The second variable attenuator is arranged to form an AGC system, and the second variable attenuator operates at a weak signal input level to reduce NF deterioration, and at a strong input level, the first variable attenuator. Can be operated to prevent the deterioration of the intermodulation characteristics, so that its practical effect is great.
第1図(a)は本発明の一実施例におけるAGC装置のブ
ロック図、第1図(b)及び(c)は一実施例における
第1及び第2の可変減衰器の回路図、第2図は本実施例
におけるAGC系の利得配分を示す図、第3図(a)はPIN
ダイオードの内部抵抗と順方向電流の特性図、第3図
(b)は実施例における可変減衰器の減衰量と制御端子
電圧の特性図、第4図は本発明の他の実施例におけるブ
ロック図、第5図(a)は本発明の従来例におけるAGC
装置のブロック図、第5図(b)はその可変利得増幅器
の回路図である。 1……1st IF入力端子、2……広帯域増幅器、3……
イメージフィルタ、4……2nd Mix、5……第2局部発
振器、7……第2中間周波増幅器、8……ピーク検波
器、9……直流増幅器、102……第1の可変減衰器、103
……第2中間周波増幅器、104……第2の可変減衰器。FIG. 1 (a) is a block diagram of an AGC device in one embodiment of the present invention, and FIGS. 1 (b) and (c) are circuit diagrams of first and second variable attenuators in one embodiment. The figure shows the gain distribution of the AGC system in this embodiment, and FIG. 3 (a) shows the PIN.
FIG. 3B is a characteristic diagram of the internal resistance of the diode and the forward current, FIG. 3B is a characteristic diagram of the attenuation amount of the variable attenuator and the control terminal voltage in the embodiment, and FIG. 4 is a block diagram in the other embodiment of the present invention. FIG. 5 (a) shows the AGC in the conventional example of the present invention.
FIG. 5B is a block diagram of the device and is a circuit diagram of the variable gain amplifier. 1 …… 1st IF input terminal, 2 …… Broadband amplifier, 3 ……
Image filter, 4 ... 2nd Mix, 5 ... Second local oscillator, 7 ... Second intermediate frequency amplifier, 8 ... Peak detector, 9 ... DC amplifier, 102 ... First variable attenuator, 103
...... Second intermediate frequency amplifier, 104 ...... Second variable attenuator.
Claims (1)
端子とし、その他方の端子を第1の抵抗を介して接地す
るとともに、第1のPINダイオードのカソード端子に接
続し、第1のPINダイオードのアノード端子に第2のPIN
ダイオードのアノード端子を接続し、第2のPINダイオ
ードのカソード端子を第2の抵抗を介して接地するとと
もに、第2のキャパシタンスの一方の端子に接続し、第
2のキャパシタンスの他方の端子を出力端子とし、第1
及び第2のPINダイオードの各々のアノード端子の接続
点に第3の抵抗の一方の端子を接続し、第3の抵抗の他
方の端子を第4の抵抗を介して減衰量の制御端子に接続
するとともに、第3のキャパシタンスを介して接地して
なる第1の可変減衰器と、この第1の可変減衰器を通し
て入力される入力信号を周波数変換する周波数変換器
と、周波数変換された出力信号を、第1の増幅器を介し
て入力する第2の可変減衰器とを備え、この第2の可変
減衰器は、第4のキャパシタンスの一方の端子を入力端
子とし、その他方の端子を第3のPINダイオードのアノ
ード端子に接続し、第3のPINダイオードのカソード端
子を第4のPINダイオードのアノード端子に接続し、第
4のPINダイオードのカソード端子を第5の抵抗を介し
て接地するとともに第5のキャパシタンスの一方の端子
に接続し、第5のキャパシタンスの他方の端子を出力端
子とし、第4のキャパシタンスと第3のPINダイオード
のカソード端子との接続点に第6の抵抗を接続し、第6
の抵抗の他方の端子を第7の抵抗を介して減衰量の制御
端子に接続するとともに第6のキャパシタンスを介して
接地して構成し、この第2の可変減衰器の出力信号を検
波できるまで増幅する第2の増幅器と、第2の増幅器の
出力信号をピーク検波する検波器とを設け、このピーク
検波器より入力レベルに応じた直流電圧出力を得て、そ
の直流電圧出力を直流増幅器を介して増幅し、その直流
増幅器の出力信号を第1及び第2の可変減衰器の各々の
利得制御端子に供給してなるAGC装置。Claim: What is claimed is: 1. One terminal of the first capacitance is used as an input terminal, and the other terminal is grounded via a first resistor and connected to the cathode terminal of the first PIN diode. The second PIN on the anode terminal of the PIN diode
Connect the anode terminal of the diode, ground the cathode terminal of the second PIN diode through the second resistor, and connect it to one terminal of the second capacitance and output the other terminal of the second capacitance. First terminal
And one terminal of the third resistor is connected to the connection point of the anode terminals of the second PIN diode, and the other terminal of the third resistor is connected to the attenuation control terminal via the fourth resistor. And a first variable attenuator which is grounded via a third capacitance, a frequency converter which frequency-converts an input signal input through the first variable attenuator, and a frequency-converted output signal. And a second variable attenuator for inputting the signal through the first amplifier, the second variable attenuator having one terminal of the fourth capacitance as an input terminal and the other terminal as a third terminal. Connected to the anode terminal of the PIN diode of, the cathode terminal of the third PIN diode is connected to the anode terminal of the fourth PIN diode, and the cathode terminal of the fourth PIN diode is grounded via the fifth resistor. Fifth Cap Connected to one terminal of Shitansu, the other terminal of the fifth capacitance and the output terminal, a sixth resistor connected to the connection point between the cathode terminal of the fourth capacitance and the third PIN diode, the sixth
The other terminal of the resistor is connected to the attenuation control terminal via the seventh resistor and is grounded via the sixth capacitance until the output signal of the second variable attenuator can be detected. A second amplifier that amplifies and a detector that peak-detects the output signal of the second amplifier are provided, a DC voltage output corresponding to the input level is obtained from this peak detector, and the DC voltage output is output to the DC amplifier. An AGC device which is amplified via the DC power amplifier and supplies the output signal of the DC amplifier to the gain control terminals of the first and second variable attenuators.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4232689A JPH06105878B2 (en) | 1989-02-22 | 1989-02-22 | AGC device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4232689A JPH06105878B2 (en) | 1989-02-22 | 1989-02-22 | AGC device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02222291A JPH02222291A (en) | 1990-09-05 |
| JPH06105878B2 true JPH06105878B2 (en) | 1994-12-21 |
Family
ID=12632887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4232689A Expired - Lifetime JPH06105878B2 (en) | 1989-02-22 | 1989-02-22 | AGC device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105878B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4674441B2 (en) * | 2004-03-09 | 2011-04-20 | 富士通株式会社 | amplifier |
| CN101933324B (en) * | 2008-01-30 | 2013-10-23 | 汤姆森特许公司 | Tuner comprising IF filter with controllable damping stage and receiver comprising respective tuner |
-
1989
- 1989-02-22 JP JP4232689A patent/JPH06105878B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02222291A (en) | 1990-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4520507A (en) | Low noise CATV converter | |
| GB2323727A (en) | Gain control in a TV tuner with control applied to an attenuator and an amplifier | |
| US4403346A (en) | AGC System for wide band tuner | |
| JPH11150435A (en) | Gain control rf signal amplifier | |
| JPH06105878B2 (en) | AGC device | |
| US4385400A (en) | Automatic gain control arrangement useful in an FM radio receiver | |
| JPH0678241A (en) | Automatic gain control circuit | |
| US20010013811A1 (en) | Grounded emitter amplifier and a radio communication device using the same | |
| JP3896962B2 (en) | Tuner circuit | |
| US20030181177A1 (en) | High-frequency receiver apparatus | |
| JPH10190509A (en) | Microwave broadcasting reception circuit | |
| JP2001111369A (en) | Gain control amplifier circuit, mixer circuit, and receiver and transmitter using the same | |
| JP3336758B2 (en) | Variable attenuation circuit | |
| US20090021650A1 (en) | Common receiver for terrestrial TV and CATV | |
| JP2008099146A (en) | Amplification circuit and receiver | |
| JP2519320Y2 (en) | Tuner AGC circuit | |
| JP2522432Y2 (en) | FM receiver | |
| CN100546184C (en) | Channel selector with automatic gain controller | |
| JP2000022466A (en) | Variable attenuation circuit | |
| JPH088774A (en) | Automatic gain control circuit | |
| JP2599884Y2 (en) | AGC circuit of high frequency amplifier | |
| JPS6314490Y2 (en) | ||
| KR0133088Y1 (en) | Rf signal attenuator of tuner | |
| JPS6288441A (en) | Booster for television receiver | |
| JPH0718192Y2 (en) | TV tuner |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20071221 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20081221 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 15 Free format text: PAYMENT UNTIL: 20091221 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 15 Free format text: PAYMENT UNTIL: 20091221 |