JPH0610906B2 - 遅延回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、テレビジョン信号等の録画再生を行うビデ
オテープレコーダ（以下ＶＴＲと称す）に適用して好適
な遅延回路に関する。

［従来の技術］ 同一のＶＴＲを使用して記録された磁気テープを再生す
るときには、再生トラッキングの調整は不要である。

しかし、異なるＶＴＲによって記録された磁気テープを
再生するときには、再生トラッキングの調整をする必要
がある場合がある。

特に、規格が統一されたＶＴＲであっても、メーカが異
なったりすると、このトラッキング調整の問題が生ず
る。

そのため、ＶＴＲには通常このトラッキングを外部で調
整できる手段が設けられている。

トラッキングが調整手段には第３図に示すような遅延回
路１０が設けられ、ここにおいてトラッキング用の制御
信号が生成されることになる。

同図に示すように、遅延回路１０は可変抵抗器Ｒ0とコ
ンデンサＣ0が直列接続されており、この可変抵抗器Ｒ0
の値を変えることによって、遅延時間を変化させてい
る。

また、この遅延回路１０にはコンデンサＣ0の電荷を放
電させるための放電回路１１と、コンデンサＣ0が充電
されたことを認識させる充電認識回路１２も備えられて
いる。

放電回路１１はトランジスタＴr1と抵抗器Ｒ1,Ｒ2で構
成されている。トランジスタＴr1のベースにはモノマル
チリセット信号ｍが供給され、モノマルチリセット信号
ｍがハイレベルとなったときコンデンサＣ0の電荷が放
電される。

充電認識回路１２はトランジスタＴr2と抵抗器Ｒ3，Ｒ
4，Ｒ5で構成されている。コンデンサＣ0の充電が完了
するとトランジスタＴr2がオンするため、このオン状態
を検出することによって、コンデンサＣ0の充電完了を
認識できる。

このような構成の遅延回路１０は、第４図Ａに示すよう
に、起動信号ａがロー状態のときモノマルチリセット信
号ｍがハイ状態となり、放電回路１１のトランジスタＴ
r1をオン状態とする。これによってコンデンサＣ0の電
荷は放電される。

このとき充電認識回路１２のトランジスタＴr2はオフ状
態であり、トランジスタＴr2のコレクタ側に接続された
インバータ１３を介して制御信号端子Ｃにはオフ信号
（ハイレベル）が出力される。

次に、起動信号ａがハイ状態に反転すると、モノマルチ
リセット信号ｍがロー状態となり、充電回路１１のトラ
ンジスタＴr1をオフ状態とする。

そのため、コンデンサＣ0は第４図Ｂに示すように充電
が開始される。

コンデンサＣ0の充電が完了すると、充電認識回路１２
のトランジスタＴr2がオン状態となり、第４図Ｃに示す
ように制御端子Ｃにはオン信号が出力される。

したがって、可変抵抗器Ｒ0及びコンデンサＣ0の時定数
によって設定された遅延時間（充電時間）Ｔだけ、制御
信号ｃは起動信号ａより遅延される。

［発明が解決しようとする問題点］ ところで、上述した構成においては、記録パターンの異
なるＶＴＲで録画されたテープを再生する場合、トラッ
キング調整のために可変抵抗器Ｒ0をその都度変更しな
ければならない問題点があった。

したがって、トラッキング調整の度、ＶＴＲ本体に設け
られているトラッキング用調整つまみを回す必要があ
り、そのためにはオペレータは常にＶＴＲ本体まで近づ
かなければならない問題点があった。

そこで、この発明ではこのような従来の問題点を構成簡
単に解決したもであって、遠隔操作によっても、トラッ
キング調整用の遅延時間を変更することができるように
した遅延回路を提案するものである。

［問題点を解決するための技術的手段］ 上述の問題点を解決するため、この発明においては、テ
レビジョン信号等の録画再生を行なうビデオテープレコ
ーダにおける遅延回路において、コンデンサ及び抵抗器
の時定数より信号を所定時間遅延させる基準時間遅延回
路と、所定時間に対応するロック信号をカウントして格
納するカウントレジスタと外部データをトラッキング調
整用の補助データとして格納する加算用レジスタと前記
カウントレジスタに格納された測定置と前記加算用レジ
スタの外部データとを加算する加算器とから成り、前記
基準時間遅延回路の遅延時間を基に、外部からのデータ
によって遅延時間を可変する遅延時間調整回路と、該遅
延時間調整回路において調整された遅延時間を格納する
記憶手段と、起動信号の入力によってカウントを開始す
るカウント回路と、前記記憶手段のデータと前記カウン
ト回路の出力データとを比較し、一致した時にデータ一
致信号を出力する比較回路と、前記各回路を駆動制御す
るシステム制御回路とを具備し、 外部からのデータによって調整された遅延時間だけ起動
信号より遅延させて制御信号を出力することを特徴とす
るものである。

［作 用］ この構成において、遅延時間を変更する場合、起動信号
ａの入力前に、基準時間遅延回路２において予め設定さ
れている時間ｔ１を基に、遅延時間調整回路３において
外部からのデータＴ2によって遅延時間が可変される。

この外部データＴ2はリモコン等によって遠隔時に制御
されることによって設定されたトラッキング調整用のデ
ータである。

外部データＴ2を加味したデータＴ0が記憶憶手段４に格
納される。

次に、起動信号ａが入力されるとカウンタ回路５におい
てカウントが開始される。

記憶手段４のデータＴ0とカウンタ回路５の出力データ
が比較回路６において比較される。

比較回路６において上述した２つのデータ内容が一致し
た場合、データ一致信号ｄが出力される。

このデータ一致信号ｄに基づいて制御信号ｃが出力され
る。

その結果、制御信号ｃは起動信号ａが入力されてから外
部入力によって変更されたデータＴ0に対応する時間ｔ0
だけ遅延されて出力される。

したがって、遠隔操作によってトラッキング調整用の遅
延時間を容易に変更することができる。

［実 施 例］ 続いて、この発明に係る遅延回路の一例をＶＴＲのトラ
ッキング調整回路に適用した場合につき、第１図以下を
参照して詳細に説明する。

第１図はこの発明に係る遅延回路の具体的構成を示す図
である。

図中、１は遅延回路であり、この遅延回路１は基準時間
遅延回路２、遅延時間調整回路３、記憶手段であるレジ
スタ４、カウンタ回路５、比較回路６及びシステム制御
回路７で構成されている。

基準時間遅延回路２は従来の遅延回路１０とほぼ同じ回
路構成であり、放電回路１１、充電認識回路１２、可変
抵抗器Ｒ0及びコンデンサＣ0で構成されている。

遅延時間調整回路３はアンドゲート３１、カウントレジ
スタ３２、加算用レジスタ３３及び加算器３４で構成さ
れている。

カウンタ回路５はアンドゲート５１とカウントレジスタ
５２を有する。

このような構成の遅延回路１を用いてＶＴＲのトラッキ
ング調整を行う場合ついて、第２図のタイミングチャー
トを参照して以下詳細に説明する。

第２図Ａに示す起動信号ａがシステム制御回路７に入力
される前（ロー状態とき）に基準時間遅延回路２におい
て、予め設定されている遅延時間ｔ１（以下基準時間と
称す）を測定する。

放電回路１１において、システム制御回路７から供給さ
れる第２図Ｂに示すモノマルチリセット信号ｍが通常オ
ン状態（ローレベル）であり、トランジスタＴr1が動作
するため、コンデンサＣ0の電荷は放電され電荷の無い
状態となっている。

基準時間を測定する場合、まずシステム制御回路７にお
いてモノマルチリセット信号をオフ状態とし、放電回路
１１のトランジスタＴr1をカットオフ状態と制御する。

その結果、第２図Ｃに示すようにコンデンサＣ0に電荷
が蓄えられる。

このとき、充電認識回路１２に設けられているトランジ
スタＴr2のコレクタ側からは第２図Ｄに示すような充電
完了信号ｅ（ハイレベルの信号）がアンドゲート３１に
供給されている。

アンドゲート３１には充電認識回路１２においてトラン
ジスタＴr2がオン状態になるまで（充電完了まで）ハイ
レベル信号が供給される。

充電が完了すると、システム制御回路７及びアンド−ゲ
ート３１にロー状態の信号ｅが供給される。

このように、トランジスタＴr1がオンして放電されたの
ち、コンデンサＣ0の充電が完了するまでの期間だけ、
アンドゲート３１が開かれる。

一方、アンドゲート３１にはカウンタ用クロック端子Ｋ
から一定周期のクロック信号ｋ（第２図Ｅに示す）が供
給される。

システム制御回路７はコンデサＣ0の充電開始（モノマ
ルチリセット信号ｍがロー状態となったとき）と同時
に、レジスタクリア信号ｒ（第２図Ｆに示す）をロー状
態にして、カウントレジスタ３２を機能状態にする。

その結果、カウントレジスタ３２ではコンデンサＣ0が
充電中、アンドゲート３１からの出力されたクロック信
号ｋをカウントする。従って第２図Ｇに示すように、レ
ジスト３２のカウント値Ｔ1から、このカウント値Ｔ1に
対応する基準時間ｔ1を測定することができる。

次に、外部入力端子８、例えばスイッチ８Ａ，８Ｂから
基準時間ｔ1をもとに調整するデータＴ2（第２図Ｈに示
す）がシステム制御回路７に供給される。

このデータＴ2はリモコン等によって遠隔的にも制御で
きるものであって、トラッキング調整用の補助データと
して作用する。外部データＴ2は加算用レジスタ３３に
その調整時間ｔ2に対応するデータとして供給される。

次に、カウントレジスタ３２に格納されている測定値Ｔ
1と、加算用レジスタ３３のデータＴ2とが加算器３４で
加算され、その加算データＴ0（第２図Ｉに示す）が記
憶手段であるレジスタ４に格納される。

その後、起動信号ａ（ハイ信号）がシステム制御回路７
に入力されると、システム制御回路７からカウントレジ
スタ５２に第２図Ｊに示すようなレジスタクリア信号ｐ
が供給される。

その結果、カウントレジスタ５２はカウント用クロック
端子Ｋから一定周期で出力されるクロック信号ｋ（第２
図Ｅに示す）とシステム制御回路７から供給されるカウ
ント許可信号ｓ（第２図Ｊに示す）がアンドゲート５１
に供給され、その出力信号であるクロック信号ｋがカウ
ントレジスタ５２でカウントされる。

カウントレジスタ５２のカウント値は比較回路６に供給
され、レジスタ４において格納されているデータＴ0と
比較される。

その結果、データ値が一致すると、比較回路６からは第
２図Ｋに示すようなデータ一致信号ｄがシステム制御回
路７に供給される。

データ一致信号ｄが供給されると、システム制御回路７
では第２図Ｌに示すような制御信号ｃを出力する。

すなわち、同じカウンタ用クロックｋを用いて遅延時間
をカウントしているため、レジスタ４に格納されている
カウント値Ｔ0とカウントレジスタ５２のカウント値が
一致するということは、換言するとカウント値が一致す
るためにレジスタ４に格納されているデータＴ0に対応
する時間ｔ0だけ制御信号ｃの出力が起動信号ａの入力
より遅れるということになる。

したがって、制御信号ｃは起動信号ａが入力されてか
ら、外部入力によって調整された遅延時間だけ遅延され
て出力されることになる。

なお、外部スイッチ８Ａ，８Ｂを手動操作することによ
っても、任意のトラッキング調整用外部データＴ2を得
ることができる。

勿論、この外部入力回路８を遠隔操作して加算レジスタ
３３に調整用のデータＴ2を入力することも可能であ
る。

また、この実施例ではトラッキング調整用にこの発明に
係る遅延回路を用いているが、これに限らず、他の遅延
時間を遠隔的に調整する目的のものに用いることも可能
である。

第２図Ｈに示すデータＴ2のタイミングはこの実施例に
おいてはデータＴ1と同時に加算レジスタ３３に供給さ
れているが、これに限らず起動信号ａがハイ状態になる
までならばいつでもよい。

また、カウント許可信号ｓをこの実施例では起動信号ａ
がハイ状態になった時点でハイ状態しているが（第２図
Ｊ参照）、カウント許可信号ｓは起動信号ａがハイ状態
になるまでにハイ状態になっていればよく、このタイミ
ングに限るものではない。

［発明の効果］ 以上説明したように、この発明はテレビジョン信号等の
録画再生を行なうビデオテープレコーダにおける遅延回
路において、コンデンサ及び抵抗器の時定数より信号を
所定時間遅延させる基準時間遅延回路と、所定時間に対
応するクロック信号をカウントして格納するカウントレ
ジスタと外部データをトラッキング調整用の補助データ
として格納する加算用レジスタと前記カウントレジスタ
に格納された測定値と前記加算用レジスタの外部データ
とを加算する加算器とから成り、前記基準時間遅延回路
の遅延時間を基に、外部からのデータによって遅延時間
を可変する遅延時間調整回路と、該遅延時間調整回路に
おいて調整された遅延時間を格納する記憶手段と、起動
信号の入力によってカウントを開始するカウント回路
と、前記記憶手段のデータと前記カウント回路の出力デ
ータとを比較し、一致した時にデータ一致信号を出力す
る比較回路と、前記各回路を駆動制御するシステム制御
回路とを具備し、外部からのデータによって調整された
遅延時間だけ起動信号より遅延させて制御信号を出力す
ることを特徴とするものである。

この発明の構成によれば、デジタル処理可能な外部入力
回路によって、遅延時間を変更することができるため、
リモートコントロール等の遠隔操作によっても容易に遅
延時間を調整することができる。また、クロック信号を
カウントするという非常に簡単な構成で遅延時間を外部
データにより調整することができる。

従って、この発明に係る遅延回路は上述したようなＶＴ
Ｒなどに適用して極めて好適である。

【図面の簡単な説明】

第１図はこの発明に係る遅延回路の一例を示す系統図、
第２図はこの発明に係る遅延回路のタイミングチャー
ト、第３図は従来の遅延回路の一例を示す系統図、第４
図は従来の遅延回路のタイミングチャートである。 １……遅延回路 ２……基準時間遅延回路 ３……遅延時間調整回路 ４……記憶手段 ５……カウンタ回路 ６……比較回路 ７……システム制御回路 ａ……起動信号 ｃ……制御信号 ｄ……データ一致信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】テレビジョン信号等の録画再生を行なうビ
   デオテープレコーダにおける遅延回路において、コンデ
   ンサ及び抵抗器の時定数より信号を所定時間遅延させる
   基準時間遅延回路と、所定時間に対応するロック信号を
   カウントして格納するカウントレジスタと外部データを
   トラッキング調整用の補助データとして格納する加算用
   レジスタと前記カウントレジスタに格納された測定値と
   前記加算用レジスタの外部データとを加算する加算器と
   から成り、前記基準時間遅延回路の遅延時間を基に、外
   部からのデータによって遅延時間を可変する遅延時間調
   整回路と、該遅延時間調整回路において調整された遅延
   時間を格納する記憶手段と、起動信号の入力によってカ
   ウントを開始するカウント回路と、前記記憶手段のデー
   タと前記カウント回路の出力データとを比較し、一致し
   た時にデータ一致信号を出力する比較回路と、前記各回
   路を駆動制御するシステム制御回路とを具備し、外部か
   らのデータによって調整された遅延時間だけ起動信号よ
   り遅延させて制御信号を出力することを特徴とする遅延
   回路。