JPH0611106B2 - Electronic device switch circuit - Google Patents
Electronic device switch circuitInfo
- Publication number
- JPH0611106B2 JPH0611106B2 JP62226459A JP22645987A JPH0611106B2 JP H0611106 B2 JPH0611106 B2 JP H0611106B2 JP 62226459 A JP62226459 A JP 62226459A JP 22645987 A JP22645987 A JP 22645987A JP H0611106 B2 JPH0611106 B2 JP H0611106B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- load
- switch circuit
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007423 decrease Effects 0.000 claims description 4
- 230000003321 amplification Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は、電子機器の電源のオン・オフを行なうための
電子機器のスイッチ回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switch circuit of an electronic device for turning on / off a power source of the electronic device.
(従来の技術) 電子機器の電源をオン・オフする電源スイッチとして、
従来一般に使用されているメカニカルなスナップスイッ
チの他に、電子的なスイッチング回路を使用したものが
広く採用されるようになっている。(Prior Art) As a power switch to turn on / off the power of electronic equipment,
In addition to mechanical snap switches that have been generally used in the past, electronic snap switches have been widely adopted.
第2図は、従来のこのような電子機器のスイッチ回路の
結線図である。この回路は、携帯用電話器の電源スイッ
チに使用されているものである。FIG. 2 is a connection diagram of a conventional switch circuit of such an electronic device. This circuit is used in the power switch of portable telephones.
図において、電源1と負荷2との間には、スイッチング
トランジスタTr2が挿入されている。そして、このス
イッチングトランジスタTr2をオン・オフ駆動するた
めに、駆動素子Tr1が設けられている。また、この駆
動素子にオン・オフ駆動のための制御電流を供給するよ
う、論理制御回路3が設けられている。In the figure, a switching transistor Tr 2 is inserted between the power supply 1 and the load 2. A driving element Tr 1 is provided to turn on / off the switching transistor Tr 2 . Further, a logic control circuit 3 is provided so as to supply a control current for on / off driving to this drive element.
この回路において、トランジスタTr1がオフ状態の場
合、トランジスタTr2にベース電流IB2が流れないた
め、トランジスタTr2はオフ状態となっている。In this circuit, the transistor Tr 1 is off state, the base current I B2 to the transistor Tr 2 does not flow, the transistor Tr 2 is turned off.
ここで、論理制御回路3からトランジスタTr1に対し
てベース抵抗R1を介して制御電流IB1が供給される
と、トランジスタTr1はオンになる。これによって、
トランジスタTr2には抵抗R2を介して所定のベース
電流IB2が流れ、トランジスタTr2はオン状態とな
る。そしてトランジスタTr2を通じて、電源1から負
荷2に対して負荷電流ILが供給される。Here, when the control current I B1 is supplied from the logic control circuit 3 to the transistor Tr 1 via the base resistor R1, the transistor Tr 1 is turned on. by this,
Predetermined base current I B2 flows through the transistor Tr 2 via the resistor R2, the transistor Tr 2 is turned on. Then, the load current I L is supplied from the power supply 1 to the load 2 through the transistor Tr 2 .
この時、トランジスタTr2のベース電流IB2は、トラ
ンジスタTr1の増幅率をHFE1とすると次の式で与え
られる。At this time, the base current I B2 of the transistor Tr 2, when the amplification factor of the transistor Tr 1 and H FE1 given by the following equation.
IB2=HFE1×IBI またトランジスタTr2の負荷電流ILの値は、トンラ
ンジスタTr2の増幅率をHFE2とすると次式で表わさ
れる。The load current I L of I B2 = H FE1 × I BI The transistor Tr 2, when the gain of the Tonranjisuta Tr 2 and H FE2 is expressed by the following equation.
IL=HFE2×IB2 このことからこのスイッチ回路では、トランジスタTr
2のベース電流IB2が抵抗器R2を通ることにより消費
される電力Wが損失となる。I L = H FE2 × I B2 Therefore, in this switch circuit, the transistor Tr
The power W consumed by the base current I B2 of 2 passing through the resistor R2 is lost.
(発明が解決しようとする問題点) さて携帯用電話器においては、その電源をオンした場合
に、図示しないマイクロプロセッサが、通信に必要な情
報をリード・オンリ・メモリから読み取る動作を行う。
この時、この携帯用電話器は、瞬時に大電流を消費す
る。しかし、その後は比較的小さい負荷電流によって動
作する。(Problems to be Solved by the Invention) In a portable telephone, when the power is turned on, a microprocessor (not shown) performs an operation of reading information required for communication from a read-only memory.
At this time, the portable telephone instantly consumes a large current. However, after that, it operates with a relatively small load current.
このように瞬間的に負荷電流が増加するという性質を持
つ電子機器においては、論理制御回路3は、最大負荷電
流ILを流すことができるように、トランジスタTr1
に十分大きな制御電流IB1を供給するよう設計されてい
た。ところがこのような方法では、負荷2に流れる消費
電流ILが小さい場合にも、最大消費電力で動作する場
合と同様にトランジスタTr2のベース電流IB2が流れ
るため、スイッチ回路における消費電力が大きくなり、
これが装置全体の低消費電力化化に不利な要因となって
いた。In the electronic device having the property that the load current instantaneously increases in this way, the logic control circuit 3 causes the transistor Tr 1 to pass the maximum load current I L.
Was designed to supply a sufficiently large control current I B1 . However, in such a method, even when the consumed current I L flowing through the load 2 is small, the base current I B2 of the transistor Tr 2 flows as in the case of operating at maximum power consumption, so that the power consumption in the switch circuit is large. Becomes
This has been a disadvantageous factor in reducing the power consumption of the entire device.
本発明は以上の点に着目してなれたもので、消費電力の
低減を図った電子機器をスイッチ回路を提供することを
目的とするものである。The present invention has been made in view of the above points, and it is an object of the present invention to provide a switch circuit for an electronic device whose power consumption is reduced.
(問題点を解決するための手段) 本発明の電子機器のスイッチ回路は、電源と、負荷と、
前記電源と前記負荷との間に挿入されたスイッチング素
子と、前記スイッチング素子をオン・オフ駆動するため
に、各々が前記スイッチング素子に接続された複数の駆
動素子と、この複数の駆動素子にオン・オフ駆動のため
の制御電流を供給する論理制御回路とから成り、この論
理制御回路は、前記負荷の消費電力が一時的に増減した
場合に、前記複数の駆動素子に供給する選択的に制御電
流を供給して、前記スイッチング素子に流れるオン電流
を制御することを特徴とするものである。(Means for Solving Problems) A switch circuit for an electronic device according to the present invention includes a power supply, a load, and
A switching element inserted between the power source and the load, a plurality of driving elements each connected to the switching element to drive the switching element on / off, and an on-state of the plurality of driving elements. A logic control circuit that supplies a control current for off driving, and this logic control circuit selectively controls the drive elements when the power consumption of the load temporarily increases or decreases. A current is supplied to control an on-current flowing through the switching element.
(作用) 以上の回路は、スイッチング素子に対して供給する制御
電流を、負荷の消費電力が一時的に増大した場合には多
く供給し、通常の場合には少なく供給する。この制御
は、駆動素子を2以上使用して、これらに選択的に制御
電流を供給して行う。これにより制御電流は、実質的に
段階的に増減し、平常時の消費電力を低減することがで
きる。(Operation) The above circuit supplies a large amount of control current to the switching element when the power consumption of the load is temporarily increased, and supplies a small amount of the control current in the normal case. This control is performed by using two or more drive elements and selectively supplying a control current to them. As a result, the control current is increased or decreased substantially in steps, and the power consumption during normal times can be reduced.
(実施例) 第1図は、本発明に係る電子機器のスイッチ回路の結線
図である。(Embodiment) FIG. 1 is a wiring diagram of a switch circuit of an electronic device according to the present invention.
図において、電流1と負荷2の間には、スイッチング素
子、例えばスイッチングトランジスタTr2が挿入され
ている。一方、そのスイッチングトラジスタTr2をオ
ン・オフ駆動するために、2つの駆動素子、例えばトラ
ンジスタTr1とトランジスタTr3とが並列接続され
ている。これらのトランジスタTr1とトランジスタT
r3のコレクタは、トランジスタTr2のベースに抵抗
R2を介して接続されている。またトランジスタTr1
のベースは、抵抗R3を介して論理制御回路3に接続さ
れている。さらのトランジスタTr3のベースは、抵抗
R4を介して論理制御回路3に接続されている。In the figure, a switching element, for example, a switching transistor Tr 2 is inserted between the current 1 and the load 2. On the other hand, two drive elements, for example, a transistor Tr 1 and a transistor Tr 3 are connected in parallel to drive the switching transistor Tr 2 on / off. These transistors Tr 1 and T
The collector of r 3 is connected to the base of the transistor Tr 2 via the resistor R2. Also, the transistor Tr 1
The base of is connected to the logic control circuit 3 via a resistor R3. Further, the base of the transistor Tr 3 is connected to the logic control circuit 3 via the resistor R4.
すなわち、この実施例の回路を第2図の従来例と比較す
ると、スイッチングトラジスタTr2を、2つの駆動素
子(トランジスタTr1とトランジスタTr3)によっ
て駆動するようにした点に特徴を有している。That is, when comparing the circuit of this embodiment and the conventional example of FIG. 2, the switching Toraji static Tr 2, characterized in that as driven by two drive elements (transistor Tr 1 and the transistor Tr 3) ing.
また論理制御回路3には、負荷2の負荷電流ILの増減
を検知する検知線4が接続されている。Further, the logic control circuit 3 is connected to a detection line 4 that detects an increase / decrease in the load current I L of the load 2.
以上の構成のスイッチ回路は次のように動作する。The switch circuit having the above configuration operates as follows.
まず、トランジスタTr1とトランジスタTr3がいず
れもオフ状態の場合、スイッチングトラジスタTr2が
オフ状態となることは既に第2図で説明した通りであ
る。First, when both the transistors Tr 1 and Tr 3 are in the off state, the switching transistor Tr 2 is in the off state, as already described in FIG.
次に電源をオンする場合、論理制御回路3からはトラン
ジスタTr1及びトラジスタTr3に、共にハイレベル
の制御電流5、6が供給される。これによりトランジス
タTr1及びトランジスタTr3が同時にオンし、トラ
ンジスタTr2にはベース電流IB2が流れる。ここで、
HFE1をトランジスタTr1の増幅率とし、HFE3をトラ
ンジスタTr3の増幅率とすれば、IB2は下式のように
なる。Next, when the power is turned on, the logic control circuit 3 supplies the high-level control currents 5 and 6 to the transistor Tr 1 and the transistor Tr 3 . As a result, the transistors Tr 1 and Tr 3 are turned on at the same time, and the base current I B2 flows through the transistor Tr 2 . here,
If H FE1 is the amplification factor of the transistor Tr 1 and H FE3 is the amplification factor of the transistor Tr 3 , I B2 is given by the following equation.
IB2=HFE1×IB1+HFE3×IB3 したがってトランジスタTr2の増幅率をHFE2とすれ
ば、これに流れる負荷電流ILは下式によりに求められ
る。I B2 = H FE1 × I B1 + H FE3 × I B3 Therefore, if the amplification factor of the transistor Tr 2 is H FE2 , the load current I L flowing through it can be calculated by the following formula.
IL=HFE2×IB2 このことから、このスイッチ回路に消費される消費電力
Wは次式のようになる。I L = H FE2 × I B2 Therefore, the power consumption W consumed by this switch circuit is as follows.
W=▲I2 B2▼×R2 =(HFE1×IB1×HFE3×IB3)2×R2 さてここで、論理制御回路3は負荷2の消費電力I
Lを、検知線4を介して監視している。そしてその消費
電流ILが低下したとき、トランジスタTr3に供給す
る制御電流IB3をローレベルに下げる。その結果、トラ
ンジスタTr2のベースで電流I′B2は、次式のように
なる I′B2=HFE1×IB1 同時に、負荷電流ILは次式のようになる。W = ▲ I 2 B2 ▼ × R2 = (H FE1 × I B1 × H FE3 × I B3 ) 2 × R2 Now, the logic control circuit 3 consumes the power I of the load 2.
L is monitored via the detection line 4. Then, when the consumption current I L decreases, the control current I B3 supplied to the transistor Tr 3 is decreased to a low level. As a result, the current I ′ B2 at the base of the transistor Tr 2 is as follows: I ′ B2 = H FE1 × I B1 At the same time, the load current I L becomes as follows.
I′L=HFE2×I′B2 以上の結果、抵抗R2で消費される消費電力Wは次式の
ようになる。I ′ L = H FE2 × I ′ B2 As a result of the above, the power consumption W consumed by the resistor R2 is given by the following equation.
W=▲I2 B2▼×R2 =(HFE1×IB1)2×R2 以上のように、この実施例の回路においては、論理制御
回路3が2つの駆動用のトランジスタTr1、Tr3を
選択的にオン・オフし、負荷電流の増大した場合は双方
をオンすることにより対応し、負荷電流の減少した場合
には一方の駆動用トランジスタTr3をオフして消費電
力を低下させる。こうして、スイッチングトランジスタ
Tr2のオン電流が制御される。W = ▲ I 2 B2 ▼ × R2 = (H FE1 × I B1 ) 2 × R2 As described above, in the circuit of this embodiment, the logic control circuit 3 includes the two driving transistors Tr 1 and Tr 3 . When the load current is increased, both of them are selectively turned on and off, and both are turned on. When the load current is decreased, one driving transistor Tr 3 is turned off to reduce power consumption. In this way, the on-current of the switching transistor Tr 2 is controlled.
本発明は、以上の実施例に限定されない。The present invention is not limited to the above embodiments.
(発明の効果) 以上説明した本発明のスイッチ回路によれば、負荷に対
し一時的に大電流を供給する場合を除き、スイッチ回路
による消費電力を十分低下させることができる。従っ
て、特に、一時的に電源から大電力を供給し、通常は、
小負荷電流で動作する電子機器に対して、低消費電力化
の点で有効なものである。(Effects of the Invention) According to the switch circuit of the present invention described above, power consumption by the switch circuit can be sufficiently reduced except when a large current is temporarily supplied to the load. Therefore, especially when a large amount of power is temporarily supplied from the power supply,
This is effective in reducing power consumption for electronic devices that operate with a small load current.
第1図は本発明に係る電子機器のスイッチ回路の実施例
結線図、第2図は従来の電子機器のスイッチ回路の結線
図を示す。 1……電源、2……負荷、3……論理制御回路、 4……検知線、Tr1,Tr3……駆動素子、 Tr2……スイッチング素子。FIG. 1 is a connection diagram of an embodiment of a switch circuit of an electronic device according to the present invention, and FIG. 2 is a connection diagram of a switch circuit of a conventional electronic device. 1 ...... Power, 2 ...... load, 3 ...... logic control circuit, 4 ...... detection line, Tr 1, Tr 3 ...... driving element, Tr 2 ...... switching element.
Claims (1)
子と、 前記スイッチング素子をオン・オフ駆動するために、各
々が前記スイッチング素子に接続された複数の駆動素子
と、 前記複数の駆動素子各々にオン・オフ駆動のための制御
電流を供給する論理制御回路とから成り、この論理制御
回路は、 前記負荷の消費電力が一時的に増減した場合に、 前記複数の駆動素子に選択的に制御電流を供給して、前
記スイッチング素子に流れるオン電流を制御することを
特徴とする電子機器のスイッチ回路。1. A power supply, a load, a switching element inserted between the power supply and the load, and a plurality of switching elements each connected to the switching element to drive the switching element on and off. A drive element and a logic control circuit that supplies a control current for ON / OFF drive to each of the plurality of drive elements, and this logic control circuit, when the power consumption of the load temporarily increases or decreases, A switch circuit of an electronic device, wherein a control current is selectively supplied to the plurality of drive elements to control an on-current flowing through the switching element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62226459A JPH0611106B2 (en) | 1987-09-11 | 1987-09-11 | Electronic device switch circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62226459A JPH0611106B2 (en) | 1987-09-11 | 1987-09-11 | Electronic device switch circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6471215A JPS6471215A (en) | 1989-03-16 |
| JPH0611106B2 true JPH0611106B2 (en) | 1994-02-09 |
Family
ID=16845427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62226459A Expired - Lifetime JPH0611106B2 (en) | 1987-09-11 | 1987-09-11 | Electronic device switch circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611106B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102711927A (en) * | 2010-01-28 | 2012-10-03 | 能美防灾株式会社 | Sprinkler head |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5820544A (en) * | 1981-07-30 | 1983-02-07 | Nissan Motor Co Ltd | Burglarproof device of automobile |
| JPS607906A (en) * | 1983-06-27 | 1985-01-16 | Mitsubishi Chem Ind Ltd | Manufacture of dynamic membrane |
-
1987
- 1987-09-11 JP JP62226459A patent/JPH0611106B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6471215A (en) | 1989-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960030231A (en) | Voltage driving circuit of semiconductor memory device | |
| JPH07109864B2 (en) | Static RAM | |
| JPH0611106B2 (en) | Electronic device switch circuit | |
| JPH05206420A (en) | Semiconductor integrated circuit | |
| JPH02139649A (en) | Backup circuit for sram memory card | |
| JPH0955470A (en) | Semiconductor circuit and semiconductor circuit device | |
| JP3378768B2 (en) | Power supply switching circuit | |
| JPH08205400A (en) | Power supply circuit for electronic devices | |
| JPH04372523A (en) | Power changeover circuit | |
| JP2662397B2 (en) | Drive control IC | |
| KR930002080Y1 (en) | Driving circuit of solenoid for cardreader | |
| JP2732677B2 (en) | Voltage detection circuit for memory backup | |
| JP2909125B2 (en) | Switch circuit | |
| JP3608260B2 (en) | Load protection circuit in load control circuit | |
| CN117792013A (en) | Zero standby circuit and driving chip | |
| JPH0824255B2 (en) | Switch circuit | |
| JPS61116933A (en) | Power supply circuit | |
| JP2000250666A (en) | Central processor and method for reducing power consumption of its central processor | |
| JP3123882B2 (en) | Switching circuit | |
| JPH0946911A (en) | Charge control circuit and electronic device | |
| JPH03237510A (en) | Constant current circuit | |
| JPH0742105U (en) | Solenoid drive circuit | |
| JPS6162399A (en) | Drive circuit for step motor | |
| JPH0511869A (en) | Power source control circuit | |
| JPS60229129A (en) | Power failure compensating circuit |