JPH0612960B2 - Motor speed controller with overcurrent coupling - Google Patents
Motor speed controller with overcurrent couplingInfo
- Publication number
- JPH0612960B2 JPH0612960B2 JP56099481A JP9948181A JPH0612960B2 JP H0612960 B2 JPH0612960 B2 JP H0612960B2 JP 56099481 A JP56099481 A JP 56099481A JP 9948181 A JP9948181 A JP 9948181A JP H0612960 B2 JPH0612960 B2 JP H0612960B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- speed
- output
- gate pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P15/00—Arrangements for controlling dynamo-electric brakes or clutches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Eletrric Generators (AREA)
- Control Of Ac Motors In General (AREA)
Description
【発明の詳細な説明】 この発明は、モータに接続された渦電流継手の励磁電流
を主サイリスタを用いて位相制御することにより、速度
制御を行なう装置に関するものである。The present invention relates to a device for performing speed control by phase controlling the exciting current of an eddy current joint connected to a motor using a main thyristor.
渦電流継手の励磁電流を主サイリスタにより位相制御す
る速度制御装置が従来よりあるが、従来のものは回路の
簡単化のために通常ユニジヤンクシヨン・トランジスタ
UJTによる移相回路を用いている(例えば特公昭54
−31163号)。この移相回路はC、Rによる充放電
時の時定数または境界条件を変えることによりその積分
値または放電量が或る一定量に達した時ゲートパルスを
出力するものであるが、制御入力に対して時間遅れが生
じるという不都合がある。またUJTを用いた場合、U
JTの出力をさらにゲートパルス増幅回路で増幅して主
サイリスタを点弧するが、従来はこのゲートパルス増幅
回路に主サイリスタとは別に補助サイリスタを使用して
いた(前記公報参照)。従来よりこの補助サイリスタを
点弧させるために、さらに別の補助パルストランス用い
たものがあるが、この場合パルストランスの数が増えた
り動作が不安定になるという不都合があつた。また直流
電源により充電されるパルス発生用コンデンサを、前記
補助サイリスタによりパルストランスを介して放電させ
ることにより主サイリスタのゲートパルスを得るものも
あるが、この場合にはパルス発生用コンデンサが必要で
部品点数が増えるという不都合があつた。There has been a speed control device for controlling the phase of an exciting current of an eddy current joint by a main thyristor, but the conventional one usually uses a phase shift circuit by a unijunction transistor UJT to simplify the circuit (for example, Japanese Patent Sho 54
-31163). This phase shift circuit outputs a gate pulse when the integrated value or the discharge amount reaches a certain amount by changing the time constant or the boundary condition at the time of charging / discharging by C and R. On the other hand, there is an inconvenience that a time delay occurs. When UJT is used, U
The output of the JT is further amplified by a gate pulse amplifier circuit to ignite the main thyristor. Conventionally, an auxiliary thyristor was used for this gate pulse amplifier circuit in addition to the main thyristor (see the above-mentioned publication). Conventionally, another auxiliary pulse transformer is used to ignite this auxiliary thyristor, but in this case, the number of pulse transformers increases and the operation becomes unstable. Further, there is also one that obtains the gate pulse of the main thyristor by discharging the pulse generating capacitor charged by the DC power source through the pulse transformer by the auxiliary thyristor. In this case, however, the pulse generating capacitor is necessary. There was an inconvenience that the score increased.
この発明はこのような事情に鑑みなされたもので、制御
入力の変化に対する応答性を高めることができるばかり
でなく、ゲートパルス増幅回路の構成を簡素化でき、し
かも広い速度範囲に亘つて確実かつ安定に動作する渦電
流継手付きモータの速度制御装置を提供することを目的
とする。The present invention has been made in view of the above circumstances, and not only can improve the responsiveness to changes in the control input, but also can simplify the configuration of the gate pulse amplifier circuit and ensure reliable operation over a wide speed range. An object of the present invention is to provide a speed control device for a motor with an eddy current joint that operates stably.
この発明によればこの目的は、渦電流継手の励磁電流を
主サイリスタにより位相制御するものにおいて、交流電
源に同期して三角波を出力する三角波発生回路と、速度
設定電圧と速度フィードバック電圧との和を比例積分し
て速度制御電圧を出力する比例積分回路と、前記速度制
御電圧と所定のバイアス電圧との和と前記三角波とを比
較して矩形波を出力する比較回路と、前記矩形波を微分
して直流電源およびパルストランスに直列接続されたト
ランジスタを閉路することにより前記パルストランスか
らゲートパルスを出力するゲートパルス回路と、前記矩
形波を積分して前記比例積分回路に負帰還させる出力電
圧フィードバック回路とを備え、前記ゲートパルスによ
り主サイリスタを点弧することを特徴とする渦電流継手
付きモータの速度制御装置、により達成される。According to the present invention, an object of the present invention is to control the excitation current of an eddy current joint in a phase by a main thyristor, and in a triangular wave generating circuit that outputs a triangular wave in synchronization with an AC power supply, a sum of a speed setting voltage and a speed feedback voltage. A proportional integration circuit that proportionally integrates and outputs a speed control voltage, a comparison circuit that outputs a rectangular wave by comparing the sum of the speed control voltage and a predetermined bias voltage with the triangular wave, and differentiates the rectangular wave. A gate pulse circuit for outputting a gate pulse from the pulse transformer by closing a transistor connected in series to the DC power supply and the pulse transformer, and an output voltage feedback for integrating the rectangular wave and negatively feeding it back to the proportional integrator circuit. And a speed of a motor with an eddy current coupling, characterized in that the main thyristor is ignited by the gate pulse. Control device, is achieved by.
第1図はこの発明の一実施例の回路、第2図はその各部
出力波形を示す図であり、図中符号ACは交流電源、T
NRはサージ吸収用バリスタ、SCRは主サイリスタ、
ECは渦電流継手の励磁コイル、D1はフリーホイールダ
イオードであり、これらによつて主回路が形成される。FIG. 1 is a circuit diagram of an embodiment of the present invention, and FIG. 2 is a diagram showing output waveforms of respective parts thereof.
NR is a surge absorbing varistor, SCR is a main thyristor,
EC is an exciting coil of the eddy current joint, D 1 is a free wheel diode, and these form a main circuit.
DCは定電圧回路であり、中間タツプaを有するトラン
スT1と、このトランスT1の両端出力を全波整流するダイ
オードブリツジDB1と、このダイオードブリツジDB1の正
の出力端と中間タツプaとの間に介在する平滑コンデン
サC1および定電圧用集積回路ICと、ダイオードブリツ
ジDB1の負の出力端と中間タツプaとの間に介在する平
滑コンデンサC2および定電圧ダイオードD2とを備える。DC is a constant voltage circuit, which has a transformer T 1 having an intermediate tap a, a diode bridge DB 1 for full-wave rectifying the outputs of both ends of the transformer T 1 , and a positive output end of the diode bridge DB 1 and an intermediate portion. a smoothing integrated circuit IC capacitor C 1 and the constant voltage present between the tap a, a smoothing capacitor C 2 and the constant voltage diode D interposed between the negative output terminal of the diode yellowtail Tsuji DB 1 and the intermediate tap a 2 and.
Aは三角波発生回路であり、逆相増幅器としての演算増
幅器OP1と、その負帰還ループに介在する積分コンデン
サC3とでミラー積分回路を形成する一方、演算増幅器OP
1の逆相入力端へは前記トランスT1の一端がダイオードD
3を介して接続されるとともに集積回路ICの出力電圧
が印加されている。この結果演算増幅器OP1の出力端b
には、第2図に示すように電源ACの出力V(AC)に
同期した三角波V(OP1)が出力される。A is a triangular wave generating circuit, which forms a Miller integrating circuit by an operational amplifier OP 1 as an anti-phase amplifier and an integrating capacitor C 3 interposed in its negative feedback loop, while the operational amplifier OP 1
To the negative phase input terminal of 1 , the one end of the transformer T 1 is a diode D
The output voltage of the integrated circuit IC is applied while being connected via 3 . As a result, the output terminal b of the operational amplifier OP 1
As shown in FIG. 2, a triangular wave V (OP 1 ) synchronized with the output V (AC) of the power supply AC is output to the.
Bは比較回路であり、比較器としての演算増幅器OP2を
備える。この演算増幅器OP2の正相入力端はトランスT1
の中間タツプaに接続される一方、その逆相入力端dは
抵抗R1およびR2を介してそれぞれ前記演算増幅器OP1の
出力端bと集積回路ICの出力端Cに接続されている。
この集積回路ICの出力電圧V(IC)はバイアス電圧
ともなつている。なおこの演算増幅器OP2の逆相入力端
dには、後記比例積分回路Eの出力電圧V(OP3)であ
るところの速度制御電圧Vcが抵抗R3および可変抵抗VR1
を介して重畳されている。この速度制御電圧Vcが中間タ
ツプa電圧に比べ負となるように、後記比例積分回路E
は構成されている。B is a comparison circuit, which includes an operational amplifier OP 2 as a comparator. The positive phase input terminal of this operational amplifier OP 2 is the transformer T 1
Of the operational amplifier OP 1 and the output terminal C of the integrated circuit IC, respectively, through the resistors R 1 and R 2 .
The output voltage V (IC) of this integrated circuit IC also serves as a bias voltage. At the negative-phase input terminal d of the operational amplifier OP 2 , a speed control voltage V c, which is the output voltage V (OP 3 ) of the proportional integration circuit E described later, is applied to the resistor R 3 and the variable resistor VR 1.
Are superposed through. In order to make this speed control voltage V c more negative than the intermediate tap a voltage, the proportional integration circuit E described later
Is configured.
一方演算増幅器OP1の出力インピーダンスは略ゼロであ
るため、d点から演算増幅器OP1へ抵抗R1を通つて電流
が流入し、d点の電位は三角波V(OP1)の変化に対応
して変化する。このd点の電位が中間タツプa電位より
低くなると演算増幅器OP2の出力V(OP2)は反転し、V
(OP2)は第2図に示すように矩形波となる。すなわち
この比較回路Bの逆相入力端dには、バイアス電圧V
(IC)と速度制御電圧Vcと三角波V(OP1)との
和{V(IC)+Vc+V(OP1)}が加わり、この
和が中間タツプaの電位より低くなる時に矩形波V(O
P2)が立上がる。なお第2図においては中間タツプa
の電圧を基準(0ボルト)とし、V(OP1)は負電圧
の三角波となる。On the other hand, since the output impedance of the operational amplifier OP 1 is substantially zero, a current flows from the point d to the operational amplifier OP 1 through the resistor R 1, and the potential at the point d corresponds to the change of the triangular wave V (OP 1 ). Change. When the potential at the point d becomes lower than the intermediate tap a potential, the output V (OP 2 ) of the operational amplifier OP 2 is inverted and V
(OP 2 ) becomes a rectangular wave as shown in FIG. That is, the bias voltage V is applied to the negative phase input terminal d of the comparison circuit B.
(IC), speed control voltage V c, and triangular wave V (OP 1 ), the sum {V (IC) + V c + V (OP 1 )} is added, and when this sum becomes lower than the potential of the intermediate tap a, the rectangular wave V (O
P 2 ) rises. In FIG. 2, the intermediate tap a
Is used as a reference (0 volt), and V (OP 1 ) becomes a negative voltage triangular wave.
ここにバイアス電圧V(IC)は正電圧で速度制御電圧
Vcは負に設定されるから、{V(IC)+Vc}が正
となれば三角波V(OP1)は正電圧側へ{V(IC)
+Vc}だけ移動すると考えられる。この結果電圧の和
{V(IC)+Vc+V(OP1)}は0ポルトと交わ
ることになり、この交点で矩形波V(OP2)が立上が
る。そして速度制御電圧Vcの絶対値が増大すれば{V
(IC)+Vc}が減少し三角波V(OP1)は下降す
ると考えられるから、0ボルトとの交点は進角する。反
対にVcの絶対値が減少すれば0ボルトとの交点は遅角
する。Since the bias voltage V (IC) is set to a positive voltage and the speed control voltage V c is set to a negative value, if {V (IC) + V c } becomes positive, the triangular wave V (OP 1 ) moves to the positive voltage side. V (IC)
It is considered to move by + V c }. As a result, the sum of the voltages {V (IC) + V c + V (OP 1 )} intersects 0 port, and the rectangular wave V (OP 2 ) rises at this intersection. If the absolute value of the speed control voltage V c increases, {V
It is considered that (IC) + V c } decreases and the triangular wave V (OP 1 ) decreases, so that the intersection with 0 volt advances. On the contrary, if the absolute value of V c decreases, the intersection with 0 volt will be retarded.
Cはゲートパルス回路であり、前記矩形波V(OP2)を
微分するコンデンサC4と、前記ブリツジDB1の正の出力
端と中間タツプaとの間に直列接続されたパルストラン
スPTおよびNPNトランジスタTRとを備える。この
トランジスタTRのベースにはコンデンサC4が接続され
ている。このため前記矩形波V(OP2)の立上がりに対
応してトランジスタTRが閉路し、パルストランスPT
に定電圧回路DCから電流が供給され、この時パルスト
ランスPTの二次側にゲートパルスGPが出力される。
このゲートパルスGPは前記主サイリスタSCRのゲー
トに入力されSCRを点弧する。このため励磁コイルE
Cには第2図中V(AC)の斜線部分に対応する電流が
供給される。すなわち前記比較回路Bへ入力される速度
制御電圧Vcを変化させることにより矩形波V(OP2)の
立上がりの位相が変化し、これに伴ないゲートパルスG
Pの位相も変化して励磁コイルECの励磁電流を制御す
ることができる。C is a gate pulse circuit, and a pulse transformer PT and NPN connected in series between a capacitor C 4 for differentiating the rectangular wave V (OP 2 ) and a positive output terminal of the bridge DB 1 and an intermediate tap a. And a transistor TR. The capacitor C 4 is connected to the base of the transistor TR. Therefore, the transistor TR is closed in response to the rise of the rectangular wave V (OP 2 ) and the pulse transformer PT
A current is supplied from the constant voltage circuit DC to the pulse transformer PT, and at this time, the gate pulse GP is output to the secondary side of the pulse transformer PT.
This gate pulse GP is input to the gate of the main thyristor SCR to fire the SCR. Therefore, the excitation coil E
A current corresponding to the shaded portion of V (AC) in FIG. 2 is supplied to C. That is, by changing the speed control voltage V c input to the comparison circuit B, the rising phase of the rectangular wave V (OP 2 ) changes, and the gate pulse G accordingly.
The phase of P can also be changed to control the exciting current of the exciting coil EC.
次に前記速度制御電圧Vcを発生する回路につき説明す
る。Next, a circuit for generating the speed control voltage V c will be described.
可変抵抗VR2は速度設定器であり、その抵抗値を変える
ことにより速度設定電圧Vvは変化する。すなわち設定速
度を高める場合には、この速度設定電圧Vvを上げるよう
に抵抗VR2を調整する。この速度設定電圧Vvは中間タツ
プa電位に対し正電位となる。The variable resistor VR 2 is a speed setting device, and the speed setting voltage V v changes by changing its resistance value. That is, when increasing the set speed, the resistor VR 2 is adjusted so as to increase the speed set voltage V v . This speed setting voltage V v is a positive potential with respect to the intermediate tap a potential.
C5はクツシヨンスタート用の時限設定コンデンサであ
り、速度設定電圧Vvのステツプ状変化の指令を傾斜変化
の指令に変換し、モータの急激な加減速を抑制する。C 5 is a time setting capacitor for cushion start, which converts a step change command of the speed setting voltage V v into a tilt change command to suppress abrupt acceleration / deceleration of the motor.
Dは速度フイードバツク回路であり、出力軸の回転速度
に対応して変化する交流を出力する速度計用発電機T
G、この発電機TGの出力を全波整流するダイオードブ
リツジDB2、平滑用コンデンサC6、レベル調整用可変抵
抗VR3等を備える。この速度フイードバック回路Dは出
力軸回転速度の増減に対応して増減する速度フイードバ
ツク電圧Vfを出力し、この速度フイードバツク電圧Vfは
中間タツプaの電位に対し負となるように設定されてい
る。D is a speed feedback circuit, which is a generator T for a speedometer that outputs an alternating current that changes in accordance with the rotation speed of the output shaft.
G, a diode bridge DB 2 for full-wave rectifying the output of this generator TG, a smoothing capacitor C 6 , a variable resistor VR 3 for level adjustment, and the like. The speed feedback circuit D outputs a speed feedback back voltage V f that increases or decreases in response to an increase or decrease in the output shaft rotation speed, and this speed feedback back voltage V f is set to be negative with respect to the potential of the intermediate tap a. .
Eは比例積分動作増幅回路(以下PI回路という)であ
り、逆相増幅器としての演算増幅器OP3と、その負帰還
路に直列接続されたコンデンサC7および抵抗R4とを備え
る。演算増幅器OP3の正相入力端は中間タツプaに接続
される一方、逆相入力端には前記速度設定電圧Vvと速度
フイードバツク電圧Vfとが重畳されて印加されている。
なお速度設定電圧Vvは速度フイードバツク電圧Vfよりも
大きく設定され、その結果この比例積分動作回路Eの出
力電圧すなわち速度制御電圧Vcは中間タツプaに対し負
となる。E is a proportional-integral operation amplifier circuit (hereinafter referred to as PI circuit), which includes an operational amplifier OP 3 as a negative-phase amplifier, a capacitor C 7 and a resistor R 4 connected in series to the negative feedback path thereof. The positive phase input terminal of the operational amplifier OP 3 is connected to the intermediate tap a, while the speed setting voltage V v and the speed feed back voltage V f are applied in a superposed manner to the negative phase input terminal.
The speed setting voltage V v is set higher than the speed feedback back voltage V f , and as a result, the output voltage of the proportional-plus-integral operation circuit E, that is, the speed control voltage V c becomes negative with respect to the intermediate tap a.
今急激な負荷変動や速度設定器VR2の急激な変化により
演算増幅器OP3の逆相入力端電位が急変すると、瞬時に
おいてはコンデンサC7に充放電電流が自由に流れるため
演算増幅器OP3ゲインは小さく、また整定時にはこのコ
ンデンサC7を通じては電流が流れなくなるためゲインが
大きくなる。この結果負荷などの急変化に対する安定性
を向上させることができる。なお第1図中VR4は演算増
幅器OP3の逆相入力端のバイアス調整用可変抵抗、VR5は
ゲイン調整用可変抵抗、またD3は出力リミッタとしての
ツエナダイオードである。If the negative-phase input terminal potential of the operational amplifier OP 3 suddenly changes due to a sudden load change or abrupt change of the speed potentiometer VR 2 , the charging / discharging current freely flows to the capacitor C 7 instantaneously, so the operational amplifier OP 3 gain Is small, and at the time of settling, no current flows through this capacitor C 7 , so the gain becomes large. As a result, it is possible to improve the stability against sudden changes such as load. In FIG. 1, VR 4 is a variable resistor for bias adjustment at the negative phase input terminal of the operational amplifier OP 3 , VR 5 is a variable resistor for gain adjustment, and D 3 is a zener diode as an output limiter.
Fは出力電圧フイードバツク回路であり、コンデンサC8
と共に積分器を形成する演算増幅器OP4と、可変抵抗VR6
を介してこの演算増幅器OP4出力端と前記演算増幅器OP3
の逆相入力端との間に直列接続されたコンデンサC9およ
び抵抗R5と、このコンデンサC9に並列接続された抵抗R6
とを備える。演算増幅器OP4の正相入力端は中間タツプ
aに接続される一方、逆相入力端には前記比較回路Bの
出力である矩形波V(OP2)が入力される。従つてこの演算
増幅器OP4の出力端には第2図に示すように負の積分電
圧V(OP4)が出力されるが、この電圧V(OP4)の波形
が占める面積(斜線部分)は、励磁コイルECに供給さ
れる励磁電流(電源電圧V(AC)の斜線部分に対応す
る)に略比例すると考えられる。この積分電圧V(O
P4)はコンデンサC9および抵抗R5、R6で形成されフイル
タを介して前記比例積分作動回路Eへ負帰還される。こ
のように出力電圧フイードバツク回路Fは、主回路の励
磁電流の増減に対応して回路全体のゲインを減増し、運
転特性を一層安定化させる作用を持つ。F is an output voltage feedback circuit, and a capacitor C 8
Together with an operational amplifier OP 4 forming an integrator, and a variable resistor VR 6
Through this operational amplifier OP 4 output terminal and the operational amplifier OP 3
A capacitor C 9 and a resistor R 5 connected in series with the negative-phase input terminal of a resistor R 6 and a resistor R 6 connected in parallel with this capacitor C 9
With. The positive phase input terminal of the operational amplifier OP 4 is connected to the intermediate tap a, while the rectangular wave V (OP 2 ) output from the comparison circuit B is input to the negative phase input terminal. Therefore, the negative integrated voltage V (OP 4 ) is output to the output terminal of the operational amplifier OP 4 as shown in FIG. 2, but the area occupied by the waveform of this voltage V (OP 4 ) (hatched portion). Is considered to be approximately proportional to the exciting current supplied to the exciting coil EC (corresponding to the shaded portion of the power supply voltage V (AC)). This integrated voltage V (O
P 4 ) is formed of a capacitor C 9 and resistors R 5 and R 6 and is negatively fed back to the proportional-integral operating circuit E through a filter. In this way, the output voltage feedback circuit F has a function of decreasing and increasing the gain of the entire circuit in accordance with the increase and decrease of the exciting current of the main circuit, and further stabilizing the operating characteristics.
なお、第1図においてブリツジDB1の負の出力端と、P
I回路Eの演算増幅器OP3逆相入力端との間に接続され
た抵抗R7は、速度設定器VR2の設定速度がゼロの時に、
演算増幅器OP2の入力端、すなわちd点の電位がゼロに
なるように設定され、この時にゲートパルスGPが出力
されないように決められる。In FIG. 1 , the negative output terminal of the bridge DB 1 and P
The resistor R 7 connected between the operational amplifier OP 3 and the negative phase input terminal of the I circuit E is a resistor R 7 when the set speed of the speed setter VR 2 is zero.
The input terminal of the operational amplifier OP 2 , that is, the potential at the point d is set to zero, and it is determined that the gate pulse GP is not output at this time.
次にこの実施例の動作を説明する。先ず起動時において
速度設定決VR2による設定速度がゼロの時には、速度
設定電圧Vv(>0)はほぼゼロで、速度フィードバッ
ク電圧Vf(<0)もゼロであり、PI回路Eの出力で
ある速度制御電圧Vc(<0)の絶対値も小さく、ほぼ
ゼロである。そのためd点の電圧{V(IC)+Vc+
V(OP1)}は三角波V(OP1)がバイアス電圧V
(IC)だけ正電圧側へ引き上げられた第2図にαで示
す波形となる。なおバイアス電圧V(IC)はこの時の
波形αが0ボルトと交わらないように設定されているも
のとする。従ってこの時にはd点の電位は常に正であ
り、ゲートパルスGPは出力されない。このためモータ
に電流は流れない。Next, the operation of this embodiment will be described. First, at the time of startup, when the speed set by the speed setting VR 2 is zero, the speed setting voltage V v (> 0) is almost zero, the speed feedback voltage V f (<0) is also zero, and the output of the PI circuit E is The absolute value of the speed control voltage V c (<0) is also small and almost zero. Therefore, the voltage at point d {V (IC) + V c +
In V (OP 1 )}, the triangular wave V (OP 1 ) is the bias voltage V
The waveform shown by α in FIG. 2 is obtained by raising only (IC) to the positive voltage side. The bias voltage V (IC) is set so that the waveform α at this time does not intersect with 0 volt. Therefore, at this time, the potential at the point d is always positive, and the gate pulse GP is not output. Therefore, no current flows through the motor.
設定速度を上昇させ速度設定電圧Vvが増加すると、速
度制御電圧Vc(<0)の絶対値が増加し、V(IC)
+Vvの値が減少する。このため三角波V(OP1)は
下降してゆき、第2図にβで示すように0ボルトと交わ
るようになる。この波形βが0ボルトに交わる時に比較
回路Bの出力は急に立上がり、その微分出力によりトラ
ンジスタTRが閉路してパルストランスPTはゲートパ
ルスGPを発生する。このゲートパルスGPによりSC
Rは点弧されそれ以後電源ACの電圧が負になるまでモ
ータの励磁電流が流れ、出力軸の回転が上昇する。この
ように速度設定電圧Vvが上がれば三角波V(OP1)
は下降してゆき、ゲートパルスGPは進角し、モータ電
流が増える。反対に速度設定電圧Vvが下がればゲート
パルスGPは遅角してゆき、モータ電流は減る。When the set speed is increased and the speed set voltage V v is increased, the absolute value of the speed control voltage V c (<0) is increased, and V (IC)
The value of + V v decreases. Therefore, the triangular wave V (OP 1 ) descends and crosses 0 volt as indicated by β in FIG. When the waveform β crosses 0 volt, the output of the comparison circuit B suddenly rises, the differential output thereof causes the transistor TR to be closed, and the pulse transformer PT generates the gate pulse GP. SC by this gate pulse GP
R is ignited, and thereafter, the exciting current of the motor flows until the voltage of the power supply AC becomes negative, and the rotation of the output shaft rises. In this way, if the speed setting voltage V v rises, the triangular wave V (OP 1 )
Decreases, the gate pulse GP advances, and the motor current increases. On the contrary, when the speed setting voltage V v decreases, the gate pulse GP retards and the motor current decreases.
出力軸の回転は速度計発電機TGで検出され、速度フィ
ードバック電圧Vf(<0)の絶対値が増大する。従っ
て演算増幅器OP3の入力電圧は下がり速度制御電圧V
c(<0)もその絶対値が小さくなり、その結果三角波
V(OP1)は上昇することになり、d点の電位がゼロ
になる位相は遅れる。すなわち励磁電流を減少させ、速
度設定電圧Vvと速度フィードバック電圧Vfで決まる
平衡速度で出力軸の回転は安定する。なお実際にはクッ
ションスタート用コンデンサC5、PI動作増幅器Eお
よび出力電圧フィードバック回路F等の作用により出力
軸は滑らかに変化し、平衡速度へ速やかに達して安定す
る。この時比較回路Bの出力は急に立上がり、その微分
出力によりトランジスタTRが閉路してパルストランス
PTはゲートパルスGPを発生する。このゲートパルス
GPによりSCRは点弧されそれ以後電源ACの電圧が
負になるまで励磁電流が流れ、出力軸の回転が上昇す
る。出力軸の回転は速度計発電機TGで検出され、速度
フイードバック電圧Vfの絶対値が増大する。従つて演算
増幅器OP3の入力電圧は下がり速度制御電圧Vcもその絶
対値が小さくなり、その結果d点の電位がゼロになる位
相は遅れる。すなわち励磁電流を減少させ、速度設定電
圧Vvと速度フイードバツク電圧Vfで決まる平衡速度で出
力軸の回転は安定する。なお実際にはクツシヨンスター
ト用コンデンサC5、PI動作増幅器Eおよび出力電圧フ
イードバツク回路F等の作用により出力軸は滑らかに変
化し、平衡速度へ速やかに達して安定する。The rotation of the output shaft is detected by the speedometer generator TG, and the absolute value of the speed feedback voltage V f (<0) increases. Therefore, the input voltage of the operational amplifier OP 3 is lowered to the speed control voltage V
The absolute value of c (<0) also decreases, and as a result, the triangular wave V (OP 1 ) rises, and the phase at which the potential at point d becomes zero is delayed. That reduces the exciting current, the rotation of the output shaft in a balanced rate determined by the speed setting voltage V v and speed feedback voltage V f is stabilized. In reality, the cushion start capacitor C 5 , the PI operational amplifier E, the output voltage feedback circuit F, etc. cause the output shaft to change smoothly and reach the equilibrium speed quickly and become stable. At this time, the output of the comparison circuit B suddenly rises, the differential output thereof causes the transistor TR to be closed, and the pulse transformer PT generates the gate pulse GP. The gate pulse GP ignites the SCR, and thereafter, an exciting current flows until the voltage of the power supply AC becomes negative, and the rotation of the output shaft increases. The rotation of the output shaft is detected by the speedometer generator TG, and the absolute value of the speed feedback voltage V f increases. Therefore, the input voltage of the operational amplifier OP 3 decreases and the absolute value of the speed control voltage V c also decreases, and as a result, the phase at which the potential at the point d becomes zero is delayed. That is, the exciting current is reduced, and the rotation of the output shaft is stabilized at the equilibrium speed determined by the speed setting voltage V v and the speed feedback voltage V f . Actually, the output shaft changes smoothly due to the action of the cushion start capacitor C 5 , the PI operation amplifier E, the output voltage feedback circuit F, etc., and reaches the equilibrium speed quickly and becomes stable.
この発明は以上のように、速度制御電圧と所定のバイア
ス電圧との和と、電源に同期する三角波とを比較回路で
比較し、この比較回路が出力する矩形波の立上がりまた
は立下がりによりトランジスタを閉路し、このトランジ
スタと直列接続されたパルストランスに直流電源より電
流を供給してゲートパルスを発生するようにしたから、
瞬時動作形の動作となり、従来装置のようなC、Rによ
る充・放電時の時定数を変えるものに比べて応答性が著
しく向上する。特にこの実施例では三角波発生回路と比
較回路とを演算増幅器で構成したので応答性は一層向上
する。As described above, according to the present invention, the sum of the speed control voltage and the predetermined bias voltage is compared with the triangular wave synchronized with the power supply by the comparison circuit, and the transistor is activated by the rising or falling of the rectangular wave output by the comparison circuit. Since the circuit is closed and a pulse transformer connected in series with this transistor is supplied with current from a DC power source to generate a gate pulse,
The operation is an instantaneous operation type, and the responsiveness is remarkably improved as compared with the conventional device that changes the time constant during charging / discharging by C and R. Particularly, in this embodiment, the triangular wave generation circuit and the comparison circuit are composed of operational amplifiers, so that the response is further improved.
また比較回路の出力である矩形波を微分することにより
トランジスタを閉路させるから、ゲートパルス回路には
従来装置のように補助サイリスタを消弧させるための対
策が不要で、回路構成を簡単にできる。さらにパルスト
ランスには直流電源から直接電圧が印加されるため、パ
ルストランスの一次側には常に十分な電流が供給され、
十分なゲート電流をもつたゲートパルスが確実に出力さ
れる。このため装置の信頼性が向上する。In addition, since the transistor is closed by differentiating the rectangular wave output from the comparison circuit, the gate pulse circuit does not require a measure for extinguishing the auxiliary thyristor unlike the conventional device, and the circuit configuration can be simplified. Furthermore, since a voltage is directly applied to the pulse transformer from a DC power source, a sufficient current is always supplied to the primary side of the pulse transformer,
A gate pulse having a sufficient gate current is surely output. Therefore, the reliability of the device is improved.
さらに前記速度制御電圧を、速度設定電圧と速度フイー
ドバツク電圧との和を比例積分する比例積分回路により
得ると共に、前記矩形波を積分してこの比例積分回路の
入力端に負帰還させるので、励磁電力の変化に対応して
回路全体のゲインを適切に変化させることができ運転特
性は一層安定する。Further, the speed control voltage is obtained by a proportional integrator circuit that proportionally integrates the sum of the speed setting voltage and the speed feedback voltage, and the rectangular wave is integrated to be negatively fed back to the input terminal of the proportional integrator circuit. The gain of the entire circuit can be changed appropriately in accordance with the change of, and the operating characteristics are further stabilized.
第1図はこの発明の一実施例を示す回路図、第2図はそ
の各部の出力波形を示す図である。 EC……励磁コイル、SCR……主サイリスタ、AC…
…交流電源、DC……定電圧回路、A……三角波発生回
路、B……比較回路、C……ゲートパルス回路、E……
比例積分回路、F……出力電圧フイードバツク回路、V
(OP1)……三角波、V(OP2)……矩形波、TR……トラン
ジスタ、T2……パルストランス、GP……ゲートパル
ス。FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a diagram showing output waveforms of respective parts thereof. EC ... Exciting coil, SCR ... Main thyristor, AC ...
... AC power supply, DC ... constant voltage circuit, A ... triangular wave generation circuit, B ... comparison circuit, C ... gate pulse circuit, E ...
Proportional integrator circuit, F ... Output voltage feedback circuit, V
(OP 1) ...... triangular waveform, V (OP 2) ...... rectangular wave, TR ...... transistor, T 2 ...... pulse transformer, GP ...... gate pulse.
Claims (1)
り位相制御するものにおいて、 交流電源に同期して三角波を出力する三角波発生回路
と、速度設定電圧と速度フィードバック電圧との和を比
例積分して速度制御電圧を出力する比例積分回路と、前
記速度制御電圧と所定のバイアス電圧との和と前記三角
波とを比較して矩形波を出力する比較回路と、前記矩形
波を微分して直流電源およびパルストランスに直列接続
されたトランジスタを閉路することにより前記パルスト
ランスからゲートパルスを出力するゲートパルス回路
と、前記矩形波を積分して前記比例積分回路に負帰還さ
せる出力電圧フィードバック回路とを備え、前記ゲート
パルスにより主サイリスタを点弧することを特徴とする
渦電流継手付きモータの速度制御装置。1. A phase control of an exciting current of an eddy current joint by a main thyristor, wherein a triangular wave generating circuit for outputting a triangular wave in synchronism with an AC power supply, and a sum of a speed setting voltage and a speed feedback voltage are proportionally integrated. A proportional integrator circuit that outputs a speed control voltage, a comparison circuit that outputs a rectangular wave by comparing the sum of the speed control voltage and a predetermined bias voltage with the triangular wave, and a DC power source that differentiates the rectangular wave. And a gate pulse circuit that outputs a gate pulse from the pulse transformer by closing a transistor connected in series to the pulse transformer, and an output voltage feedback circuit that integrates the rectangular wave and negatively feeds it back to the proportional integration circuit. A speed control device for a motor with an eddy current joint, wherein a main thyristor is ignited by the gate pulse.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099481A JPH0612960B2 (en) | 1981-06-26 | 1981-06-26 | Motor speed controller with overcurrent coupling |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099481A JPH0612960B2 (en) | 1981-06-26 | 1981-06-26 | Motor speed controller with overcurrent coupling |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5875498A JPS5875498A (en) | 1983-05-07 |
| JPH0612960B2 true JPH0612960B2 (en) | 1994-02-16 |
Family
ID=14248496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56099481A Expired - Lifetime JPH0612960B2 (en) | 1981-06-26 | 1981-06-26 | Motor speed controller with overcurrent coupling |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0612960B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5418453A (en) * | 1977-07-12 | 1979-02-10 | Toshiba Corp | Automatic sheet gauge comtroller for rolling mill |
| JPS6010240B2 (en) * | 1977-08-15 | 1985-03-15 | 株式会社日立製作所 | Robot collision prevention control method |
-
1981
- 1981-06-26 JP JP56099481A patent/JPH0612960B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5875498A (en) | 1983-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5852430B2 (en) | converter warmer | |
| US3305763A (en) | Voltage/current regulated power supplies | |
| JPS5930040B2 (en) | Inverter circuit for operating an asynchronous motor whose rotation speed can be controlled | |
| JPH0612960B2 (en) | Motor speed controller with overcurrent coupling | |
| US3504263A (en) | Self-oscillating switching type power supply | |
| KR910012515A (en) | Method and apparatus for controlling fuel flow of combustion turbine | |
| JPS6024673B2 (en) | regulator | |
| US4011497A (en) | Voltage/current regulated power supply for very high output currents | |
| JP2633842B2 (en) | Power system stabilizer | |
| JPH05276745A (en) | Dc stabilized power supply | |
| JPH0231287B2 (en) | ||
| JPH01185198A (en) | Automatic voltage regulator | |
| JPH0145272Y2 (en) | ||
| JPS6313525Y2 (en) | ||
| JPH0146884B2 (en) | ||
| JP2576144B2 (en) | Automatic voltage regulator for synchronous generator | |
| JP2765704B2 (en) | Overload protection circuit for switching regulator | |
| US3551772A (en) | Closed control system having means responsive to the amplitude of selfoscillations to modify one or more parameters of the system | |
| US3648078A (en) | Controlled time-ratio system | |
| JPS59216500A (en) | Exciter of synchronous machine | |
| JPH0211816B2 (en) | ||
| JPH0225092B2 (en) | ||
| JPS6142520B2 (en) | ||
| JP2507434B2 (en) | Excitation controller for synchronous machine | |
| JPH0127439Y2 (en) |