Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0617801B2 - Absolute position detector - Google Patents
[go: Go Back, main page]

JPH0617801B2 - Absolute position detector - Google Patents

Absolute position detector

Info

Publication number
JPH0617801B2
JPH0617801B2 JP62320118A JP32011887A JPH0617801B2 JP H0617801 B2 JPH0617801 B2 JP H0617801B2 JP 62320118 A JP62320118 A JP 62320118A JP 32011887 A JP32011887 A JP 32011887A JP H0617801 B2 JPH0617801 B2 JP H0617801B2
Authority
JP
Japan
Prior art keywords
resolver
absolute position
error
converter
converters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62320118A
Other languages
Japanese (ja)
Other versions
JPH01162101A (en
Inventor
一紀 亀井
隆 三富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP62320118A priority Critical patent/JPH0617801B2/en
Publication of JPH01162101A publication Critical patent/JPH01162101A/en
Publication of JPH0617801B2 publication Critical patent/JPH0617801B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ロボットやNC工作機の各軸の絶対位置を検
出する絶対位置検出器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an absolute position detector for detecting the absolute position of each axis of a robot or NC machine tool.

従来の技術 近年、ロボットやNC工作機械では、作業エリアの制限
や、停電や非常停止からの復帰時にワークに当たるのを
さけるために原点復帰動作を必要としない絶対位置検出
器が必要とされている。
2. Description of the Related Art In recent years, robots and NC machine tools require an absolute position detector that does not require a home-return operation to limit the work area and avoid hitting the work when returning from a power outage or emergency stop. .

以下図面を参照しながら、上述した従来の絶対位置検出
器の一例について説明する。
An example of the above-described conventional absolute position detector will be described below with reference to the drawings.

第3図は従来の絶対位置検出器の構成を示すものであ
る。
FIG. 3 shows the structure of a conventional absolute position detector.

第3図において1、3はレゾルバ、2はレゾルバ1とレ
ゾルバ3を結ぶ減速比1/rの減速器、4、5はレゾル
バ1、3の励磁巻線に交流電流を流し出力として得られ
た電圧の位相の遅れからレゾルバ1、3の回転角度をデ
ジタルで出力するR/D変換器、6はR/D変換器4、
5から得られたレゾルバ1、3のそれぞれの位置データ
から絶対位置を演算するマイクロコンピュータである。
In FIG. 3, 1 and 3 are resolvers, 2 is a speed reducer connecting the resolver 1 and the resolver 3 with a reduction ratio of 1 / r, and 4 and 5 are obtained as outputs by passing an alternating current through the excitation windings of the resolvers 1 and 3. An R / D converter that digitally outputs the rotation angles of the resolvers 1 and 3 from the delay of the voltage phase, 6 is an R / D converter 4,
5 is a microcomputer for calculating an absolute position from position data of each of resolvers 1 and 3 obtained from FIG.

第4図はR/D変換器の構成を示すものである。FIG. 4 shows the structure of the R / D converter.

第4図において、7は4MHzのクロックを発振する発
振回路、8は4MHzのクロックをカウントする10ビ
ットカウンタ、9a、9bは第5図に示すデータの書き
込まれたメモリからなる正弦波テーブル、10a、10
bはD/Aコンバータ、11a、11bは増幅器、12
はレゾルバ、13はレゾルバ12の出力値を0Vで比較
する比較器、14はカウンタ8のデータを比較器の出力
で保持するラッチである。
In FIG. 4, 7 is an oscillating circuit that oscillates a 4 MHz clock, 8 is a 10-bit counter that counts a 4 MHz clock, 9a and 9b are sine wave tables consisting of a memory in which the data shown in FIG. 5 is written, and 10a. 10,
b is a D / A converter, 11a and 11b are amplifiers, 12
Is a resolver, 13 is a comparator that compares the output value of the resolver 12 at 0V, and 14 is a latch that holds the data of the counter 8 at the output of the comparator.

以上のように構成された絶対位置検出器について以下そ
の動作を説明する。
The operation of the absolute position detector configured as described above will be described below.

R/D変換器の動作は、まず10ビットカウンタ8で4
MHzのクロックをカウントし0から1023までの値を出
力する。この出力を第6図(a)に示す。カウンタ8の
出力は正弦波テーブル9a、9bで変換され、D/A変
換器10a、10bで第6図(b)(c)に示すような
位相の90度ずれた2つの正弦波に変換される。この2
つの信号は増幅器11a、11bで増幅されレゾルバ1
2の2つの励磁巻線に印加される。レゾルバ12の出力
は第6図(d)に示すように第6図(b)の波形よりθ
位相の遅れた波形となり、このθはレゾルバの回転子の
回転角により0〜360度迄変化する。このθの値をデ
ジタル値として得るために、レゾルバ12の出力を比較
器13で0Vと比較し、第6図(e)のようなデジタル
波に変換し、この信号の立上がりでカウンタ8のデータ
をラッチ14で保持する。
The operation of the R / D converter is as follows.
It counts the MHz clock and outputs a value from 0 to 1023. This output is shown in FIG. 6 (a). The output of the counter 8 is converted by the sine wave tables 9a and 9b, and converted by the D / A converters 10a and 10b into two sine waves whose phases are shifted by 90 degrees as shown in FIGS. 6 (b) and (c). It This 2
The two signals are amplified by the amplifiers 11a and 11b, and the resolver 1
2 to the two excitation windings. The output of the resolver 12 is θ from the waveform shown in FIG. 6 (b) as shown in FIG. 6 (d).
The waveform has a delayed phase, and θ changes from 0 to 360 degrees depending on the rotation angle of the rotor of the resolver. In order to obtain the value of θ as a digital value, the output of the resolver 12 is compared with 0V by the comparator 13, converted into a digital wave as shown in FIG. 6 (e), and the data of the counter 8 is risen at the rising edge of this signal. Is held by the latch 14.

このようにしてR/D変換器4・5で作られたレゾルバ
1・2の回転位置はマイクロコンピュータ6に読み込ま
れ、絶対位置が求められる。マイクロコンピュータ6の
処理は第7図に示すように、まずステップ1でR/D変
換器4・5のデータを読み込み回転数の多い方(例えば
モータに接続されている方)のデータをP1、減速され
た後のレゾルバの位置をP2とおく。ステップ2ではP
2に減速比rを掛け、R/D変換器の分解能N(ここで
はN=210=1024)で割り、その整数部をmとす
る。ステップ3ではステップ2で得られたmに分解能N
を掛けさらにP1を加えることにより絶対位置Paを得
るのである。
The rotational positions of the resolvers 1 and 2 thus formed by the R / D converters 4 and 5 are read by the microcomputer 6 and the absolute position is obtained. As shown in FIG. 7, the processing of the microcomputer 6 first reads the data of the R / D converters 4 and 5 in step 1 and outputs the data of the one having a larger rotation speed (for example, the one connected to the motor) to P1, The position of the resolver after deceleration is set to P2. P in step 2
2 is multiplied by the speed reduction ratio r and divided by the resolution N of the R / D converter (here, N = 2 10 = 1024), and the integer part thereof is m. In step 3, the resolution N is added to m obtained in step 2.
The absolute position Pa is obtained by multiplying by and adding P1.

発明が解決しようとする問題点 しかしながら上記のような構成では、 1.レゾルバ1とレゾルバ3の位置を正確に合わせてお
く必要があり調整に手間がかかった。
Problems to be Solved by the Invention However, in the above configuration, It was necessary to adjust the positions of the resolver 1 and the resolver 3 accurately, which required a lot of adjustment.

2.レゾルバの位置によってはノイズや電圧変動等の影
響でデータが変化すると、絶対位置が大きくずれる。
2. Depending on the position of the resolver, if the data changes due to the influence of noise or voltage fluctuation, the absolute position will shift significantly.

3.2の問題を解決するために減速比を最適な値に固定
したり、レゾルバの数を増して対応していたが、それに
より構造がさらに複雑になりロボットのアームに組み込
むことが不可能である。等の問題点を有していた。
In order to solve the problem of 3.2, the reduction ratio was fixed to the optimum value and the number of resolvers was increased to deal with it, but this made the structure more complicated and impossible to incorporate in the robot arm. Is. There were problems such as.

本発明は、上記問題点に鑑み、ロボットのアーム等にも
組み込めるように構造を複雑にすることなく、調整の手
間も必要としない絶対位置検出器を提供するものであ
る。
In view of the above problems, the present invention provides an absolute position detector that does not complicate the structure so that it can be incorporated in an arm of a robot or the like and does not require time and effort for adjustment.

問題点を解決するための手段 上記問題点を解決するために本発明の絶対位置検出器
は、第1のレゾルバと、前記第1のレゾルバの回転軸に
減速器を介して設けられた第2のレゾルバと、前記第1
のレゾルバと第2のレゾルバから1回転内の絶対位置を
得る第1、第2のレゾルバ・デジタル変換器(以下R/
D変換器という)と、前記第2のR/D変換器の出力値
に前記減速器の減速比を乗じたものから前記第1のR/
D変換器の出力値を減じ、前記第1及び第2のR/D変
換器の1回転当りの分散能Nで除した余りを演算する仮
想オフセット演算手段と、前記仮想オフセット演算手段
の演算結果としての仮想オフセット値を用いて絶対位置
を求めた時に誤差を生じる可能性があるか否かを判断す
る誤差判断手段と、その誤差判断手段の出力が絶対位置
を求めた時に誤差を生じる可能性があることを示す時
に、前記第1のレゾルバを1/2回転移動させる位置シ
フト手段と、前記第1、第2のR/D変換器または前記
位置シフト手段の出力値から絶対位置を演算する絶対位
置演算手段とを備えたものである。
Means for Solving the Problems In order to solve the above problems, an absolute position detector of the present invention includes a first resolver and a second resolver provided on a rotary shaft of the first resolver via a speed reducer. Resolver and the first
First and second resolver-to-digital converters (hereinafter R / R) that obtain the absolute position within one rotation from the resolver and the second resolver.
D converter) and a value obtained by multiplying the output value of the second R / D converter by the reduction ratio of the decelerator to obtain the first R / D.
Virtual offset calculation means for calculating the remainder obtained by subtracting the output value of the D converter and dividing by the dispersion power N per rotation of the first and second R / D converters, and the calculation result of the virtual offset calculation means Error determining means for determining whether an error may occur when the absolute position is obtained using the virtual offset value as described above, and the output of the error determining means may cause an error when the absolute position is obtained. When it indicates that there is an absolute position, the absolute position is calculated from the position shift means for moving the first resolver by 1/2 turn and the output values of the first and second R / D converters or the position shift means. And absolute position calculation means.

作 用 本発明は上記した構成によって、仮想オフセット値を仮
想オフセット演算手段で求めることにより、第1、第2
のレゾルバの位置合わせを不要にし、また誤差判断手段
により仮想オフセット値と第1、第2のR/D変換器の
出力とから求めた絶対位置が誤差の影響で位置ずれを生
じる可能性がある時を判断し、位置シフト手段により誤
差の影響を受けない位置までずらし位置ずれの無い絶対
位値が検出できる。
Operation According to the present invention, the virtual offset value is obtained by the virtual offset calculating means by the above-mentioned configuration, and the first and second
Of the resolver becomes unnecessary, and the absolute position obtained from the virtual offset value and the outputs of the first and second R / D converters by the error determination means may be displaced due to the error. It is possible to detect the time and shift the position to a position not affected by the error by the position shift means to detect the absolute position value without the position shift.

実施例 以下本発明の一実施例の絶対位置検出器について、図面
を参照しながら説明する。
Embodiments An absolute position detector according to an embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明の実施例における絶対位置検出器の構成
を示すものである。第1図において21、23はレゾル
バ、22は減速比1/rの減速器、24、25はR/D
変換器、26はマイクロコンピュータである。以上のも
のは従来例の構成と同じものである。
FIG. 1 shows the configuration of an absolute position detector in an embodiment of the present invention. In FIG. 1, reference numerals 21 and 23 are resolvers, 22 is a speed reducer having a reduction ratio of 1 / r, and 24 and 25 are R / D.
The converter 26 is a microcomputer. The above is the same as the configuration of the conventional example.

以上のように構成された絶対位置検出器について、以下
第1図および第2図を用いてその動作を説明する。
The operation of the absolute position detector configured as described above will be described below with reference to FIGS. 1 and 2.

レゾルバ21、23、R/D変換器24、25の動作は
従来例と同じであるが、マイクロコンピュータ26の処
理は第2図に示すように、まずステップ1でR/D変換
器24、25のデータを読み込みP1、P2とする。ス
テップ2ではP2に減速比rを掛けたものからP1を引
きR/D変換器24、25の分解Nで割った余りを仮想
オフセット値O12とする。ステップ3では仮想オフセッ
ト値O12がN/4と3×N/4の範囲にある時と、それ
以外の時に区別する。次にステップ3でN/4≦O12
N/4の時はステップ4へそれ以外の時はステップ5を
実行する。ステップ4の時はP1、P2、O12をこのま
ま絶対位置の計算に用いても誤差が生じないのでオフセ
ット値O2=O1、シフト量O1=0、P1をシフトした
値P12=P1とし、ステップ6へ行く。ステップ5の時
はP1をN/2だけシフトさせ誤差の生じない所で絶対
位置を求める。つまりP12はP1とN/2を加えたもの
をNを割った余り、オフセットO2はP2に減速比rを
掛けたものからP12を減じNで割った余り、O1はシフ
ト量N1/2としステップ6へ行く。ステップ6ではス
テップ4またはステップ5の結果からP2に減速比rを
掛けP12を引き更にO2を引きN1/2とr/2を加えN
で割りその整数部をmとする。絶対位置PaはmにNを
掛けP12を加えO1を加えて求める。
The operations of the resolvers 21 and 23 and the R / D converters 24 and 25 are the same as those of the conventional example, but the processing of the microcomputer 26 is, as shown in FIG. Is read and designated as P1 and P2. In step 2, P1 is subtracted from P2 multiplied by the speed reduction ratio r, and the remainder divided by the decomposition N of the R / D converters 24 and 25 is set as the virtual offset value O 12 . In step 3, the case where the virtual offset value O 12 is in the range of N / 4 and 3 × N / 4 is distinguished from the case other than that. Next, in step 3, N / 4 ≦ O 12 3
If it is N / 4, step 4 is executed. If not, step 5 is executed. Step because when the 4 P1, P2, even using O 12 in the calculation of this state absolute position error does not occur offset value O 2 = O 1, the shift amount O 1 = 0, P1 shifts the values P 12 = P1 And go to step 6. At the time of step 5, P1 is shifted by N / 2 and the absolute position is obtained at a place where no error occurs. That is, P 12 is the remainder obtained by adding P1 and N / 2, and the remainder is divided by N. Offset O 2 is the remainder obtained by subtracting P 12 by subtracting P 12 from P2 multiplied by the reduction ratio r, and O 1 is the shift amount N. 1/2, and go to step 6. In Step 6 Step 4 or Step results of 5 pull the P 12 multiplied by the reduction ratio r to P2 still pull the O 2 N 1/2 and r / 2 was added N
Divide by and make the integer part m The absolute position Pa is obtained by multiplying m by N, adding P 12, and adding O 1 .

以上のように本実施例によれば、ステップ2で仮想オフ
セット値を求める仮想オフセット演算手段、ステップ3
で誤差の有無を判断する誤差判断手段、ステップ5で位
置をN/2シフトする位置シフト手段を設けることによ
り、従来例の構成と変えることなく、位置ずれの無い絶
対位置を得ることができる。
As described above, according to the present embodiment, the virtual offset calculating means for obtaining the virtual offset value in step 2, step 3
By providing the error determining means for determining the presence or absence of an error in step 1 and the position shifting means for shifting the position by N / 2 in step 5, it is possible to obtain an absolute position without positional deviation without changing the configuration of the conventional example.

なお、本実施例ではN/2のシフトをマイクロコンピュ
ータ26の演算で行ったが、レゾルバ21がモータに接
続されている場合は1/2回転モータをまわしてもよ
い。
In the present embodiment, the N / 2 shift is performed by the calculation of the microcomputer 26. However, when the resolver 21 is connected to the motor, the 1/2 rotation motor may be rotated.

発明の効果 以上のように本発明は仮想オフセット演算手段と、誤差
判断手段と位置シフト手段を設けることにより、最小限
の構成でレゾルバの位置合わせや、レゾルバのずれをあ
らかじめ測定するといった調整の必要のない絶対位置検
出を行うことが可能となる。
As described above, according to the present invention, by providing the virtual offset calculation means, the error determination means and the position shift means, it is necessary to adjust the position of the resolver and to measure the displacement of the resolver in advance with a minimum configuration. It is possible to perform absolute position detection without any error.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の実施例における絶対位置検出器の構成
図、第2図は第1図のマイクロコンピュータの処理内容
のフローチャート、第3図は従来例の構成図、第4図は
R/D変換器の構成図、第5図は正弦波テーブルの説明
図、第6図はR/D変換器の各部の波形図、第7図は従
来例のマイクロコンピュータの処理内容を示すフローチ
ャートである。 21、23……レゾルバ、22……減速器、24、25
……R/D変換器、26……マイクロコンピュータ。
FIG. 1 is a block diagram of an absolute position detector in an embodiment of the present invention, FIG. 2 is a flowchart of processing contents of the microcomputer of FIG. 1, FIG. 3 is a block diagram of a conventional example, and FIG. FIG. 5 is a configuration diagram of the D converter, FIG. 5 is an explanatory diagram of a sine wave table, FIG. 6 is a waveform diagram of each part of the R / D converter, and FIG. 7 is a flowchart showing processing contents of a microcomputer of a conventional example. . 21, 23 ... Resolver, 22 ... Reducer, 24, 25
...... R / D converter, 26 …… Microcomputer.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】第1のレゾルバと、前記第1のレゾルバの
回転軸に減速器を介して設けられた第2のレゾルバと、
前記第1のレゾルバと第2のレゾルバから1回転内の絶
対位置を得る第1、第2のレゾルバ・デジタル変換器
(以下R/D変換器という)と、前記第2のR/D変換
器の出力値に前記減速器の減速比を乗じたものから前記
第1のR/D変換器の出力値を減じ、前記第1及び第2
のR/D変換器の1回転当りの分解能Nで除した余りを
演算する仮想オフセット演算手段と、前記仮想オフセッ
ト演算手段の演算結果としての仮想オフセット値を用い
て絶対位置を求めた時に誤差を生じる可能性があるか否
かを判断する誤差判断手段と、その誤差判断手段の出力
が絶対位置を求めた時に誤差を生じる可能性があること
を示す時に、前記第1のレゾルバを1/2回転移動させ
る位置シフト手段と、前記第1、第2のR/D変換器ま
たは前記位置シフト手段の出力値から絶対位置を演算す
る絶対位置演算手段とを備えたことを特徴とする絶対位
置検出器。
1. A first resolver, and a second resolver provided on a rotating shaft of the first resolver via a speed reducer,
First and second resolver / digital converters (hereinafter referred to as R / D converters) for obtaining an absolute position within one rotation from the first resolver and the second resolver, and the second R / D converter. Of the first R / D converter is subtracted from the product of the output value of ## EQU1 ## and the reduction ratio of the decelerator, and the output value of the first R / D converter is subtracted.
Error when an absolute position is obtained using virtual offset calculation means for calculating the remainder divided by the resolution N per rotation of the R / D converter and the virtual offset value as the calculation result of the virtual offset calculation means. The error resolver that determines whether or not the error may occur and the output of the error determiner indicates that the error may occur when the absolute position is obtained. Absolute position detection, comprising position shift means for rotational movement, and absolute position calculation means for calculating an absolute position from output values of the first and second R / D converters or the position shift means. vessel.
JP62320118A 1987-12-19 1987-12-19 Absolute position detector Expired - Lifetime JPH0617801B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62320118A JPH0617801B2 (en) 1987-12-19 1987-12-19 Absolute position detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62320118A JPH0617801B2 (en) 1987-12-19 1987-12-19 Absolute position detector

Publications (2)

Publication Number Publication Date
JPH01162101A JPH01162101A (en) 1989-06-26
JPH0617801B2 true JPH0617801B2 (en) 1994-03-09

Family

ID=18117897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62320118A Expired - Lifetime JPH0617801B2 (en) 1987-12-19 1987-12-19 Absolute position detector

Country Status (1)

Country Link
JP (1) JPH0617801B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119642871A (en) * 2024-12-18 2025-03-18 无锡康德洛尔智能控制技术有限公司 A multi-turn position encoder based on dual rotary transformer and decoding method

Also Published As

Publication number Publication date
JPH01162101A (en) 1989-06-26

Similar Documents

Publication Publication Date Title
US6188341B1 (en) Encoder interpolation circuit which corrects an interpolation angle between a received sine-wave encoder signal and a cosine-wave encoder signal
US5202842A (en) Rotational position detecting device which compensates for eccentricity of rotating object
CN1010506B (en) speed detection device
EP0331189B1 (en) Position/speed detection method and apparatus
JP2720642B2 (en) Multi-turn absolute value encoder
US4376970A (en) High speed digital position monitoring system
Attaianese et al. A low cost resolver-to-digital converter
JPH0754260B2 (en) Absolute encoder
JPH05231879A (en) Correcting method for detecting position
JPH0617801B2 (en) Absolute position detector
JPH0565827B2 (en)
WO1986000401A1 (en) Device for detecting absolute position
JP2003130686A (en) Device for detecting position
JPS6211113A (en) Position detector
JPH0442602B2 (en)
JP2003130683A (en) Device for detecting position
JPS63111408A (en) Digital position detector
JPH0466288B2 (en)
JPH06123639A (en) Magnetic encoder
JPS62237316A (en) Detection error correction device for position detector
JPH0342325Y2 (en)
JPH10281809A (en) Position detection device and motor control device
JPH04299215A (en) System for detecting signal abnormality of highresolution encoder
JP2575518Y2 (en) Interpolator for encoder
JPH0528486Y2 (en)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term