JPH061801B2 - Lead frame - Google Patents
Lead frameInfo
- Publication number
- JPH061801B2 JPH061801B2 JP59270818A JP27081884A JPH061801B2 JP H061801 B2 JPH061801 B2 JP H061801B2 JP 59270818 A JP59270818 A JP 59270818A JP 27081884 A JP27081884 A JP 27081884A JP H061801 B2 JPH061801 B2 JP H061801B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- frame
- extending
- end side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 本発明は、半導体装置、特に大電流を流す必要のあるパ
ワーＩＣ、各種の駆動回路を構成した半導体集積回路に
用いて好適なリードフレームに関する。Description: TECHNICAL FIELD The present invention relates to a semiconductor device, in particular, a lead frame suitable for use in a power integrated circuit that requires a large current to flow and a semiconductor integrated circuit that constitutes various drive circuits.
半導体集積回路に用いられるリードフレームには各種の
形状のものがあるが、その一例が特開昭５５−１０７２
５０号公報に示されている。There are various types of lead frames used in semiconductor integrated circuits, one example of which is JP-A-55-1072.
No. 50 publication.
ところで、通常はＩＣチップに設けられたパッドと各イ
ンナーリードとは個別にワイヤーボンディングされるの
であるが、例えばシリアル−パラレル変換ドライバー回
路、或いはパワー回路等を内蔵した半導体集積回路では
電源用、ＧＮＤ用に複数の外部接続端子を使用している
ものがある。これは、電源回路、ひいてはアースライン
に大電流が流れるためであり、抵抗を低減させるために
上記方法が採用されている。By the way, normally, the pads provided on the IC chip and the respective inner leads are individually wire-bonded, but for example, in a semiconductor integrated circuit including a serial-parallel conversion driver circuit or a power circuit, for power supply, GND. Some use multiple external connection terminals for. This is because a large current flows through the power supply circuit and eventually the ground line, and the above method is adopted to reduce the resistance.
たとえば本発明者らは、３２ビットの感熱ヘッドドライ
バーを開発しているが、その半導体チップのボンディン
グパッド構成は、出力パッドに１個の割合でＧＮＤパッ
ドが設けられている。すなわち、５６ピンのパッケージ
においてＧＮＤピンは大多数をしめてしまう。このこと
は、ビット容量が大きくなければそれだけＧＮＤピンも
多数になり、パッケージ本体も大きくなることを意味し
ている。For example, the present inventors have developed a 32-bit thermal head driver, and in the bonding pad configuration of the semiconductor chip, one output pad is provided with a GND pad. That is, the majority of GND pins in a 56-pin package. This means that the larger the bit capacity, the larger the number of GND pins and the larger the package body.
しかし、パッケージの技術的動向としては、小型化が実
装密度を向上させるうえで有利である。さらに、小型の
パッケージで大容量の半導体装置を実現するのが、コス
トの低減につながる。However, as a technical trend of the package, miniaturization is advantageous in improving the packaging density. Furthermore, realizing a large-capacity semiconductor device with a small package leads to cost reduction.
また、半導体素子を取付けるマウント部とリードの先端
部との間にマウント部に沿って少なくとも１つの導体
（リード）を配置させ、その導体にワイヤを接続する技
術が特公昭４６−１１６０９号公報に開示されている。
しかし、その導体は端部が自由端の構成としているた
め、強度的に弱くて変形（曲がり）が生じやすく、他の
リード先端との接触が発生する。Further, a technique for disposing at least one conductor (lead) along the mount between the mount for mounting the semiconductor element and the tip of the lead and connecting a wire to the conductor is disclosed in Japanese Patent Publication No. 46-11609. It is disclosed.
However, since the end portion of the conductor has a free end, it is weak in strength and easily deforms (bends), so that contact with another lead tip occurs.
本発明の目的は、半導体集積回路における同一の用途に
もちいられる外部接続端子の数を削減し、信号の入出力
ピンが多ピンにできるとともに、前記外部接続端子の数
の削減にともなう機械的強度の低下を補強できるリード
フレームを提供することにある。An object of the present invention is to reduce the number of external connection terminals used for the same purpose in a semiconductor integrated circuit, to increase the number of signal input / output pins, and to reduce the mechanical strength associated with the reduction in the number of external connection terminals. It is to provide a lead frame that can reinforce the deterioration of
本発明の他の目的は、前記目的を達成するとともに、前
記外部接続端子の数の削減にともなう機械的強度の低下
をより一層補強し、しかも放熱効果が高く、大電流を流
せるリードフレームを提供することにある。Another object of the present invention is to provide a lead frame which achieves the above object and further reinforces the decrease in mechanical strength due to the reduction in the number of the external connection terminals, has a high heat dissipation effect, and can flow a large current. To do.
本発明の他の目的は、前記目的を達成するとともに、前
記外部接続端子の数の削減にともなう機械的強度の低下
をより一層補強し、しかも入出力ピンの配列を乱すこと
がないリードフレームを提供することにある。Another object of the present invention is to provide a lead frame which achieves the above object and further reinforces the decrease in mechanical strength due to the reduction in the number of external connection terminals, and which does not disturb the arrangement of input / output pins. To provide.
本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面から明らかになるであろう。The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明の概要を簡単に述べれば、
下記の通りである。To briefly describe the outline of the invention disclosed in the present application,
It is as follows.
(1)第１方向に延在する枠部に、この枠部の延在方向と
交差する第２方向に延在し、その端部に半導体チップの
パッドに電気的に接続されるための領域を有し、前記枠
部の延在方向に向って所定の間隔で複数本配列されるリ
ードが一体に成型されたリードフレームであって、前記
枠部に一体に成型された複数本のリードのうち、第１方
向の配列の第１リード、第２リードの夫々の間に１本又
は複数本のリードが配列されるとともに、前記第１リー
ド、第２リードの夫々が、この両者間に配列された１本
又は複数本のリードの夫々の一端側に沿って近接して延
在しかつそれらの一端側と所定の間隔で離隔される、共
通の目的に使用される第３リードと一体に連結されて成
る。(1) A region for extending in a second direction that intersects the extending direction of the frame part in a frame part extending in the first direction, and for electrically connecting to an end of the frame part a pad of a semiconductor chip A lead frame integrally formed with a plurality of leads arranged at a predetermined interval in the extending direction of the frame portion, wherein the plurality of leads integrally formed in the frame portion Among them, one or a plurality of leads are arranged between the first lead and the second lead arranged in the first direction, and the first lead and the second lead are arranged between them. Integrated with a third lead that is used for a common purpose and extends closely along one end of each of the formed one or more leads and is separated from the one end by a predetermined distance. It is composed by connecting.
この構成により、前記複数本のリードのうち、第１リー
ド、第２リード及び第３リードの少ない本数のリードを
共通の目的例えば電源用リードとして使用し、残りの複
数本のリードを他の目的例えば信号用リードとして使用
したので、共通の目的として使用するリードの本数を削
減し、この削減された分、他の目的として使用するリー
ドの本数を増加できるとともに、前記共通の目的として
使用する第３リードの一端側を第１リードで支持し、他
端側を第２リードで支持する２点支持構造を採用したの
で、第３リードの支持の機械的強度を補強できる。With this configuration, among the plurality of leads, a small number of the first lead, the second lead, and the third lead are used as a common purpose, for example, a power supply lead, and the remaining plurality of leads are used for other purposes. For example, since it is used as a signal lead, the number of leads used for a common purpose can be reduced, and the number of leads used for other purposes can be increased by the reduced amount. Since the two-point support structure in which one end side of the three leads is supported by the first lead and the other end side is supported by the second lead is adopted, the mechanical strength for supporting the third lead can be reinforced.
(2)前記手段(1)のリードフレームの第１リード、第２リ
ード又は第３リードのいずれかのリード幅寸法が、前記
第１リード、第２リードの夫々の間に配列された１本又
は複数本のリードのリード幅寸法に比べて太く構成され
る。(2) One lead width dimension of any one of the first lead, the second lead, and the third lead of the lead frame of the means (1) is arranged between the first lead and the second lead. Alternatively, it is thicker than the lead width dimension of a plurality of leads.
この構成により、前記手段(1)の他に、前記共通の目的
として使用する第１リード、第２リード又は第３リード
の機械的強度をより一層補強できるとともに、第１リー
ド、第２リード又は第３リードの熱抵抗を小さくして放
熱効果が高まり、又電気抵抗を小さくして大電流が流せ
る。With this configuration, in addition to the means (1), the mechanical strength of the first lead, the second lead, or the third lead used for the common purpose can be further reinforced, and the first lead, the second lead, or the The thermal resistance of the third lead is reduced to enhance the heat dissipation effect, and the electrical resistance is reduced to allow a large current to flow.
(3)前記手段(1)のリードフレームの第３リードの一端側
又は他端側が、前記枠部の一端側に成型されたこの枠部
の延在方向と交差する方向に延在する他の枠部に一体に
成型される。(3) One end side or the other end side of the third lead of the lead frame of the means (1) extends in a direction intersecting with the extending direction of the frame part molded on the one end side of the frame part. It is molded integrally with the frame.
この構成により、前記手段(1)の他に、前記共通の目的
として使用する第３リードの機械的強度を他の枠部の支
持により一層補強できるとともに、この第３リードの機
械的強度の補強が、第１リードと第２リードとの間の１
本又は複数本のリードを使用せずに、他の枠部で行われ
るので、前記１本又は複数本のリードの配列を乱すこと
がない。With this configuration, in addition to the means (1), the mechanical strength of the third lead used for the common purpose can be further reinforced by supporting other frame portions, and the mechanical strength of the third lead can be reinforced. Is 1 between the first lead and the second lead
Since it is performed in another frame without using one or a plurality of leads, the arrangement of the one or a plurality of leads is not disturbed.
(4)リードフレームにおいて、半導体チップが取り付け
られるべきタブで、端部が前記タブの辺に沿って近接配
列された複数本のリード、及び前記タブの辺と複数本の
リードの端部との間であって前記タブの辺に沿って配列
された他のリードを有し、前記タブ、複数本のリード及
び前記他のリードの両端が枠体に連結されて一体に成型
される。(4) In the lead frame, a tab to which the semiconductor chip is attached, a plurality of leads whose ends are arranged in proximity along the sides of the tab, and the sides of the tab and the ends of the leads. There is another lead arranged between the sides of the tab in between, and both ends of the tab, the plurality of leads and the other lead are connected to a frame body and integrally molded.
以下、本発明を適用したリードフレームの一実施例を第
１図を参照して説明する。An embodiment of the lead frame to which the present invention is applied will be described below with reference to FIG.
本実施例の特徴は、半導体集積回路におけるＧＮＤ用の
外部接続端子を削減し信号入出力ピンを増やしたことに
ある。The feature of this embodiment is that the number of external connection terminals for GND in the semiconductor integrated circuit is reduced and the number of signal input / output pins is increased.
第１図に示すように、リードフレーム１００は４４ピン
の場合について示してある。同フレーム１００において
ＧＮＤ用のインナーリード２３，２９，３９は、斜線で
示すように一体に結合されている。そして、ＩＣチップ
５１のＧＮＤ用パッドから９本もの接続がなされている
にも関わらず、パッケージ（図示せず）外に設けられる
端子（アウターリード）は僅か３個でよいことになる。As shown in FIG. 1, the lead frame 100 has 44 pins. In the frame 100, the GND inner leads 23, 29, 39 are integrally joined as shown by the hatched lines. Even though as many as nine GND pads are connected to the IC chip 51, only three terminals (outer leads) are provided outside the package (not shown).
すなわち、インナーリード２５，２７，３１，３３，３
５，３７が全て不要になり、その分インナーリード間が
空くことになる。したがって、実際には、上記インナー
リード２５〜３７を他の目的たとえば、信号の入出力ピ
ンに使用できる。これによりＩＣチップの集積度が上が
り１個のＩＣチップに３２ビット以上の容量が可能とな
っても、このリードフレーム１００を使用することが可
能になる。That is, the inner leads 25, 27, 31, 33, 3
All of 5, 37 are unnecessary, and the inner leads are correspondingly free. Therefore, in practice, the inner leads 25 to 37 can be used for other purposes such as signal input / output pins. As a result, the lead frame 100 can be used even if the degree of integration of IC chips is increased and a capacity of 32 bits or more can be achieved in one IC chip.
上記リードフレーム１００は、タブ５２の一辺に対向す
る１つのダム５４に、このダム５４の延在方向と交差す
る方向に延在する複数本のインナーリード２８〜３９
が、所定間隔で一体に成型される。この複数本のインナ
ーリード２８〜３９のうち、配列初段側にＧＮＤ用のイ
ンナーリード２９、配列終段側にＧＮＤ用のインナーリ
ード３９の夫々が配置される。このＧＮＤ用のインナー
リード２９，３９の夫々の間に配列されるインナーリー
ド３０〜３８のＩＣチップ５１のパッドに電気的に接続
される領域の一端側に沿ってかつ所定間隔離隔し、共通
の目的つまりＧＮＤ用に使用されるインナーリードが延
在し、このインナーリードの一端側は配列初段側のＧＮ
Ｄ用のインナーリード２９に、他端側は配列終段側のＧ
ＮＤ用のインナーリード３９に夫々一体に成型される。
この共通の目的で使用されるインナーリードは、ＧＮＤ
用のインナーリード２９及び３９で支持され、２点支持
構造となるので、ダム５４に高い機械的強度で支持され
る。In the lead frame 100, a plurality of inner leads 28 to 39 extending in a direction intersecting with the extending direction of the dam 54 is provided in one dam 54 facing one side of the tab 52.
However, they are integrally molded at a predetermined interval. Among the plurality of inner leads 28 to 39, the inner lead 29 for GND is arranged on the first stage side of the array, and the inner lead 39 for GND is arranged on the last stage side of the array. The inner leads 30 to 38 arranged between the GND inner leads 29 and 39 are arranged along one end side of a region electrically connected to the pad of the IC chip 51 of the inner leads 30 to 38, and are separated by a predetermined distance. The inner lead used for the purpose, that is, GND extends, and one end side of this inner lead is the GN on the first stage side of the array.
The inner lead 29 for D and the other end side G of the array end stage side
The inner leads 39 for ND are integrally molded.
The inner lead used for this common purpose is GND
Since it is supported by the inner leads 29 and 39 for use as a two-point support structure, it is supported by the dam 54 with high mechanical strength.
また、インナーリード２３から３９までの間隔を均等に
し、特にＧＮＤ用のインナーリード２３，２９及び３９
の斜線部分のリード幅寸法を他のインナーリード３０等
のリード幅寸法に比べて拡げて、電気抵抗を小さくし、
更に大電流を流し得るようにしてもよい。このように、
ＧＮＤ用のインナーリード２３，２９及び３９のリード
幅寸法を拡げた場合、前述の機械的強度をより一層高め
ることができ、又熱抵抗値を小さくできるので、ＩＣチ
ップ５１から発生する熱を効率良く外部に放出できる。In addition, the inner leads 23 to 39 are evenly spaced, and particularly the inner leads 23, 29 and 39 for GND are used.
Expand the lead width dimension of the shaded area in comparison with the lead width dimensions of other inner leads 30 etc. to reduce the electrical resistance,
A larger current may be allowed to flow. in this way,
When the lead width dimension of the GND inner leads 23, 29 and 39 is expanded, the mechanical strength described above can be further increased and the thermal resistance value can be reduced, so that the heat generated from the IC chip 51 can be efficiently generated. It can be released to the outside well.
また、上記共通の目的で使用され、一端側がＧＮＤ用の
インナーリード２９で支持され、他端側がＧＮＤ用のイ
ンナーリード３９で支持されたインナーリードは、その
一端側において、インナーリード２８〜３９に一体に成
型されたダム５４の一端に一体に成型された別の方向に
延在する他のダム５４に一体に成型される。つまり、こ
の共通の目的で使用されるインナーリードはＧＮＤ用の
インナーリード２３を介在して他のダム５４に一体に成
型される。したがって、上記共通の目的で使用されるイ
ンナーリードは、ＧＮＤ用のインナーリード２３，２９
及び３９の３本で支持され、３点支持構造となるので、
機械的強度をより一層高められ、しかも、３本のうちの
１本のＧＮＤ用のインナーリード２３を他のダム５４に
支持し、ＧＮＤ用のインナーリード２９と３９との間に
支持のためのリードを配置することなく、有効な領域を
潰さないので、インナーリード３０〜３８の配列を乱さ
ない。In addition, the inner lead, which is used for the common purpose and whose one end side is supported by the GND inner lead 29 and whose other end side is supported by the GND inner lead 39, is connected to the inner leads 28 to 39 at one end side thereof. One end of the integrally molded dam 54 is integrally molded with another dam 54 that is integrally molded and extends in another direction. That is, the inner lead used for this common purpose is integrally molded with the other dam 54 with the GND inner lead 23 interposed. Therefore, the inner leads used for the common purpose are the inner leads 23, 29 for GND.
Since it is supported by 3 pieces of 3 and 39, it becomes a 3 point support structure,
The mechanical strength can be further increased, and moreover, one of the three GND inner leads 23 is supported by the other dam 54 so as to be supported between the GND inner leads 29 and 39. Since the effective area is not crushed without disposing the leads, the arrangement of the inner leads 30 to 38 is not disturbed.
さらに、ＧＮＤ用のインナーリード２３，２９，３９の
夫々がタブ５２の回りにあることにより、ＩＣチップ５
１のＧＮＤ用パッドからＧＮＤ用インナーリードまでの
距離が近くでき、金ワイヤーの使用量も低減できる。ま
た、最短距離でボンディングもでき、コストの低減も可
能となる。Further, since each of the GND inner leads 23, 29, 39 is around the tab 52, the IC chip 5
The distance from the first GND pad to the GND inner lead can be reduced, and the amount of gold wire used can be reduced. Also, bonding can be performed in the shortest distance, and the cost can be reduced.
なお、タブ５２、タブ吊りリード５３ａ，５３ｂ、ダム
５４の夫々については当業者間において知られたもので
ある。The tab 52, the tab suspension leads 53a and 53b, and the dam 54 are known to those skilled in the art.
第２図は、第１図のリードフレーム１００を用いたＩＣ
パッケージの形態を示す。同図に示される如く、ＧＮＤ
ピンは２３，２９，３９の３本しかないため、他のピン
は電源用、信号入力、信号出力に有効に使用できる。FIG. 2 shows an IC using the lead frame 100 of FIG.
The form of a package is shown. As shown in the figure, GND
Since there are only three pins 23, 29 and 39, the other pins can be effectively used for power supply, signal input and signal output.
図示はしないが、電源用ピンが多数有る場合にも本発明
は有効である。Although not shown, the present invention is effective even when there are many power supply pins.
(1)半導体集積回路における同一の用途にもちいられる
外部接続端子の数を削減し、信号の入出力ピンが多ピン
にできるとともに、前記外部接続端子の数の削減にとも
なう機械的強度の低下を補強できるリードフレームを提
供できる。(1) The number of external connection terminals used for the same purpose in a semiconductor integrated circuit can be reduced, and the number of signal input / output pins can be increased, and the mechanical strength can be reduced due to the reduction in the number of external connection terminals. A lead frame that can be reinforced can be provided.
(2)前記効果の他に、前記外部接続端子の数の削減にと
もなう機械的強度の低下をより一層補強し、しかも放熱
効果が高く、大電流を流せるリードフレームを提供でき
る。(2) In addition to the effects described above, it is possible to provide a lead frame that further reinforces the reduction in mechanical strength that accompanies the reduction in the number of external connection terminals, has a high heat dissipation effect, and allows a large current to flow.
(3)前記効果の他に、前記外部接続端子の数の削減にと
もなう機械的強度の低下をより一層補強し、しかも入出
力ピンの配列を乱すことがないリードフレームを提供で
きる。(3) In addition to the effects described above, it is possible to provide a lead frame that further reinforces the decrease in mechanical strength associated with the reduction in the number of external connection terminals and that does not disturb the arrangement of input / output pins.
以上に本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることは言うまでもない。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and it goes without saying that various modifications can be made without departing from the scope of the invention. Yes.
例えば、上記実施例では、ＧＮＤピンについて本発明が
適用されているが、電源回路に適用してもよい。また、
上記実施例ではＧＮＤピンを３本としたが、ワイヤーボ
ンディングが良好に行なえるようにインナーリード３
４，４４をも同一のＧＮＤ用インナーリードとして形成
してもよい。For example, although the present invention is applied to the GND pin in the above embodiment, it may be applied to the power supply circuit. Also,
Although three GND pins are used in the above embodiment, the inner lead 3 is used so that wire bonding can be performed well.
4, 44 may also be formed as the same GND inner lead.
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野であるパワーＩＣに適用
されるリードフレーム構造について説明したが、その適
用分野に限定されるものではなく、モータ駆動回路、電
力増幅回路等を内蔵するアナログ用ＩＣにも利用するこ
とができる。In the above description, the lead frame structure applied to the power IC, which is the field of application of the invention made mainly by the present inventor, has been described, but the invention is not limited to the field of application, and a motor drive It can also be used for analog ICs that incorporate circuits, power amplifier circuits, and the like.
第１図は本発明を適用したリードフレームの一実施例を
示す平面図である。 第２図は本発明のリードフレームを使用したＩＣパッケ
ージの斜視図である。 １〜４４…インナーリード、５１…ＩＣチップ、５２…
タブ、５３ａ，５３ｂ…タブ吊りリード、５４…ダム、
１００……リードフレーム。FIG. 1 is a plan view showing an embodiment of a lead frame to which the present invention is applied. FIG. 2 is a perspective view of an IC package using the lead frame of the present invention. 1 to 44 ... Inner leads, 51 ... IC chip, 52 ...
Tabs, 53a, 53b ... Tab suspension leads, 54 ... Dam,
100 ... Lead frame.
Claims (4)
在方向と交差する第２方向に延在し、その端部に半導体
チップのパッドと電気的に接続するための領域を有し、
前記枠部の延在方向に向って所定の間隔で複数本配列さ
れるリードが一体に成型されたリードフレームであっ
て、前記枠部に一体に成型された複数本のリードのう
ち、第１方向の配列の第１リード、第２リードの夫々の
間に１本又は複数本のリードが配列されるとともに、前
記第１リード、第２リードの夫々が、この両者間に配列
された１本又は複数本のリードの夫々の一端側に沿って
近接して延在しかつそれらの一端側と所定の間隔で離隔
される、共通の目的に使用される第３リードと一体に連
結されて成ることを特徴とするリードフレーム。1. A frame portion extending in a first direction, extending in a second direction intersecting the extending direction of the frame portion, and electrically connected to a pad of a semiconductor chip at an end thereof. Have an area,
A lead frame integrally formed with a plurality of leads arranged at a predetermined interval in the extending direction of the frame portion, wherein the first lead among the plurality of leads integrally formed with the frame portion One or a plurality of leads are arranged between each of the first lead and the second lead in the directional arrangement, and one of the first lead and the second lead is arranged between the both. Alternatively, it is integrally connected to a third lead that extends in close proximity along one end side of each of the plurality of leads and is separated from the one end side by a predetermined distance and is used for a common purpose. A lead frame characterized in that
在方向と交差する第２方向に延在し、この延在する一端
側に半導体チップのパッドに電気的に接続される領域を
有し、前記枠部の延在方向に向って所定の間隔で複数本
配列されるリードが一体に成型されるリードフレームで
あって、前記枠部に一体に成型された複数本のリードの
うち、第１方向の配列の第１リード、第２リードの夫々
の間に１本又は複数本のリードが配列されるとともに、
前記第１リード、第２リードの夫々が、この両者間に配
列された１本又は複数本のリードの夫々の一端側に沿っ
て近接して延在しかつ夫々の一端側と所定の間隔で離隔
される、共通の目的に使用される第３リードと一体に連
結されて成り、前記第１リード、第２リード又は第３リ
ードのいずれかのリード幅寸法が、前記第１リード、第
２リードの夫々の間に配列された１本又は複数本のリー
ドのリード幅寸法に比べて太く構成されたことを特徴と
するリードフレーム。2. A frame portion extending in a first direction, extending in a second direction intersecting the extending direction of the frame portion, and electrically connected to a pad of a semiconductor chip at one end of the extending frame portion. A lead frame in which a plurality of leads are integrally molded in the frame portion, the lead frame having a plurality of regions arranged at predetermined intervals in the extending direction of the frame portion. Among the leads, one or more leads are arranged between the first lead and the second lead arranged in the first direction, and
Each of the first lead and the second lead extends closely along one end side of each of one or a plurality of leads arranged between them, and at a predetermined distance from each one end side. The first lead, the second lead, and the third lead are separated from each other and integrally connected to a third lead used for a common purpose. A lead frame, which is thicker than a lead width dimension of one or a plurality of leads arranged between the leads.
の第１枠部の延在方向と交差する第２方向に延在する第
２枠部が一体に成型され、前記第１枠部に、この第１枠
部の延在方向と交差する第２方向に延在し、この延在す
る一端側に半導体チップのパッドに電気的に接続される
領域を有し、前記第１枠部の延在方向に向って所定の間
隔で複数本配列されるリードが一体に成型されるリード
フレームであって、前記第１枠部に一体に成型された複
数本のリードのうち、第１方向の配列の第１リード、第
２リードの夫々の間に１本又は複数本のリードが配列さ
れるとともに、前記第１リード、第２リードの夫々が、
この両者間に配列された１本又は複数本のリードの夫々
の一端側に沿って近接して延在しかつ夫々の一端側と所
定の間隔で離隔される、共通の目的に使用される第３リ
ードと一体に連結されて成り、かつ前記第３リードの一
端側又は他端側が前記第２枠部に一体に成型されたこと
を特徴とするリードフレーム。3. A second frame part extending in a second direction intersecting the extending direction of the first frame part is integrally molded at one end side of the first frame part extending in the first direction, and The first frame portion has a region extending in a second direction intersecting the extending direction of the first frame portion, and has an area electrically connected to a pad of a semiconductor chip on one end side of the extending, A lead frame integrally formed with a plurality of leads arranged at a predetermined interval in the extending direction of the first frame portion, wherein the plurality of leads integrally formed with the first frame portion , One or more leads are arranged between each of the first lead and the second lead in the first direction, and each of the first lead and the second lead is
A first extending in close proximity along one end side of each of the one or more leads arranged between the two and being separated from each one end side by a predetermined distance; A lead frame formed by being integrally connected to three leads, wherein one end side or the other end side of the third lead is integrally molded with the second frame portion.
端部が前記タブの辺に沿って近接配列された複数本のリ
ード、及び前記タブの辺と複数本のリードの端部との間
であって前記タブの辺に沿って配列された他のリードを
有し、前記タブ、複数本のリード及び他のリードが枠体
に連結されて一体に成型されてなるリードフレームであ
って、前記他のリードの両端は複数本のリード間に位置
した第１リード部、第２リード部を介在して枠体に一体
に連結されて成ることを特徴とするリードフレーム。4. A tab to which a semiconductor chip is to be attached,
A plurality of leads whose ends are closely arranged along the sides of the tab, and another lead arranged between the sides of the tab and the ends of the leads and along the sides of the tab. A lead frame having a lead, wherein the tab, a plurality of leads and another lead are integrally molded by being connected to a frame body, and both ends of the other lead are located between the plurality of leads. A lead frame, which is integrally connected to a frame body with a first lead portion and a second lead portion interposed therebetween.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59270818A JPH061801B2 (en) | 1984-12-24 | 1984-12-24 | Lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59270818A JPH061801B2 (en) | 1984-12-24 | 1984-12-24 | Lead frame |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3321979A Division JP2501382B2 (en) | 1991-12-05 | 1991-12-05 | Method for assembling semiconductor device |
| JP3321978A Division JP2614681B2 (en) | 1991-12-05 | 1991-12-05 | Semiconductor device |
| JP3321977A Division JPH0521691A (en) | 1991-12-05 | 1991-12-05 | Semiconductor device and assembling method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61148854A JPS61148854A (en) | 1986-07-07 |
| JPH061801B2 true JPH061801B2 (en) | 1994-01-05 |
Family
ID=17491439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59270818A Expired - Lifetime JPH061801B2 (en) | 1984-12-24 | 1984-12-24 | Lead frame |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061801B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190023425A (en) * | 2017-08-29 | 2019-03-08 | 가톨릭관동대학교산학협력단 | Manual break lever module |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH057321Y2 (en) * | 1986-09-30 | 1993-02-24 | ||
| JP2532041B2 (en) * | 1987-10-05 | 1996-09-11 | 新光電気工業株式会社 | Lead frame for semiconductor device |
| US5162265A (en) * | 1990-10-29 | 1992-11-10 | Delco Electronics Corporation | Method of making an electrical interconnection having angular lead design |
| US5072279A (en) * | 1990-10-29 | 1991-12-10 | Delco Electronics Corporation | Electrical interconnection having angular lead design |
| JP2917607B2 (en) * | 1991-10-02 | 1999-07-12 | セイコーエプソン株式会社 | Lead frame for semiconductor device |
| JP2568342Y2 (en) * | 1992-04-16 | 1998-04-08 | 大盛工業株式会社 | Eccentric rotating body drive mechanism |
| JP5130566B2 (en) * | 2008-07-01 | 2013-01-30 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS593960A (en) * | 1982-06-29 | 1984-01-10 | Toshiba Corp | Semiconductor device |
-
1984
- 1984-12-24 JP JP59270818A patent/JPH061801B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190023425A (en) * | 2017-08-29 | 2019-03-08 | 가톨릭관동대학교산학협력단 | Manual break lever module |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61148854A (en) | 1986-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2567961B2 (en) | Semiconductor device and lead frame | |
| EP0590986B1 (en) | Lead-on-chip lead frame | |
| US6329710B1 (en) | Integrated circuit package electrical enhancement | |
| JPH061801B2 (en) | Lead frame | |
| JP2983620B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5763945A (en) | Integrated circuit package electrical enhancement with improved lead frame design | |
| JPH03244149A (en) | Lead frame | |
| JPH0685151A (en) | Semiconductor device and manufacturing method thereof | |
| JP2501382B2 (en) | Method for assembling semiconductor device | |
| JPH0521691A (en) | Semiconductor device and assembling method thereof | |
| JP2007180077A (en) | Semiconductor device | |
| JP2614681B2 (en) | Semiconductor device | |
| JP2969301B2 (en) | Semiconductor device | |
| JP2896223B2 (en) | Resin-sealed semiconductor device | |
| JPS6141246Y2 (en) | ||
| JP3078526B2 (en) | Resin-sealed semiconductor device | |
| JP2971594B2 (en) | Semiconductor integrated circuit device | |
| JPH0770666B2 (en) | Package for mounting integrated circuit devices | |
| JPH05226568A (en) | Semiconductor device | |
| JP2507855B2 (en) | Semiconductor device | |
| JPH0666351B2 (en) | Semiconductor integrated circuit | |
| JP2522455B2 (en) | Semiconductor integrated circuit device | |
| JP2919265B2 (en) | Semiconductor device | |
| JPH05121631A (en) | Lead frame | |
| JPH06181280A (en) | Semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |