Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0618234B2 - 半導体基板の接合方法 - Google Patents
[go: Go Back, main page]

JPH0618234B2 - 半導体基板の接合方法 - Google Patents

半導体基板の接合方法

Info

Publication number
JPH0618234B2
JPH0618234B2 JP60082609A JP8260985A JPH0618234B2 JP H0618234 B2 JPH0618234 B2 JP H0618234B2 JP 60082609 A JP60082609 A JP 60082609A JP 8260985 A JP8260985 A JP 8260985A JP H0618234 B2 JPH0618234 B2 JP H0618234B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
semiconductor substrate
glassy
ultrafine particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60082609A
Other languages
English (en)
Other versions
JPS61242033A (ja
Inventor
廉士 澤田
純二 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP60082609A priority Critical patent/JPH0618234B2/ja
Priority to CA000506868A priority patent/CA1244968A/en
Priority to KR1019860002933A priority patent/KR900005890B1/ko
Priority to DE19863613215 priority patent/DE3613215A1/de
Priority to NLAANVRAGE8600983,A priority patent/NL189634C/xx
Publication of JPS61242033A publication Critical patent/JPS61242033A/ja
Priority to US07/266,304 priority patent/US4978379A/en
Publication of JPH0618234B2 publication Critical patent/JPH0618234B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6682—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/061—Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations

Landscapes

  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置における素子形成用基板を製造す
るため、半導体基板とその支持基板との接合方法に関す
る。
〔従来の技術〕
半導体装置は、その製造過程において、または素子形成
用基板の製造過程において、半導体基板を支持基板と接
合した構造にする必要がある場合がある。この種の半導
体基板の接合方法として、例えば、米国物理学協会発行
の学術雑誌「応用物理速報（原文：Applied Physics Le
tters）」第43巻、第３号（1983年）pp.263-265におい
て記載された報告『絶縁基板上におけるシリコン単結晶
膜生成のエピタキシャル フィルム トランスファ技術
（Epitaxial film transfer technique for producing
single crystal Si film on an insulating substrat
e）』において、エム・キムラ(M.Kimura)、ケー・エガ
ミ(K.Egami)、エム・カナモリ(M.Kanamori)はPb-B2O3-S
iO2等の低融点ガラス粉末を有機溶剤に分散させたもの
をスピンナーで塗布し、加熱処理した後、支持基板を重
ね合わせて再加熱処理することにより、半導体基板を支
持基板と接合することができることを開示している。
またパーガモン社発行（Pergamon Press.）の学術雑誌
『マイクロエレクトロニクスと信頼性（原文：Microele
ctronics and Reliability）』第８巻pp.113-119(1969)
には重金属やアルカリ金属を含む低融点ガラス粉末を有
機溶剤に分散させたもので半導体基板と支持基板を接続
し、加熱処理して接合する方法が開示されている。
さらに、特開昭５８−４４７２３号において、四塩化珪
素(SiCl4)を主成分とする原料を酸水素炎で火炎加水分
解させてガラス微粒子を発生させ、このガラス微粒子を
蝕刻溝の形成された半導体基板上に堆積させた後、焼結
させることにより硬質ガラスからなる保持体を形成する
方法が開示されている。
〔発明が解決しようとする課題〕
しかし、上述した従来の半導体基板の接合方法は、ガラ
ス粉末の成分に鉛などの重金属やNa、Kなどのアルカリ
金属を含んでいるため、接合した素子形成用基板にこれ
らの元素が導入し、素子形成用基板の電気的特性を劣化
させる欠点があった。
また、使用する低融点ガラス粉末の粒径は１〜３μｍで
あり、これを有機溶剤で分散させたものを使用すると、
塗布する半導体基板（又は他の材料基板）にＶ溝や凹凸
がある場合はその隅々までガラス質の焼結体又は溶融体
が行き渡らずに空隙ができ、接合が不完全になる欠点が
あった。また、基板に溝や凹凸がなく滑らかな面であっ
ても完全に空隙のない接合をさせようとすると、基板を
加圧して焼結・溶融しなければならず、接合した素子形
成用基板に機械的応力によって誘起される結晶欠陥が発
生し、素子形成用基板上に設置する半導体素子の電気的
特性を劣化させる欠点があった。
さらに、支持基板に半導体基板を接合して形成された素
子形成用基板では、基板上に設置する電気的素子やリー
ド線の設置段階で、素子形成用基板を繰り返し高温に加
熱するため、低融点ガラスを使用した従来の半導体基板
の接合方法では耐熱性の点で問題があった。
また、特開昭５８−４４７２３号に示される方法は、単
に半導体基板上に基板保持体としての硬質ガラスを形成
する方法であり、半導体基板は熱伝導率の低い硬質ガラ
スで保持される。このため、半導体基板上に大電力を消
費する素子を形成すると、この素子からの放熱が妨げら
れ、温度上昇により電気的特性が悪影響を受けることが
予想される。
本発明は、従来の半導体基板の接合方法におけるこのよ
うな欠点を除くためになされたもので、この接合方法に
よって作製された素子形成用基板を用いれば、半導体装
置に電気的特性の劣化を生じさせないだけでなく、接合
される半導体基板や接合する支持基板（半導体基板又は
その他の材料からなる基板）に溝や凹凸がある場合も、
その隅々まで空隙のない接合が可能な半導体基板の接合
方法を提供しようとするものである。
さらに、本発明は高耐熱性を有する半導体基板の接合方
法を提供しようとするものである。
〔課題を解決するための手段〕
前記目的を達成するため、本発明にかかる半導体基板の
接合方法は、半導体基板の接合すべき表面に四塩化珪素
(SiCl4)を主成分とする原料を酸水素炎で燃焼しながら
吹き付けて火炎加水分解し、半導体基板の接合すべき表
面にガラス質超微粒子を堆積せしめる工程と、ガラス質
超微粒子からなる堆積物の上に接合すべき支持基板を載
置して、ヘリウムガスと酸素ガスとの混合ガス雰囲気中
で加熱処理し、ガラス質超微粒子からなる堆積物を燃焼
せしめて半導体基板と支持基板とを接合せしめる工程と
からなることを特徴とするものである。
また、本発明で使用する四塩化珪素(SiCl4)を主成分と
する原料は、四塩化珪素(SiCl4)の他に三塩化硼素(BC
l3)、三塩化燐(PCl3)、オキシ塩化燐(POCl3)および四塩
化ゲルマニウム(GeCl4)などを一又は二種以上含むもの
を用いることを特徴としている。
さらに、本発明において接合する半導体基板や支持基板
は、表面を熱酸化膜を含む誘電体膜で予めコーテングし
たものであってもよい。
〔作用〕
本発明は以上のように、四塩化珪素を主成分とする原料
を酸水素炎で火炎加水分解し、生成したガラス質超微粒
子（粒径0.05〜0.2μｍ）を半導体基板表面に堆積せし
めてから、支持基板を重ね合せて加熱処理するものであ
って、その加熱温度であるガラス質超微粒子の燃焼温度
がそのガラス質バルク体の軟化温度より低いにもかかわ
らず、焼結後の堆積物はバルク体としての軟化温度特性
を示すようになる結果、焼結時の加熱温度より高い耐熱
特性を得ることができる。
また、吹き付けバーナーで半導体基板の接合面に直接吹
き付けるため、生成される超微粒子物質は基板表面の溝
や凹凸部の隅々までゆきわたり、稠密に堆積でき、ヘリ
ウムガスと酸素ガスとの混合ガス雰囲気中で燃焼させる
ことができる結果、従来の低融点ガラス粉末を有機溶剤
に分散させたものを塗布する方法では得られない空隙の
全くない優れた接合を行わせることができる。
〔実施例〕
以下、本発明の代表的な実施例について説明する。
実施例１． 第１図(ａ)〜(ｃ)は半導体装置の素子形成用基板８を形
成している半導体単結晶基板１と支持基板４を接合する
方法を示す作業順序図である。
図中、１は半導体単結晶（たとえばSi）基板、２は誘電
体膜（たとえばSiO2膜）、３は半導体の分離域1a、1a、
…を区切る蝕刻された溝、４は支持基板（たとえばSi半
導体基板）、５は吹き付けバーナー、６はガラス質超微
粒子、6aは超微粒子焼結後のガラス質バルク、７は加熱
炉を示す。素子形成用基板８を作製するに当っては、第
１図(ａ)に示すように半導体単結晶基板１の表面に区切
るべき半導体の分離域の寸法にしたがって溝３を蝕刻形
成し、溝蝕刻面全面に誘電体膜（たとえばSiO2膜）２を
コーテングした半導体単結晶基板１の溝形成面に吹き付
けバーナー５を介して四塩化珪素(SiCl4)を主成分とす
る原料を酸水素炎とともに吹き付け、火炎加水分解反応
によりガラス質超微粒子６を堆積させる。
ついで、第１図(ｂ)に示すように、このガラス質超微粒
子６の堆積物上に支持基板４を重ね合わせ、加熱炉７内
において800〜1300℃に加熱すると、ガラス質超微粒子
６からなる多孔質の堆積物は焼結し、この体積が1/5〜1
/10に減少するとともに半導体単結晶基板１と支持基板
４とが全く空隙のない透明なガラス質バルク6aによって
接合される。
この状態において、第１図(ｃ)に示すように接合済基板
の半導体単結晶基板１を上面から溝３の先端部まで研磨
等により除去すると誘電体膜２で囲まれた多数の半導体
単結晶の分離域1aを有する素子形成用基板８が得られ
る。
なお、半導体単結晶基板１の表面に酸水素炎によって燃
焼させながら吹き付けるSiCl4を主成分とする原料ガス
は、たとえば第２図に示すように酸素ガス(O2)をキャリ
ヤガスとしてSiCl4貯蔵セル9-1の他に、融点制御原料
（たとえば、BCl3、PCl3）貯蔵セル9-2、9-3を通じて吹
き付けバーナー５に供給し、接合する基板面に吹き付け
ながら燃焼し、火炎加水分解させ、シリコン(Si)あるい
はSiと硼素(Ｂ)、燐(Ｐ)の酸化物(SiO2、B2O3、P2O5)の
ガラス質超微粒子を堆積させる。
上述した貯蔵セル9-1，9-2，9-3に送るキャリアガスの
流量は制御弁９で調整することにより、生成するガラス
物質中に含まれるSiO2やB2O3、P2O5の量を変えることが
できる。したがって、そのガラス物質のガラス質超微粒
子の焼結温度やガラス質バルクの軟化温度や融点を選択
することができる。
このような方法でSiO2中に含ませた融点制御原料GeO2、
B2O3、P3O5によるガラス軟化温度の変化の様子を示すと
第３図のような特性図が得られる。ただし、第３図の横
軸はSiO2に添加する酸化物含有率(mol％)、縦軸はガラ
ス軟化温度を示す。なお、SiCl4融点制御原料を二種以
上添加したときのガラス軟化温度の変化は、各原料の添
加比に応じた割合で変化する。
また、SiCl4 170ml/min、BCl3 99ml/minを原料ガスと
し、水素ガス(H2)１．５/min、酸素ガス(O2)５．５
/minからなる酸水素炎で燃焼して火炎加水分解させて作
製した素子形成用基板の素子面の比抵抗を測定したとこ
ろ36Ωcmを示し、この値は接合処理前とほぼ同じ値で、
硼素のオートドーピングが極めて少ないことを示してい
る。
実施例２． 第４図(ａ)〜(ｃ)は、本発明の半導体装置における素子
形成用基板20を形成しているP-(100)エピタキシャル層1
2と支持基板14を接合する方法を示す作業順序図であ
る。
図中、11はP+(100)Si基板、12はP+(100)Si基板11上に成
長させたP-(100)エピタキシャル層、13は熱酸化膜（誘
電体膜の一例たとえばSiO2）を示すもので、14はP-(10
0)エピタキシャル層12に接合させる支持基板である。P+
(100)Si基板11上のP-(100)エピタキシャル層12と半導体
基板14を接合するために、第４図(ａ)に示すように熱酸
化膜13の上から吹き付けバーナー５により吹き付けてガ
ラス質超微粒子６（たとえば、SiO2とB2O3の化合体。こ
の場合、原料にはSiCl4とBCl3を用いる）を堆積させ、
支持基板14と重ね合わせ、第４図(ｂ)に示すように加熱
炉17内にパイプ18、19を通して酸素ガス(O2)およびヘリ
ウムガス(He)を導入し、ヘリウムと酸素の混合ガス雰囲
気中において焼結させる。その後、P+(100)Si基板11を
取り除くため、研磨、エッチングを行うと第４図(ｃ)に
示すように熱酸化膜13上にP-(100)エピタキシヤル層12
が現れ、いわゆるSOI(Silicon on Insulator)の素子形
成用基板20が形成される。
特にこの場合、エッチャントにHF-HNO3-HAcを用いる
と、P+(100)Si基板11が選択的にエッチングされ、P-Si
がエッチングの際の停止面となるため、エッチングによ
りP-(100)エピタキシャル層12を残し、完全にP+Siの部
分を除去できる。
なお、実施例２の場合も、SiCl4を主成分とする原料
は、一般に第２図に示すようなガス流量制御装置10を使
用して吹き付けバーナー５に供給され、実施例１の場合
と同様に原料の成分を調節できる。
〔発明の効果〕
以上の説明から明らかなように、本発明にかかる半導体
基板の接合方法は、SiCl4を主成分とする原料を酸水素
炎とともに吹き付け、半導体基板に堆積させたガラス質
超微粒子の上に支持基板を重ね合わせ、加熱処理するだ
けで半導体基板と支持基板とを接合でき、ガラス質超微
粒子が極めて優れた接合剤としての効果をもつものであ
る。この方法では半導体基板を加圧する必要は全くな
く、素子形成用基板に機械的応力によって誘起される結
晶欠陥を生じさせない。
また基板の接合面に溝などが存在する場合においても、
空隙なくガラス物質（ガラス質バルク）を充填すること
ができ、優れた素子形成用基板を提供することができ
る。
さらには火炎加水分解により生成されるガラス質超微粒
子の堆積物は0.05〜０．２μｍ径の超微粒子であるため
に焼結（透明化）温度は低融点ガラスと同等に低いが、
一旦透明化された後は主成分SiCl4に含有させたBCl3，P
Cl3等の他成分原料の含有量によって融点が決定され
る。たとえばSiO2に対し、B2O3を20mol％加えた超微粒
子は900℃位の加熱温度で焼結でき、充分透明化される
が、素子形成用基板として一旦透明化された後の融点は
1400℃以上となり、接合部分の耐熱温度が加熱処理温度
より高くできる（第３図参照）。
また、本発明では原料の主成分SiCl4に添加する材料がB
Cl3，PCl3等であり、重金属を全く使用していないた
め、接合した素子形成用基板に重金属やアルカリイオン
金属が導入される恐れがなく、したがって半導体装置の
電気的特性を劣化させることは全くない。
以上まとめると、本発明の方法により、耐熱温度が高
く、空隙がなく、結晶欠陥が少ない、電気的特性の優れ
た素子形成用基板を製造することができる。
【図面の簡単な説明】
第１図(ａ)〜(ｃ)は半導体基板の接合方法の一実施例の
作業順序図、第２図は実施例の半導体基板の接合に使用
するガス流量制御装置の概略構成図、第３図は融点制御
酸化物の添加量とガラス軟化温度の関係を示す特性図、
第４図(ａ)〜(ｃ)は半導体基板の接合方法の他の実施例
の作業順序図である。 １……半導体単結晶基板、1a……分離域、２……誘電体
膜、３……溝、４……支持基板、５……吹き付けバーナ
ー、６……ガラス質超微粒子、6a……ガラス質バルク、
７……加熱炉、８……素子形成用基板、９……制御弁、
10……ガス流量制御装置、11……P+(100)Si基板、12…
…P-(100)エピタキシャル層、13……熱酸化膜、14……
支持基板、17……加熱炉、18……酸素ガス(O2)用パイ
プ、19……ヘリウムガス(He)用パイプ、20……素子形成
用基板

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】半導体基板の接合すべき表面に四塩化珪素
    を主成分とする原料を酸水素炎で燃焼しながら吹き付け
    て火炎加水分解し、前記半導体基板の接合すべき表面に
    ガラス質超微粒子を堆積せしめる工程と、前記ガラス質
    超微粒子からなる堆積物の上に、接合すべき支持基板を
    載置して、ヘリウムガスと酸素ガスとの混合ガス雰囲気
    中で加熱処理し、前記ガラス質超微粒子の堆積物を焼結
    せしめて前記半導体基板と前記支持基板とを接合せしめ
    る工程とからなることを特徴とする半導体基板の接合方
    法。
  2. 【請求項２】前記四塩化珪素に三塩化硼素、三塩化燐、
    オキシ塩化燐および四塩化ゲルマニウムのうちの少なく
    とも一種を添加した原料を用いることを特徴とする特許
    請求の範囲第(１)項記載の半導体基板の接合方法。
JP60082609A 1985-04-19 1985-04-19 半導体基板の接合方法 Expired - Lifetime JPH0618234B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP60082609A JPH0618234B2 (ja) 1985-04-19 1985-04-19 半導体基板の接合方法
CA000506868A CA1244968A (en) 1985-04-19 1986-04-16 Method of joining semiconductor substrates
KR1019860002933A KR900005890B1 (ko) 1985-04-19 1986-04-16 반도체 기판의 접합방법
DE19863613215 DE3613215A1 (de) 1985-04-19 1986-04-18 Verfahren zur herstellung eines halbleitersubstrats
NLAANVRAGE8600983,A NL189634C (nl) 1985-04-19 1986-04-18 Werkwijze voor het vervaardigen van een halfgeleidersubstraat.
US07/266,304 US4978379A (en) 1985-04-19 1988-10-31 Method of joining semiconductor substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60082609A JPH0618234B2 (ja) 1985-04-19 1985-04-19 半導体基板の接合方法

Publications (2)

Publication Number Publication Date
JPS61242033A JPS61242033A (ja) 1986-10-28
JPH0618234B2 true JPH0618234B2 (ja) 1994-03-09

Family

ID=13779215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60082609A Expired - Lifetime JPH0618234B2 (ja) 1985-04-19 1985-04-19 半導体基板の接合方法

Country Status (6)

Country Link
US (1) US4978379A (ja)
JP (1) JPH0618234B2 (ja)
KR (1) KR900005890B1 (ja)
CA (1) CA1244968A (ja)
DE (1) DE3613215A1 (ja)
NL (1) NL189634C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010534948A (ja) * 2007-07-31 2010-11-11 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング ウェハ接合方法、ウェハ複合体並びにチップ

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2685819B2 (ja) * 1988-03-31 1997-12-03 株式会社東芝 誘電体分離半導体基板とその製造方法
JPH07142571A (ja) * 1993-11-12 1995-06-02 Ube Ind Ltd 複合半導体基板及びその製造方法
US5639325A (en) * 1995-02-01 1997-06-17 The Whitaker Corporation Process for producing a glass-coated article
JPH08264637A (ja) * 1995-03-23 1996-10-11 Ube Ind Ltd 複合半導体基板
JPH08264643A (ja) * 1995-03-23 1996-10-11 Ube Ind Ltd 複合半導体基板
JPH08264636A (ja) * 1995-03-23 1996-10-11 Ube Ind Ltd 複合半導体基板
EP0850199B1 (en) * 1995-09-12 2005-12-28 Corning Incorporated Method and Furnace for the Production of Silica Glass containing less striae
DE69634667T2 (de) * 1995-09-12 2006-04-27 Corning Inc. Boule-oszillationsmuster für die herstellung von geschmolzenem quarzglas
EP0850201B1 (en) * 1995-09-12 2003-07-16 Corning Incorporated Containment vessel for producing fused silica glass
JPH10275752A (ja) 1997-03-28 1998-10-13 Ube Ind Ltd 張合わせウエハ−及びその製造方法、基板
RU2197768C2 (ru) * 1999-10-29 2003-01-27 Громов Владимир Иванович Способ изготовления полупроводниковой структуры
KR100499134B1 (ko) * 2002-10-28 2005-07-04 삼성전자주식회사 압축 접합 방법
JP6742593B2 (ja) * 2015-01-05 2020-08-19 日本電気硝子株式会社 支持ガラス基板の製造方法及び積層体の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2272342A (en) * 1934-08-27 1942-02-10 Corning Glass Works Method of making a transparent article of silica
US2239551A (en) * 1939-04-22 1941-04-22 Corning Glass Works Method of making sealing glasses and seals for quartz lamps
US3768991A (en) * 1972-06-14 1973-10-30 Diacon Method for sealing an enclosure for an electronic component
US3909332A (en) * 1973-06-04 1975-09-30 Gen Electric Bonding process for dielectric isolation of single crystal semiconductor structures
DE2738614A1 (de) * 1976-09-01 1978-03-02 Hitachi Ltd Verfahren zum herstellen von halbleitersubstraten fuer integrierte halbleiterschaltkreise
JPS5330477A (en) * 1976-09-02 1978-03-22 Agency Of Ind Science & Technol Preparation of liquid drop
JPS5357978A (en) * 1976-11-05 1978-05-25 Hitachi Ltd Production of dielectric insulated and isolated substrate
US4294602A (en) * 1979-08-09 1981-10-13 The Boeing Company Electro-optically assisted bonding
GB2060252B (en) * 1979-09-17 1984-02-22 Nippon Telegraph & Telephone Mutually isolated complementary semiconductor elements
US4363647A (en) * 1981-05-14 1982-12-14 Corning Glass Works Method of making fused silica-containing material
JPS5844723A (ja) * 1981-09-11 1983-03-15 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
US4501060A (en) * 1983-01-24 1985-02-26 At&T Bell Laboratories Dielectrically isolated semiconductor devices
DD214836A1 (de) * 1983-04-26 1984-10-24 Werk Fernsehelektronik Veb Verfahren zum verbinden und hermetisieren von substraten mittels glaslot

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010534948A (ja) * 2007-07-31 2010-11-11 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング ウェハ接合方法、ウェハ複合体並びにチップ

Also Published As

Publication number Publication date
DE3613215A1 (de) 1986-10-23
JPS61242033A (ja) 1986-10-28
DE3613215C2 (ja) 1989-07-20
NL189634C (nl) 1993-06-01
KR860008607A (ko) 1986-11-17
US4978379A (en) 1990-12-18
CA1244968A (en) 1988-11-15
KR900005890B1 (ko) 1990-08-13
NL189634B (nl) 1993-01-04
NL8600983A (nl) 1986-11-17

Similar Documents

Publication Publication Date Title
JPH0618234B2 (ja) 半導体基板の接合方法
JPH02228023A (ja) 優れた被覆層を用いるｓｏｉ半導体装置の製造方法
JP3283922B2 (ja) プレーナ光導波路の作製方法及び得られたデバイス
JP2735150B2 (ja) 複合半導体基板の製造方法
Sawada et al. Soot bonding process and its application to Si dielectric isolation
RU2018194C1 (ru) Способ изготовления кремниевой структуры с диэлектрической изоляцией
JP3400180B2 (ja) シリカガラス治具
JPH05825A (ja) シリカガラスの製造法
JP2623308B2 (ja) ガラス光導波膜の作製方法
JPS5844723A (ja) 半導体装置の製造方法
JPH08264640A (ja) 複合半導体基板
JPH0955452A (ja) 電気回路用基板
RU2197768C2 (ru) Способ изготовления полупроводниковой структуры
JP2823115B2 (ja) 複合半導体基板の製造方法
JPH08213451A (ja) 複合半導体基板およびその製造方法
JPH08213452A (ja) 誘電体分離基板およびその製造方法
JPH08274430A (ja) 電気回路用基板
JPH09115790A (ja) 複合半導体基板
JPS62173725A (ja) ガラス膜形成方法
JPH08264641A (ja) 誘電体分離基板およびその製造方法
JPH08211240A (ja) 光導波路基板の製造方法および光導波路基板
JPH09246131A (ja) 複合半導体基板およびその製造方法
JPH07118447B2 (ja) 電気あるいは光集積回路用基板とその製造方法
JPH09129724A (ja) 複合半導体基板
JPH07176600A (ja) 高耐食性ヒ−タ−

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term