JPH061888B2 - Schmitt circuit - Google Patents
Schmitt circuitInfo
- Publication number
- JPH061888B2 JPH061888B2 JP60276860A JP27686085A JPH061888B2 JP H061888 B2 JPH061888 B2 JP H061888B2 JP 60276860 A JP60276860 A JP 60276860A JP 27686085 A JP27686085 A JP 27686085A JP H061888 B2 JPH061888 B2 JP H061888B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- input
- input terminal
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明はMOSトランジスタを用いたシュミット回路に
関する。The present invention relates to a Schmitt circuit using a MOS transistor.
[従来の技術] 従来のシュミット回路を第9図に示す。従来のしきい電
圧の精度の良いシュミット回路は入力信号と共に抵抗分
割により得られる基準電圧VH,VLが与えられる2個
の比較回路11,12とこれらの比較回路の出力を入力
とし整形された波形を出力するRSフリップフロップ回
路13から構成される。[Prior Art] A conventional Schmitt circuit is shown in FIG. A conventional Schmitt circuit with a high threshold voltage accuracy is shaped by using two comparator circuits 11 and 12 to which reference voltages V H and VL obtained by resistance division are given together with an input signal and the outputs of these comparator circuits as inputs. It is composed of an RS flip-flop circuit 13 that outputs a different waveform.
[発明が解決しようとする問題点] 第9図に示したシュミット回路は、アナログで構成され
る比較回路を2個も使用していることから消費電力量が
大きいうえにチップ面積も大きくなる。[Problems to be Solved by the Invention] The Schmitt circuit shown in FIG. 9 consumes a large amount of power as well as a large chip area because it uses two analog comparison circuits.
上記欠点を考慮して比較回路を1個にした第10図のよ
うなシュミット回路が考えられる。この回路では基準電
圧発生回路16と比較回路14の間に基準電圧VH,V
Lを切替えるスイッチ回路15を設ける。比較回路14
は入力信号とスイッチ回路15により接続される一方の
基準電圧とが入力され、シュミット回路の出力信号とス
イッチ回路の制御信号を出力する。Considering the above drawbacks, a Schmitt circuit as shown in FIG. 10 in which one comparator circuit is provided is conceivable. In this circuit, the reference voltages V H and V are provided between the reference voltage generation circuit 16 and the comparison circuit 14.
A switch circuit 15 for switching L is provided. Comparison circuit 14
Receives an input signal and one reference voltage connected by the switch circuit 15, and outputs an output signal of the Schmitt circuit and a control signal of the switch circuit.
第10図のシュミット回路により消費電力量とチップ面
積が大きくなるという問題点が解決されるが、基準電圧
発生回路16にスイッチ回路15が直接接続されるため
に、配線上に発生する寄生容量およびスイッチトランジ
スタのミラー容量がスイッチング時に充放電を起こしノ
イズを発生させる。多数のシュミット回路を共用する場
合、このノイズは他のシュミット回路のしきい電圧に影
響して誤動作を起す場合がある。The Schmitt circuit of FIG. 10 solves the problems of increased power consumption and chip area. However, since the switch circuit 15 is directly connected to the reference voltage generation circuit 16, parasitic capacitance and The mirror capacitance of the switch transistor causes charging and discharging during switching, which causes noise. When a large number of Schmitt circuits are shared, this noise may affect the threshold voltage of other Schmitt circuits and cause malfunction.
[問題点を解決するための手段] 上記目的を達成するために、本発明では、第1電源に接
続される定電流源回路と、第1基準電圧と第2基準電圧
を発生する基準電圧発生回路と、第2電源に接続され、
第1入力端子と第2入力端子と一つの出力端子を備え、
前記第1入力端子への入力信号と前記第2入力端子への
入力信号とを前記出力端子から差動出力させる比較回路
と、前記定電流源回路と前記比較回路の第1入力端子の
間に設けられ入力信号がゲートに印加される第1MOS
トランジスタと、前記定電流源回路と前記比較回路の第
2入力端子の間に設けられ前記第1基準電圧がゲートに
印加される第2MOSトランジスタと、前記定電流源回
路と前記比較回路の第2入力端子の間に前記第2MOS
トランジスタと並列に設けられ前記第2基準電圧がゲー
トに印加される第3MOSトランジスタと、前記第3M
OSトランジスタと前記比較回路の第2入力端子との間
に設けられ、前記比較回路の出力端子から供給される出
力信号により前記第2MOSトランジスタを通る信号あ
るいは前記第3MOSトランジスタを通る信号のいずれ
か一方が前記比較回路の第2入力端子に入力されるよう
に制御するスイッチ回路とを具備するシュミット回路を
提供している。[Means for Solving the Problems] In order to achieve the above object, in the present invention, a constant current source circuit connected to a first power supply and a reference voltage generating circuit for generating a first reference voltage and a second reference voltage. Connected to the circuit and the second power supply,
A first input terminal, a second input terminal and one output terminal,
Between a comparison circuit that differentially outputs an input signal to the first input terminal and an input signal to the second input terminal from the output terminal, and between the constant current source circuit and the first input terminal of the comparison circuit. First MOS provided and having an input signal applied to its gate
A transistor, a second MOS transistor provided between the constant current source circuit and a second input terminal of the comparison circuit and having the gate to which the first reference voltage is applied; a second of the constant current source circuit and the comparison circuit; The second MOS is provided between the input terminals.
A third MOS transistor provided in parallel with the transistor and having a gate to which the second reference voltage is applied;
One of a signal passing through the second MOS transistor and a signal passing through the third MOS transistor is provided between the OS transistor and the second input terminal of the comparison circuit, and depending on the output signal supplied from the output terminal of the comparison circuit. Is provided to the second input terminal of the comparison circuit, and a switch circuit for controlling the input to be input to the second input terminal of the comparison circuit.
[作用] 以上のように構成されたシュミット回路では、入力信号
がゲートに印加されるMOSトランジスタと、スイッチ
回路により比較回路に接続され一方の基準電圧がゲート
に印加されるMOSトランジスタとが差動回路として働
く。両トランジスタからの電流は比較回路で比較され、
比較回路は出力信号とスイッチ回路の制御信号を出力す
る。入力信号が変化して比較回路の出力が反転するとス
イッチが切替わり、今度は入力信号が印加されるMOS
トランジスタと、他方の基準電圧が印加されるMOSト
ランジスタが差動回路を構成する。同様にして比較回路
に電流が入力され、シュミット回路の出力信号とスイッ
チ回路の制御信号を得る。[Operation] In the Schmitt circuit configured as described above, the MOS transistor to which the input signal is applied to the gate and the MOS transistor connected to the comparison circuit by the switch circuit and having one reference voltage applied to the gate are differential. Works as a circuit. The currents from both transistors are compared in a comparison circuit,
The comparison circuit outputs an output signal and a control signal for the switch circuit. When the input signal changes and the output of the comparison circuit is inverted, the switch is switched, and this time the input signal is applied to the MOS.
The transistor and the MOS transistor to which the other reference voltage is applied form a differential circuit. Similarly, the current is input to the comparison circuit, and the output signal of the Schmitt circuit and the control signal of the switch circuit are obtained.
このようにシュミット回路のしきい値の基準となる電圧
VH又はVLで信号を反転して波形整形された信号を出
力する。In this way, the signal is inverted with the voltage V H or V L that serves as the threshold value of the Schmitt circuit, and the waveform-shaped signal is output.
[実施例] 以下本実施例を図面によって説明する。[Embodiment] This embodiment will be described below with reference to the drawings.
第1図は本発明の一実施例の動作原理図である。図にお
いてTr1,Tr2,Tr3はいずれも同一チャネル型
MOSトランジスタでTr1のゲートには入力信号が印
加される。定電流回路1は電源VB1に接続され、Tr
1,Tr2,Tr3の共通ソースに定電流を供給する。
基準電圧発生回路2は基準電圧VH,VLをそれぞれT
r2,Tr3のゲートに印加する。(但し、VH>VL
とする。)スイッチ回路3は比較回路からの制御信号が
「H」レベルの時Tr3を比較回路4へ接続し、制御信
号が「L」レベルの時Tr2を比較回路4へ接続する。
比較回路4はTr1からの電流入力を「−」端子に、T
r2又はTr3からの電流入力を「+」端子に受け、両
者を比較して「+」端子が大きい場合に「H」レベル
を、「−」端子が大きい場合に「L」レベルを出力端子
OUTとスイッチ回路3へ出力する。FIG. 1 is a diagram showing the operating principle of an embodiment of the present invention. In the figure, Tr1, Tr2 and Tr3 are all MOS transistors of the same channel type, and an input signal is applied to the gate of Tr1. The constant current circuit 1 is connected to the power source V B1 and Tr
A constant current is supplied to the common source of 1, Tr2 and Tr3.
The reference voltage generation circuit 2 outputs the reference voltages V H and V L to T
It is applied to the gates of r2 and Tr3. (However, V H > V L
And The switch circuit 3 connects Tr3 to the comparison circuit 4 when the control signal from the comparison circuit is at "H" level, and connects Tr2 to the comparison circuit 4 when the control signal is at "L" level.
The comparison circuit 4 inputs the current input from Tr1 to the “−” terminal, and
The current input from r2 or Tr3 is received by the "+" terminal, and both are compared, and the "H" level is output when the "+" terminal is large, and the "L" level is output when the "-" terminal is large. To the switch circuit 3.
第2図に第1図の実施例の具体的回路図を示す。前記T
r1,Tr2,Tr3はPチャネルMOSトランジスタ
で構成される。前記定電流回路1は、電圧源VB1がゲ
ートに印加されるPチャネルMOSトランジスタTr4
で構成される。前記基準電圧発生回路は電源VDDとV
SSの間に設けられる抵抗で構成され、この抵抗を分割
して基準電圧VH,VLを得ている。前記スイッチ回路
3は端子6に接続され、並列に接続されるPチャネルM
OSトランジスタTr5とNャネルMOSトランジスタ
Tr6と、Tr5のゲートとTr6のゲートの間に設け
られるインバータからなるトランスファゲートにより構
成され、共通に接続されるTr5のドレインとTr6の
ソースは端子5とともに端子8に接続される。前記比較
回路4は端子8に接続され「+」端子となるドレインと
ゲートが接続されるPチャネルMOSトランジスタTr
8とゲートがTr8のドレインに接続されるPチャネル
MOSトランジスタTr9とからなるカレントミラー回
路と、端子7に接続され「−」入力端子となるドレイン
とゲートが接続されるPチャネルMOSトランジスタT
r7とゲートがTr7のドレインに接続されるPチャネ
ルMOSトランジスタTr10とからなるカレントミラ
ー回路と、ドレインがTr9のドレインに接続されその
ドレインにゲートが接続されソースが電源に接続される
NャネルMOSトランジスタTr11と、ドレインがT
r10のドレインに接続されゲートがTr11のドレイ
ンに接続されソースが電源に接続されるNャネルMOS
トランジスタTr12とからなるカレントミラー回路と
で構成される。この比較回路4は「+」端子入力電流に
比較してTr12を流れる電流と、「−」端子入力電流
に比例してTr10を流れる電流とが出力端子に流れ込
む際に引張り合い、「+」端子入力電流が「−」端子入
力電流より大きい場合「H」レベルを、「−」端子入力
電流の方が大きい場合「L」レベルを出力する。FIG. 2 shows a concrete circuit diagram of the embodiment shown in FIG. The T
r1, Tr2, Tr3 are composed of P-channel MOS transistors. The constant current circuit 1 includes a P-channel MOS transistor Tr4 having a gate to which a voltage source V B1 is applied.
Composed of. The reference voltage generating circuit includes power supplies V DD and V
It is composed of a resistor provided between SS , and this resistor is divided to obtain reference voltages V H and V L. The switch circuit 3 is connected to the terminal 6 and is connected in parallel to the P channel M.
An OS transistor Tr5, a channel MOS transistor Tr6, and a transfer gate composed of an inverter provided between the gate of Tr5 and the gate of Tr6. Connected to. The comparison circuit 4 is connected to the terminal 8 and serves as a "+" terminal. The P-channel MOS transistor Tr is connected to the drain and the gate.
8 and a P-channel MOS transistor Tr9 having a gate connected to the drain of Tr8, and a P-channel MOS transistor T having a drain and a gate connected to the terminal 7 and serving as a "-" input terminal.
A current mirror circuit composed of r7 and a P-channel MOS transistor Tr10 having a gate connected to the drain of Tr7, and a N-channel MOS transistor having a drain connected to the drain of Tr9, a gate connected to the drain, and a source connected to a power supply. Tr11 and drain are T
N-channel MOS whose drain is connected to r10, whose gate is connected to the drain of Tr11, and whose source is connected to the power supply
And a current mirror circuit including a transistor Tr12. The comparison circuit 4 draws a current flowing through the Tr12 as compared with the "+" terminal input current and a current flowing through the Tr10 in proportion to the "-" terminal input current when they flow into the output terminal, and the "+" terminal When the input current is larger than the "-" terminal input current, "H" level is output, and when the "-" terminal input current is larger, "L" level is output.
次に動作について説明する。ここでは、基準電圧VHと
VLの差が大きい場合について説明する。Next, the operation will be described. Here, a case where the difference between the reference voltages V H and V L is large will be described.
入力信号がVDDからVSSに変化する場合(但しV
DD>VSS)初期状態として入力端子INにVDDが
加わる時Tr1はOFFしており比較回路の「−」端子
には電流が流れない。一方比較回路の「+」端子にはT
r2あるいはTr3を通して電流が流れ、比較回路4は
出力端子OUTとスイッチ回路3に「H」レベルを出力
する。スイッチ回路3に「H」レベルが入るとTr5,
Tr6はONしてTr3が「+」端子に接続される。こ
の実施例は基準電圧VHとVLの差が大きいことを設定
したが、これはTr2とTr3が共通なソースとドレイ
ンをもっておりVHに対しVLが大幅に小さいとそれだ
けTr3は充分ONし、反対にTr2はOFFしてしま
いあたかもTr3のみが接続されているように働く。従
ってTr1とTr3とが差動回路として働くことにな
る。入力信号が減少してVL以下になると比較回路の
「−」端子入力電流が「+」端子入力電流により大きく
なり比較回路が反転し、出力端子OUTは「L」レベル
となるスイッチ回路のTr5とTr6はOFFしてTr
2側を比較回路へ接続する。従ってTr1とTr2とが
差動回路として働くことになる。入力信号が更に減少し
てVSSになっても「−」端子入力電流は「+」端子入
力電流より大きいのでこの状態は保持される。When the input signal changes from V DD to V SS (however, V
DD > V SS ) When V DD is applied to the input terminal IN in the initial state, Tr1 is off and no current flows through the “−” terminal of the comparison circuit. On the other hand, the "+" terminal of the comparison circuit has T
A current flows through r2 or Tr3, and the comparison circuit 4 outputs the “H” level to the output terminal OUT and the switch circuit 3. When the switch circuit 3 enters the “H” level, Tr5,
Tr6 is turned on and Tr3 is connected to the "+" terminal. In this embodiment, the difference between the reference voltages V H and V L is set to be large. This is because Tr2 and Tr3 have a common source and drain, and when V L is significantly smaller than V H, Tr3 is sufficiently ON. On the contrary, Tr2 is turned off, and it works as if only Tr3 is connected. Therefore, Tr1 and Tr3 work as a differential circuit. When the input signal decreases and becomes VL or less, the "-" terminal input current of the comparison circuit increases due to the "+" terminal input current, the comparison circuit is inverted, and the output terminal OUT becomes "L" level Tr5 of the switch circuit. And Tr6 turn off and Tr
Connect the 2 side to the comparison circuit. Therefore, Tr1 and Tr2 work as a differential circuit. Even if the input signal further decreases to VSS , this state is maintained because the "-" terminal input current is larger than the "+" terminal input current.
次に入力信号がVSSからVDDに変化する場合につい
て説明する。入力端子INにVSSHが加わっている時
は出力端子OUTに「L」レベルが加わり、Tr1が比
較回路の「−」端子に、Tr2が「+」端子に接続され
ている。入力信号が増加してVH以上になると比較回路
の「+」端子の入力電流は「−」端子の入力電流より大
きくなる。そうすると比較回路の出力は「L」レベルか
ら「H」レベルに変化して出力端子OUTには「H」レ
ベルが加わりスイッチ回路のTr5とTr6はONして
Tr3が比較回路の「+」端子に接続される。従ってT
r1とTr3の差動回路が働くことになり、入力信号が
更に増加してVDDになってもこの状態は保持される。Next, a case where the input signal changes from V SS to V DD will be described. When V SSH is applied to the input terminal IN, “L” level is applied to the output terminal OUT, Tr1 is connected to the “−” terminal of the comparison circuit, and Tr2 is connected to the “+” terminal. When the input signal increases and becomes V H or more, the input current of the “+” terminal of the comparison circuit becomes larger than the input current of the “−” terminal. Then, the output of the comparison circuit changes from the “L” level to the “H” level, the “H” level is added to the output terminal OUT, the Tr5 and Tr6 of the switch circuit are turned on, and Tr3 becomes the “+” terminal of the comparison circuit. Connected. Therefore T
The differential circuit of r1 and Tr3 works, and this state is maintained even if the input signal further increases to V DD .
以上のように高レベル入力しきい値をVH、低レベル入
力しきい値をVLとする高精度シュミット回路が構成で
きる。従来の第10図に示す回路における比較回路は上
記した実施例の比較回路に定電流源とトランジスタ2個
からなる差動回路とを含んで構成される。従って本発明
は第10図の回路と同数程度の素子数で基準電圧発生回
路1個を共用する場合において発生するノイズの影響を
受けにくいシュミット回路が提供できる。As described above, the high-precision Schmitt circuit in which the high level input threshold is V H and the low level input threshold is V L can be configured. The conventional comparison circuit in the circuit shown in FIG. 10 is configured by including a constant current source and a differential circuit including two transistors in the comparison circuit of the above embodiment. Therefore, the present invention can provide a Schmitt circuit that is not easily affected by noise generated when one reference voltage generating circuit is shared with the same number of elements as the circuit of FIG.
以下他の実施例について説明する。Another embodiment will be described below.
第3図、第4図、第5図にスイツチ回路の実施例を示
す。第3図は2組の並列に接続されるPチャネル、Nチ
ャネルMOSトランジスタTr13とTr14、Tr1
5とTr16と、Tr13Tr16の共通ゲートとTr
14Tr15の共通ゲートの間に設けられるインバータ
とからなり、Tr13のソースとTr14のドレインが
共通接続され端子5へ、Tr15のソースとTr16の
ドレインが共通接続され端子6へ接続されている。一方
Tr13のドレインとTr14のソースとTr15のド
レインとTr16のソースは共通に端子8へ接続され
る。動作は制御信号が「H」レベルの時、Tr13とT
r14はOFFし、Tr15とTr16はONしてTr
3側が接続され、制御信号が「L」レベルの時Tr13
とTr14はONし、Tr14とTr15はOFFする
のでTr2側が接続される。第4図と第5図に示すスイ
ッチ回路はそれぞれPチャネルMOSトランジスタを取
除いた構成である。NチャネルMOSトランジスタのソ
ース電圧をVSSに近い範囲で動作させる場合Pチャネ
ルMOSトランジスタを接続しなくとも十分なスイッチ
動作が得られる。An embodiment of the switch circuit is shown in FIG. 3, FIG. 4 and FIG. FIG. 3 shows two sets of P-channel and N-channel MOS transistors Tr13 and Tr14, Tr1 connected in parallel.
5 and Tr16, the common gate of Tr13Tr16 and Tr
An inverter provided between the common gates of 14Tr15, the source of Tr13 and the drain of Tr14 are commonly connected to the terminal 5, and the source of Tr15 and the drain of Tr16 are commonly connected to the terminal 6. On the other hand, the drain of Tr13, the source of Tr14, the drain of Tr15, and the source of Tr16 are commonly connected to the terminal 8. The operation is Tr13 and T when the control signal is at "H" level.
r14 turns off, Tr15 and Tr16 turn on and Tr
When the 3 side is connected and the control signal is at "L" level, Tr13
Since Tr14 is turned on and Tr14 and Tr15 are turned off, the Tr2 side is connected. The switch circuits shown in FIGS. 4 and 5 each have a configuration in which the P-channel MOS transistor is removed. When operating the source voltage of the N-channel MOS transistor in the range close to V SS , sufficient switching operation can be obtained without connecting the P-channel MOS transistor.
第6図、第7図、第8図に比較回路の他の実施例を示
す。第6図は第2図の実施例で説明した比較回路の出力
部にインバータを付加したものである。出力端子OUT
に接続される配線が長い場合やゲート容量が大きい場合
など大きな負荷がかかるとき、第2図の比較回路では遅
延が起り電流駆動力が低下する。そこで第6図の比較回
路は出力部に入力容量の小さいインバータを付加してシ
ュミット回路の出力にかかる負荷が大きい場合の電流駆
動力を上げることができる。また、第7図の比較回路は
カレントミラー回路と増幅回路からなっており、ドレイ
ンが端子7に接続されるNチャネルMOSトランジスタ
Tr17とドレインが端子8とゲートに接続されるNチ
ャネルMOSトランジスタTr18はそれぞれのゲート
が共通に接続されカレントミラー回路を構成し、ゲート
が端子7に接続されるNチャネルMOSトランジスタT
r19とゲートに電源VB2が印加されるPチャネルM
OSトランジスタTr20は直列接続され、ソース接地
増幅回路を構成している。「+」端子8の入力電源はT
r17とTr18のカレントミラー回路によりTr19
のゲートをVSS側に引張る。一方「−」端子7の入力
電流はTr19のゲートをVDD側に引張る。「−」端
子7の入力電流が「+」端子8の入力電流より大きい場
合、Tr19はゲート電圧が高くなりONして「L」レ
ベルを出力する。逆に「+」端子8の入力電流が「−」
端子7の入力電流より大きい場合、Tr19のゲート電
圧は低くなりOFFして「H」レベルを出力する。第8
図は第6図と同様に第7図の比較回路の出力部にインバ
ータを負荷し、電流入力の接続を逆にして電流駆動力を
上げることができる。第7図、第8図のような電流比較
回路は第2図で用いた比較回路よりスピードが劣るが簡
単に構成することができる。Another embodiment of the comparison circuit is shown in FIGS. 6, 7 and 8. FIG. 6 shows an inverter added to the output of the comparison circuit described in the embodiment of FIG. Output terminal OUT
When a large load is applied, for example, when the wiring connected to is long or when the gate capacitance is large, a delay occurs in the comparison circuit of FIG. 2 and the current driving force decreases. Therefore, in the comparison circuit of FIG. 6, an inverter having a small input capacitance can be added to the output section to increase the current driving force when the load applied to the output of the Schmitt circuit is large. The comparison circuit shown in FIG. 7 includes a current mirror circuit and an amplifier circuit. The N-channel MOS transistor Tr17 whose drain is connected to the terminal 7 and the N-channel MOS transistor Tr18 whose drain is connected to the terminal 8 and the gate are An N-channel MOS transistor T whose gates are commonly connected to form a current mirror circuit and whose gate is connected to the terminal 7.
r19 and a P channel M to which the power source V B2 is applied to the gate
The OS transistor Tr20 is connected in series and constitutes a grounded-source amplifier circuit. "+" Terminal 8 input power is T
Tr19 is set by the current mirror circuit of r17 and Tr18.
Pull the gate to V SS side. On the other hand, the input current of the “−” terminal 7 pulls the gate of the Tr 19 toward the V DD side. When the input current of the “−” terminal 7 is larger than that of the “+” terminal 8, the gate voltage of the Tr 19 becomes high and the Tr 19 is turned on and outputs the “L” level. Conversely, the input current of the "+" terminal 8 is "-".
When it is larger than the input current of the terminal 7, the gate voltage of the Tr 19 becomes low and turned off to output the “H” level. 8th
As in the case of FIG. 6, the output of the comparison circuit of FIG. 7 can be loaded with an inverter and the connection of the current input can be reversed to increase the current driving force. The current comparison circuit as shown in FIGS. 7 and 8 is inferior in speed to the comparison circuit used in FIG. 2, but can be simply constructed.
次にシュミット回路の他の実施例として第1図において
MOSトランジスタと比較回路の接続を逆にした場合に
ついて説明する。すなわちTr1を比較回路の「+」端
子8に接続し、Tr2またはTr3を切替える信号を比
較回路の「−」端子7に電気的に接続し、スイッチ回路
の制御信号をインバータなどで反転して入力するか、T
r2及びTr3のドレインとスイッチ回路の入力の接続
を逆にするように構成する。以上のような回路は第1図
の回路と同様な動作で第1図の回路の出力と逆位相の出
力を得る。Next, as another embodiment of the Schmitt circuit, a case where the connection between the MOS transistor and the comparison circuit in FIG. 1 is reversed will be described. That is, Tr1 is connected to the "+" terminal 8 of the comparison circuit, a signal for switching Tr2 or Tr3 is electrically connected to the "-" terminal 7 of the comparison circuit, and the control signal of the switch circuit is inverted and input by an inverter or the like. Do or T
The connection between the drains of r2 and Tr3 and the input of the switch circuit is reversed. The circuit as described above obtains an output having a phase opposite to that of the output of the circuit of FIG. 1 by the same operation as the circuit of FIG.
なお、本発明は上記実施例のスイッチ回路及び電流比較
回路は、それぞれ組合せて構成することができる。ま
た、本発明は上記実施例に限定されるものではなく、P
チャネル(またはNチャネル)MOSトランジスタをN
チャネル(またはPチャネル)MOSトランジスタで構
成しても同様の効果が得られる。The present invention can be configured by combining the switch circuit and the current comparison circuit of the above embodiments. Further, the present invention is not limited to the above embodiment, and
Channel (or N-channel) MOS transistor N
The same effect can be obtained by using a channel (or P-channel) MOS transistor.
[発明の効果] 以上説明したように、本発明によれば多数シュミット回
路を1個の基準電圧発生回路で共通して正確な動作が得
られるとともに、小チップ面積で消費電力量の少ない高
精度シュミット回路が提供できる。[Effects of the Invention] As described above, according to the present invention, a large number of Schmitt circuits can be commonly used in one reference voltage generation circuit to obtain accurate operation, and a small chip area and high power consumption with high accuracy can be obtained. A Schmitt circuit can be provided.
第1図は本発明の動作原理図、第2図は本発明の一実施
例の構成図、第3図と第4図と第5図は本発明スイッチ
回路部の他の実施例、第6図と第7図と第8図は本発明
比較回路部の他の実施例、第9図と第10図は従来例の
構成図である。 1……定電流源回路 2……基準電圧発生回路 3……スイッチ回路、4……比較回路 5〜10……端子 Tr1〜Tr20……MOSトランジスタ。FIG. 1 is a diagram showing the principle of operation of the present invention, FIG. 2 is a block diagram of an embodiment of the present invention, and FIGS. 3, 4 and 5 are other embodiments of the switch circuit portion of the present invention, and FIG. FIG. 7, FIG. 7 and FIG. 8 are other embodiments of the comparison circuit unit of the present invention, and FIG. 9 and FIG. 1 ... Constant current source circuit 2 ... Reference voltage generation circuit 3 ... Switch circuit, 4 ... Comparison circuit 5-10 ... Terminals Tr1 to Tr20 ... MOS transistor.
Claims (2)
路と、 第2電源に接続され、第1入力端子と第2入力端子と一
つの出力端子を備え、前記第1入力端子への入力信号と
前記第2入力端子への入力信号とを電流により比較し、
前記出力端子から差動出力させる比較回路と、 前記定電流源回路と前記比較回路の第1入力端子の間に
設けられた入力信号がゲートに印加される第1MOSト
ランジスタと、 前記定電流源回路と前記比較回路の第2入力端子に接続
された、前記第1基準電圧がゲートに印加される第2M
OSトランジスタと、 前記定電流源回路に接続された、前記第2基準電圧がゲ
ートに印加される第3MOSトランジスタと、 前記比較回路の第2入力端子、出力端子、及び前記第3
MOSトランジスタに接続されて、 前記定電流源回路より前記第3MOSトランジスタを通
して流れる電流の前記比較回路の第2入力端子への電流
路を構成し、且つ前記比較回路の出力端子から供給され
る出力信号に対応して前記電流路を開閉するスイッチ回
路とを具備するシュミット回路。1. A constant current source circuit connected to a first power supply, a reference voltage generation circuit for generating a first reference voltage and a second reference voltage, a second power supply, a first input terminal and a second input terminal. An input terminal and one output terminal are provided, and an input signal to the first input terminal and an input signal to the second input terminal are compared by a current,
A comparator circuit for differentially outputting from the output terminal; a first MOS transistor having a gate to which an input signal is applied provided between the constant current source circuit and a first input terminal of the comparator circuit; and the constant current source circuit And a second M connected to the second input terminal of the comparison circuit and having the gate to which the first reference voltage is applied.
An OS transistor, a third MOS transistor connected to the constant current source circuit and having a gate to which the second reference voltage is applied, a second input terminal, an output terminal of the comparison circuit, and the third transistor
An output signal that is connected to a MOS transistor, forms a current path of a current flowing from the constant current source circuit through the third MOS transistor to the second input terminal of the comparison circuit, and is supplied from the output terminal of the comparison circuit. And a switch circuit that opens and closes the current path in response to the above.
路と、 第2電源に接続され、第1入力端子と第2入力端子と一
つの出力端子を備え、前記第1入力端子への入力信号と
前記第2入力端子への入力信号とを電流により比較し、
前記出力端子から差動出力させる比較回路と、 前記定電流源回路と前記比較回路の第1入力端子の間に
設けられ入力信号がゲートに印加される第1MOSトラ
ンジスタと、 前記定電流源回路と前記比較回路の第2入力端子の間に
設けられ前記第1基準電圧がゲートに印加される第2M
OSトランジスタと、 前記定電流源回路と前記比較回路の第2入力端子の間に
前記第2MOSトランジスタと並列に設けられ前記第2
基準電圧がゲートに印加される第3MOSトランジスタ
と、 前記第2及び第3MOSトランジスタと前記比較回路の
第2入力端子とに接続され、前記比較回路の出力端子か
ら供給される出力信号により前記第2MOSトランジス
タを通る信号あるいは前記第3MOSトランジスタを通
る信号のいずれか一方が前記比較回路の第2入力端子に
入力されるように制御するスイッチ回路とを具備するシ
ュミット回路。2. A constant current source circuit connected to a first power supply, a reference voltage generation circuit for generating a first reference voltage and a second reference voltage, a second power supply, a first input terminal and a second input terminal. An input terminal and one output terminal are provided, and an input signal to the first input terminal and an input signal to the second input terminal are compared by a current,
A comparator circuit for differentially outputting from the output terminal; a first MOS transistor provided between the constant current source circuit and a first input terminal of the comparator circuit to which an input signal is applied to a gate; and the constant current source circuit. A second M provided between the second input terminals of the comparison circuit and having the gate to which the first reference voltage is applied.
An OS transistor is provided in parallel with the second MOS transistor between the constant current source circuit and the second input terminal of the comparison circuit, and the second MOS transistor is provided in parallel with the second MOS transistor.
A third MOS transistor having a gate to which a reference voltage is applied, the second and third MOS transistors and a second input terminal of the comparison circuit, and the second MOS according to an output signal supplied from an output terminal of the comparison circuit. A Schmitt circuit, comprising: a switch circuit for controlling one of a signal passing through a transistor and a signal passing through the third MOS transistor to be input to the second input terminal of the comparison circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60276860A JPH061888B2 (en) | 1985-12-11 | 1985-12-11 | Schmitt circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60276860A JPH061888B2 (en) | 1985-12-11 | 1985-12-11 | Schmitt circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62136913A JPS62136913A (en) | 1987-06-19 |
| JPH061888B2 true JPH061888B2 (en) | 1994-01-05 |
Family
ID=17575417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60276860A Expired - Lifetime JPH061888B2 (en) | 1985-12-11 | 1985-12-11 | Schmitt circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061888B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3722334A1 (en) * | 1987-07-07 | 1989-02-09 | Ifm Electronic Gmbh | ELECTRONIC, CONTACTLESS SWITCHGEAR |
| US5656957A (en) * | 1995-10-19 | 1997-08-12 | Sgs-Thomson Microelectronics, Inc. | Comparator circuit with hysteresis |
-
1985
- 1985-12-11 JP JP60276860A patent/JPH061888B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62136913A (en) | 1987-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4663584A (en) | Intermediate potential generation circuit | |
| JPH0746106A (en) | Power-on signal generating circuit | |
| JPS61118023A (en) | Input gate circuit of mos semiconductor integrated circuit | |
| JPH01502468A (en) | TTL compatible CMOS input circuit | |
| JPH061888B2 (en) | Schmitt circuit | |
| JPH0685497B2 (en) | Semiconductor integrated circuit | |
| JP3227932B2 (en) | Level conversion circuit | |
| JP3063090B2 (en) | Differential amplifier circuit | |
| JPS6010920A (en) | Complementary semiconductor integrated circuit | |
| JPS63184074A (en) | Voltage detecting circuit | |
| JPH07122991A (en) | Switching stage | |
| JPH0159773B2 (en) | ||
| JPH05243937A (en) | Signal output circuit | |
| JPH0354903B2 (en) | ||
| SU1742993A1 (en) | Plic-type shottky-barrier logical gate built around field- effect transistors | |
| JPS6025323A (en) | Semiconductor integrated circuit | |
| JP2789716B2 (en) | Logic integrated circuit | |
| JP2550942B2 (en) | CMOS type logic integrated circuit | |
| JPH0727697Y2 (en) | Zero cross detection circuit | |
| JPS62125713A (en) | Semiconductor integrated circuit | |
| JP2754673B2 (en) | ECL-TTL level conversion circuit | |
| JPH09326687A (en) | Semiconductor integrated circuit | |
| JPH0740651B2 (en) | Amplifier circuit | |
| JP2754552B2 (en) | comparator | |
| JPH04286419A (en) | Level converting circuit |