Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0619661B2 - Distributed numerical controller - Google Patents
[go: Go Back, main page]

JPH0619661B2 - Distributed numerical controller - Google Patents

Distributed numerical controller

Info

Publication number
JPH0619661B2
JPH0619661B2 JP11408583A JP11408583A JPH0619661B2 JP H0619661 B2 JPH0619661 B2 JP H0619661B2 JP 11408583 A JP11408583 A JP 11408583A JP 11408583 A JP11408583 A JP 11408583A JP H0619661 B2 JPH0619661 B2 JP H0619661B2
Authority
JP
Japan
Prior art keywords
data
numerical control
time
received
common frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11408583A
Other languages
Japanese (ja)
Other versions
JPS605303A (en
Inventor
憲二 原
忠則 笠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Corp filed Critical Yaskawa Electric Corp
Priority to JP11408583A priority Critical patent/JPH0619661B2/en
Publication of JPS605303A publication Critical patent/JPS605303A/en
Publication of JPH0619661B2 publication Critical patent/JPH0619661B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Program-control systems
    • G05B19/02Program-control systems electric
    • G05B19/18Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of program data in numerical form
    • G05B19/408Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of program data in numerical form characterised by data handling or data format, e.g. reading, buffering or conversion of data

Landscapes

  • Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • General Factory Administration (AREA)
  • Numerical Control (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention 【産業上の利用分野】[Industrial applications]

本発明は、工作機械、ロボット等又は、それらの複合体
の各軸ごとに数値制御装置を分散して配置する分散形数
値制御装置において、各軸の同期運転を実現する装置に
関するものである。
The present invention relates to an apparatus for realizing synchronous operation of each axis in a distributed numerical control apparatus in which a numerical control apparatus is distributed and arranged for each axis of a machine tool, a robot or the like, or a complex thereof.

【従来の技術】[Prior art]

分散形数値制御装置とは、第1図に示すように上位の軸
群管理器1が軸サーボ系2を駆動制御する数値制御装置
3へ移動データを転送することにより、各数値制御装置
3が各軸サーボ系2を独自に制御する装置である。この
ような装置は現在、軸相互の同期運転を行なうべき手段
がなく、実用化にいたっていない。 同期化する手段なくして、上記システムを動作させれ
ば、各数値制御装置3の演算速度の誤差が軌跡に影響
し、目標とする移動軌跡が実現できないうえ、それを微
少区間ごとに補正しようとすると、最悪の場合、機械的
振動を誘発するおそれがある。 そこで本出願人は、上記の点に鑑みて、分散した数値制
御装置の同期運転を実現する装置を特願昭58−756
08として提供した。 特願昭58−75608は、1個の軸群管理器が発する
軸移動のためのデータを受け取り、自装置内の速度指令
器で出力したパルスにより自己に割りあてられた1個の
機械的移動軸の駆動制御を行う数値制御装置を複数個備
える分散形数値制御装置において、 前記軸群管理器と、前記全ての数値制御装置を結ぶ共通
の伝送路を設け、 前記軸群管理器に、前記数値制御装置の全を指定した共
通フレーム及び任意のものを指定した固有フレームを前
記伝送路に送出することによって前記数値制御装置にデ
ータを転送する手段を設けるとともに、 前記各数値制御装置に、前記各固有フレームから取り込
んだデータを一時記憶するバッファレジスタと、前記共
通フレームを受信するたびに前記バッファレジスタに格
納されているデータによって起動してその後に再度共通
フレームを受信するまでに速度指令器の動作を完了させ
る速度指令器と、を設けたことを特徴とするものであ
る。 以下、特願昭58−75608の実施例を説明する。 ここでは、数値制御装置を3台備え、3軸の同期運転を
実施する例について説明する。 まず、フレームについて説明すると、一般に、親局(こ
こでは軸群管理器)から複数の子局(ここでは数値制御
装置)へデータを転送する場合ハイレベル・データ・リ
ンク・コントロール(以下HDLCと称す)の形式(J
IS規格C−6363)を用いている。HDLCの転送
フォーマットを第2図に示す。1サイクルの開始と終了
を表わすフラグの間に、アドレス、コマンド、データ、
周期冗長検査が納められている。前記1サイクルをフレ
ームと呼び、このフレームが連続的に送出される。 この実施例においては、このフレームを、全数値制御装
置に対応する共通フレーム1個と、個々の数値制御装置
に対応する固有フレーム3個によって転送パターンの1
サイクルが構成される。 この様子を第3図に示すと、F−1、F−2、F
−3が固有フレームであり、F−0が共通フレームで
ある。 F−1、F−2、F−3は、各数値制御装置NC
1、NC2、NC3にそれぞれ個別に対応する情報が載
り、F−0は、全数値制御装置NC1〜3に共通に対
応する情報が載るのである。 次に各数値制御装置の構成について説明すると、第4図
に示すように、受信したデータを一時記憶するバッファ
レジスタ4を備えている。 また速度指令器6については、サーボコントローラ5に
対し、単位時間に所望量のパルスを送出するものであ
り、例えば、第5図に示す回路で実現できる。 CPU部7内のCPUは、データ・バスに方向(D7
と速度データ(D〜D5)を設定し、WRSG信号を
発すると、前記データはDフリップフロップ8に書き込
まれたバイナリ・レート・マルチ・プライヤ9の入力デ
ータになるとともに、RSフリップフロップ10をセッ
トし、バイナリ・レート・マルチ・プライヤ9をイネー
ブルにする。 バイナリ・レート・マルチ・プライヤ9は、64パルス
のSPを計数後EOを出力し、RSフリップフロップ1
0をリセットし、自分自身をディスエーブルにする。こ
の間に入力データ分のパルスをDにより方向づけ、+
EP又は−EPを出力する。このパルス数が移動量とな
る。 次に具体的動作を第6図及び第7図を用いて説明する。 フレームF−1のアドレスを“00000001”
とし、数値制御装置NC1を指定しているものとする。
よってNC1はフレームF−1を受信すると前記アド
レスに続くコマンド、データをバッファレジスタに取り
込む。 NC2及びNC3は当然ながら無視する。 フレームF−2のアドレスを“00000010”
とし、数値制御装置NC2を指定しているものとする。
よってNC2はフレームF−2を受信すると前記アド
レスに続くコマンド、データをバッファレジスタに取り
込む。 NC1及びNC3は当然ながら無視する。 フレームF−3のアドレスを“00000100”
とし、数値制御装置NC3を指定しているものとする。
よってNC3は、フレームF−3を受信すると前記ア
ドレスに続くコマンド、データをバッファレジスタに取
り込む。 NC1及びNC2は当然ながら無視する。 以上〜の間は、NC1〜3は、前サイクルに取り込
んだデータによって作動中である。 フレームF−0は、全数値制御装置NC1〜NC3
にて受信され、NC1〜NC3は前記アドレスに続くコ
マンド、データを共通に取り込む。 この取込み中も、NC1〜NC3は依然として前サイク
ルに取り込んだデータによって作動中である。 取込みが完了した時点で、各バッファレジスタの内容
を速度指令器に書き込み、速度指令器をいっせいに起動
する。 但し、あらかじめ前記取り込みが完了する直前までに
は、前サイクルの速度指令演算が終了するように、各N
Cの演算速度を調節しておく。 以上述べた動作によって、各軸の完全同期運転が可能と
なるばずであった。その理由を第8図を用いて説明す
る。 そもそも、従来、完全同期ができなかった原因は、各N
Cの演算速度に誤差があるためである。ところが、本発
明では、転送サイクルごとに演算開始時11が完全に同
期するので、1サイクル内で誤差が吸収されてしまい、
軸の動作に影響しない。なぜなら、転送の1サイクルに
要する時間は数ミリ秒程度であり、その時間内のクロッ
クのバラツキは数マイクロ秒以内となるからである。 このオーダーでは、軸を駆動するサーボモータの運転に
は全く影響しない。また再起動までの休止時間において
も、速度指令器が休止するのみでモータには関係ない。 以上、3軸の同時制御について説明したが、それ以上の
多軸について実施できる。 以上述べたように、特願昭58−75608によれば、
多数の数値制御装置をデータ転送のサイクル毎に同期を
とるので、多軸の完全同期運転が可能になるため、ロボ
ット、工作機械、運搬機械等を総括して制御できるよう
になり、高度なFA(ファクトリーオートメーション)
が実現できる。
As shown in FIG. 1, the distributed type numerical control device means that each numerical control device 3 is operated by transferring the movement data to the numerical control device 3 for driving and controlling the axis servo system 2 by the upper axis group manager 1. This is a device for independently controlling each axis servo system 2. At present, such a device has not been put into practical use because there is no means for performing synchronous operation between the axes. If the above system is operated without the means for synchronizing, the error of the calculation speed of each numerical control device 3 influences the locus, and the target locus of movement cannot be realized, and it is attempted to correct it for each minute section. Then, in the worst case, mechanical vibration may be induced. In view of the above points, the applicant of the present invention has proposed a device for realizing the synchronous operation of distributed numerical control devices in Japanese Patent Application No. 58-756.
Served as 08. Japanese Patent Application No. 58-75608 receives the data for axis movement issued by one axis group controller, and one mechanical movement assigned to itself by the pulse output from the speed commander in the own device. In a distributed numerical control device having a plurality of numerical control devices for controlling the drive of an axis, the axis group manager and a common transmission line connecting all the numerical controllers are provided, and the axis group manager has the A unit for transferring data to the numerical control device by sending a common frame designating all of the numerical control devices and a unique frame designating any one to the transmission path is provided, and each of the numerical control devices is provided with: Start by the buffer register that temporarily stores the data taken from each unique frame and the data stored in the buffer register each time the common frame is received. Then, a speed command unit to complete the operation of the speed command unit until receiving the common frame again Te is characterized in that the provided. An example of Japanese Patent Application No. 58-75608 will be described below. Here, an example in which three numerical control devices are provided and three-axis synchronous operation is performed will be described. First, a frame will be described. Generally, when data is transferred from a master station (here, axis group manager) to a plurality of slave stations (here, numerical controller), a high level data link control (hereinafter referred to as HDLC) ) Format (J
IS standard C-6363) is used. The HDLC transfer format is shown in FIG. Between the flag indicating the start and end of one cycle, address, command, data,
A cyclic redundancy check is included. The one cycle is called a frame, and this frame is continuously transmitted. In this embodiment, this frame is transferred by one common frame corresponding to all numerical controllers and three unique frames corresponding to individual numerical controllers to make one transfer pattern.
A cycle is constructed. This state is shown in FIG. 3, where F n -1, F n -2, F n
-3 is unique frames is F n -0 common frame. Fn- 1, Fn- 2, and Fn- 3 are each numerical control device NC.
1, NC2, NC3, respectively laid information corresponding individually, F n -0 is the information corresponding to the common to all the numerical controller NC1~3 rests. Next, the structure of each numerical controller will be described. As shown in FIG. 4, a buffer register 4 for temporarily storing received data is provided. The speed commander 6 sends a desired amount of pulses to the servo controller 5 in a unit time, and can be realized by the circuit shown in FIG. 5, for example. The CPU in the CPU section 7 is directed to the data bus (D 7 ).
And speed data (D 0 to D 5 ) are set and a WRSG signal is issued, the data becomes the input data of the binary rate multiplier 9 written in the D flip-flop 8 and the RS flip-flop 10 To enable the binary rate multiplier 9. The binary rate multiplier 9 outputs EO after counting 64 pulses of SP and outputs RS flip-flop 1
Reset 0, disable yourself. During this time, the pulse for the input data is directed by D 7 ,
Output EP or -EP. This pulse number is the movement amount. Next, a specific operation will be described with reference to FIGS. 6 and 7. The address of the frame F n −1 is “00000001”
Then, it is assumed that the numerical control device NC1 is designated.
Therefore, when NC1 receives the frame F n -1, it fetches the command and data following the address into the buffer register. NC2 and NC3 are naturally ignored. The address of the frame F n -2 "00000010"
Then, it is assumed that the numerical control device NC2 is designated.
Thus NC2 command following the address and receives the frame F n -2, captures the data in the buffer register. NC1 and NC3 are naturally ignored. The address of the frame F n -3 "00000100"
It is assumed that the numerical controller NC3 is designated.
Therefore, when the frame F n -3 is received, the NC 3 fetches the command and data following the address into the buffer register. NC1 and NC2 are naturally ignored. Between the above and the above, the NCs 1 to 3 are operating by the data acquired in the previous cycle. Frame F n -0, the total numerical controller NC1~NC3
The NC1 to NC3 receive the command and data following the address in common. During this acquisition, NC1 to NC3 are still operating with the data acquired in the previous cycle. When the acquisition is completed, the contents of each buffer register are written in the speed command device and the speed command devices are activated at the same time. However, each N is set so that the speed command calculation in the previous cycle is completed by just before the completion of the acquisition.
Adjust the calculation speed of C. The above-described operation would make it possible to operate the axes in perfect synchronization. The reason will be described with reference to FIG. In the first place, the cause that could not be completely synchronized in the past is that each N
This is because there is an error in the calculation speed of C. However, in the present invention, since the operation start time 11 is completely synchronized for each transfer cycle, an error is absorbed within one cycle,
Does not affect the movement of the axis. This is because the time required for one transfer cycle is about several milliseconds, and the variation of the clock within that time is within several microseconds. This order has no effect on the operation of the servomotor that drives the axis. Also, even in the pause time until the restart, the speed commander only pauses and is not related to the motor. The simultaneous control of three axes has been described above, but the present invention can be performed for more than three axes. As described above, according to Japanese Patent Application No. 58-75608,
Since a large number of numerical control devices are synchronized in each data transfer cycle, it is possible to perform multi-axis perfect synchronous operation, which makes it possible to control robots, machine tools, transporting machines, etc. as a whole, and to achieve advanced FA (Factory automation)
Can be realized.

【発明が解決しようとする課題】[Problems to be Solved by the Invention]

ところが、現状ではHDLCの通信精度は、100%信
頼できないため、完全同期化されないおそれがあること
が有る。 すなわち、伝送エラーが少なからず、生ずる可能性があ
り、その場合、速度指令器が停止したままとなる危険が
ある。 そこで本発明は、本出願人が先に提案した特願昭58−
75608の問題点を解決することを目的とするもので
ある。
However, since the HDLC communication accuracy is not 100% reliable at present, there is a possibility that the HDLC may not be completely synchronized. That is, a transmission error is not a little and can occur, and in that case, there is a risk that the speed commander remains stopped. Therefore, the present invention relates to Japanese Patent Application No. 58-
It is intended to solve the problem of 75608.

【課題を解決するための手段】 本発明の特徴となるところは、特願昭58−75608
の各数値制御装置内にタイマーと、伝送データー推定部
とを設け、共通フレーム受信ごとに前記タイマーによる
計時を開始させ、1サイクル時間が経過したにもかかわ
らず、次回共通フレームを受信しなかった場合、前記タ
イマーのカウントアップ時に伝送データ推定部によって
推定したデータによって速度指令器を起動させることに
ある。
Means for Solving the Problems The features of the present invention are found in Japanese Patent Application No. 58-75608.
A timer and a transmission data estimation unit are provided in each numerical control device, and the timer is started each time a common frame is received, and the next common frame is not received even though one cycle time has elapsed. In this case, the speed commander is activated by the data estimated by the transmission data estimation unit when the timer counts up.

【作用】[Action]

上記手段により、タイマーが補完することで完全同期が
可能となる。
With the above means, the timer complements each other to enable complete synchronization.

【実施例】【Example】

以下、具体的に説明する。 第9図に本発明のブロック図を示す。 図において11はタイマーであり、あらかじめ共通フレ
ームを受信する周期よりも微少時間だけ長い時間を設定
するものとする。 12は、伝送データ推定部であり、前回の受信データを
今回の伝送データとして推定する。又は、前数回の受信
データの平均値を今回の伝送データとして推定しても良
い。但し、伝送データ推定部12は、タイマー11のカ
ウントアップ時のみ、その推定値を速度指令器5へ出力
して、起動させるものである。 このような構成をすることにより、伝送エラーを回避し
て速度指令器の停止を防止できる。 但し、タイマーと伝送データ指定部は、CPU部4が代
行するこも可能である。 具体的動作を第10図に示して説明する。 図示するようにタイマーは、共通フレーム受信周期Tよ
りわずかに長く設定され、速度指令器の起動と同時(t
a時点)に計時を開始する。 伝送エラーが生じなければ、次の共通フレーム受信時
(tb時点)でリセットされる。 伝送エラーが生ずると、タイマーカウントアップ時(t
c時点)において速度指令器を推定データで起動する。
次周期に伝送エラーを生じなければtb時点でリセット
され、正常に復帰する。
The details will be described below. FIG. 9 shows a block diagram of the present invention. In the figure, reference numeral 11 is a timer, and it is assumed that a time longer than the cycle of receiving the common frame by a minute time is set in advance. Reference numeral 12 is a transmission data estimation unit that estimates the previously received data as the current transmission data. Alternatively, the average value of the reception data of the previous several times may be estimated as the transmission data of this time. However, the transmission data estimation unit 12 outputs the estimated value to the speed command device 5 and activates it only when the timer 11 counts up. With such a configuration, it is possible to avoid a transmission error and prevent the speed command device from stopping. However, the CPU unit 4 can be substituted for the timer and the transmission data designation unit. The specific operation will be described with reference to FIG. As shown in the figure, the timer is set to be slightly longer than the common frame reception period T, and at the same time (t
Start timing at point a). If no transmission error occurs, it is reset when the next common frame is received (at time tb). When a transmission error occurs, when the timer counts up (t
At time c), the speed commander is activated with the estimated data.
If no transmission error occurs in the next cycle, it is reset at time tb and returns to normal.

【発明の効果】【The invention's effect】

以上説明したように本発明によれば、伝送エラーによる
速度指令器の停止を防ぐことが可能となる。 また、転送データ指定部が独自にデータを創出するよう
な構成にすれば、伝送システムの無いものや、所定軸だ
け伝送に関係なく単独運転するような分散形数値制御シ
ステムも実現できる。
As described above, according to the present invention, it is possible to prevent the speed commander from being stopped due to a transmission error. Further, if the transfer data designating section is constructed so as to independently generate data, it is possible to realize a system without a transmission system or a distributed numerical control system in which only a predetermined axis is operated independently regardless of transmission.

【図面の簡単な説明】[Brief description of drawings]

第1図は従来例、第2図は転送フォーマット、第3図は
特願昭58−75608のフォーマット列の例、第4図
は特願昭58−75608の数値制御装置の構成例、第
5図は特願昭58−75608の速度指令器の構成例、
第6図、第7図、第8図は特願昭58−75608の具
体的動作を説明する図、第9図は本発明の数値制御装置
の構成例、第10図は本発明の具体的動作を説明する図
である。
FIG. 1 is a conventional example, FIG. 2 is a transfer format, FIG. 3 is an example of a format sequence of Japanese Patent Application No. 58-75608, FIG. 4 is a configuration example of a numerical control device of Japanese Patent Application No. 58-75608, and FIG. The figure shows a configuration example of the speed commander in Japanese Patent Application No. 58-75608.
6, 7 and 8 are diagrams for explaining the concrete operation of Japanese Patent Application No. 58-75608, FIG. 9 is a structural example of the numerical controller of the present invention, and FIG. 10 is a concrete example of the present invention. It is a figure explaining operation.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】1個の軸群管理器が発する軸移動のための
データを受け取り、自装置内の速度指令器で出力したパ
ルスにより自己に割りあてられた1個の機械的移動軸の
駆動制御を行う数値制御装置を複数個備える分散形数値
制御装置において、 前記軸群管理器と、前記全ての数値制御装置を結ぶ共通
の伝送路を設け、 前記軸群管理器に、前記数値制御装置の全を指定した共
通フレーム及び任意のものを指定した固有フレームを前
記伝送路に送出することによって前記数値制御装置にデ
ータを転送する手段を設けるとともに、 前記各数値制御装置に、 カウントアップ時間を共通フレームを受信する周期より
微少時間だけ長く設定し、共通フレームを受信して、前
記カウントアップ時間内に再度共通フレームを受信した
場合は、タイマーカウントをリセットするたタイマー
と、 前記各固有フレームから取り込んだデータを一時記憶す
るバッファレジスタと、 前記共通フレームを受信するたびに前記バッファレジス
タに格納されているデータによって起動してその後に再
度共通フレームを受信するまでに速度指令器の動作を完
了させる速度指令器と、 前記共通フレームを受信して前記カウントアップ時間内
に再度共通フレームを受信しなかった場合はデータを推
定して前記速度指令器に出力する伝送データ推定部と、 を設けたことを特徴とする分散形数値制御装置。
1. A drive of one mechanical movement axis which is assigned to itself by a pulse output from a speed commander in its own device by receiving data for axis movement issued by one axis group controller. In a distributed numerical control device having a plurality of numerical control devices for controlling, a common transmission line connecting the axis group manager and all the numerical controllers is provided, and the numerical group controller is provided with the numerical controller. In addition to providing a means for transferring data to the numerical control device by sending a common frame that specifies all of the above and a unique frame that specifies any of them to the numerical control device, each numerical control device is provided with a count-up time. If the common frame is set to be slightly longer than the common frame reception cycle, the common frame is received, and the common frame is received again within the count-up time, the timer count Timer for resetting the frame, a buffer register for temporarily storing the data fetched from each of the unique frames, and a common frame for starting again with the data stored in the buffer register each time the common frame is received. A speed commander that completes the operation of the speed commander by the time of receiving, and if the common frame is received and the common frame is not received again within the count-up time, the speed commander estimates the data. A distributed numerical control device, comprising: a transmission data estimation unit for outputting to a.
【請求項2】前記伝送データ推定部は、前回受信データ
を今回受信すべきデータとして推定することを特徴とす
る特許請求の範囲第1項記載の分散形数値制御装置。
2. The distributed numerical control apparatus according to claim 1, wherein the transmission data estimation unit estimates the previously received data as the data to be received this time.
【請求項3】前記伝送データ推定部は、前数回の受信デ
ータの平均値を今回受信すべきデータとして推定するこ
とを特徴とする特許請求の範囲第1項記載の分散形数値
制御装置。
3. The distributed numerical control apparatus according to claim 1, wherein the transmission data estimation unit estimates the average value of the reception data of the previous several times as the data to be received this time.
JP11408583A 1983-06-22 1983-06-22 Distributed numerical controller Expired - Lifetime JPH0619661B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11408583A JPH0619661B2 (en) 1983-06-22 1983-06-22 Distributed numerical controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11408583A JPH0619661B2 (en) 1983-06-22 1983-06-22 Distributed numerical controller

Publications (2)

Publication Number Publication Date
JPS605303A JPS605303A (en) 1985-01-11
JPH0619661B2 true JPH0619661B2 (en) 1994-03-16

Family

ID=14628700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11408583A Expired - Lifetime JPH0619661B2 (en) 1983-06-22 1983-06-22 Distributed numerical controller

Country Status (1)

Country Link
JP (1) JPH0619661B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02183809A (en) * 1989-01-10 1990-07-18 Fanuc Ltd Numerical controller for transfer line
JP2020030672A (en) * 2018-08-23 2020-02-27 ファナック株式会社 Control system, control method and control device

Also Published As

Publication number Publication date
JPS605303A (en) 1985-01-11

Similar Documents

Publication Publication Date Title
KR101494117B1 (en) Electric motor control system and communication method
EP3691192B1 (en) Control system and control device
US4240016A (en) Positioning device for an industrial robot
EP3764175B1 (en) Control device and control system
JPH04290102A (en) Device for information transmission to servomechanism
EP3869745B1 (en) Production system, communication method, and program
JPH0619661B2 (en) Distributed numerical controller
JPH0619660B2 (en) Distributed numerical controller
JP4029617B2 (en) Numerical control system and communication timing setting method in the numerical control system
CN119200479A (en) A method for coordinated control of external shaft motors in a multi-core heterogeneous control-drive system
TWI497243B (en) Method and the device of controling a plurality of drivers to work synchronously
WO1989005482A1 (en) Cnc control system
JP3613289B2 (en) Numerical controller for distributed numerical control system and data transmission system using the same
JP2004227261A (en) Numerical control system
US12111629B2 (en) Control device
EP0431180A1 (en) Axis control system of numerical control apparatus
KR20190101541A (en) Motion control apparatus
JP2514882B2 (en) Communication network system of resistance welding machine
JPH0876822A (en) Drive control command device, synchronous control system of a plurality of drive control command devices, and synchronous control method thereof
JP3584342B2 (en) Synchronous operation start / stop control system for multiple ICs
JPH11259105A (en) Externally Synchronizable Programmable Controller
JP3849100B2 (en) Synchronous operation control IC
JPH0447841B2 (en)
JP2004180417A (en) Simultaneous control method for two or more motors, control system for two or more motors, pulse generating circuit for control of two or more motors, and pulse generating ic for control of two or more motors
US20240219882A1 (en) Exchanging of a programmable logic controller