JPH0619704B2 - 除算装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高速除算装置に関する。

〔従来の技術〕

従来，除算処理を行うための除算器としては，被除数ま
たは部分被除数から除数を減算し，減算結果が正の場
合，その桁の商を“１”とし，部分剰余を桁移動し部分
被除数とし，また減算結果が負の場合，その桁の商を
“０”とし，除数を再び加算し元に戻す操作をすること
を繰返して商を求める最も基本的な回復型除算器が知ら
れている。この除算器では，ｎビットの除算ではｎ回の
減算と商が“０”となるビット数の加算が行われる。

また，回復型除算器を高速化したものとして，部分剰余
の符号を調べて，正ならば商を“１”とし，次の桁の演
算は除数の減算を行い，また負ならば商を“０”とし，
次の桁の演算は除数を加算することによって，回復化の
ための加算を省略した非回復型除算器が知られている。

一方，前述した加減算とシフトを繰返す除算器とは異な
って，除算を分数と考え，分母の除数が“１”に近づく
ような数列を選んで，同様に分子の被除数にも乗算を繰
返すことによって分子を商に近づけることによって，除
算を行う乗算収束型除算器も知られている。

〔発明が解決しようとする問題点〕

上述した従来の除算器のうち，加減算とシフトを繰返す
回復型除算器と非回復型除算器の場合には，被乗数の最
終桁までに割り切れない時，少なくとも被乗数のビット
長と同じ数の加減算を必要とするため，回路構成は他の
除算器と比べて簡単であるが，処理時間が多くかかると
いう欠点がある。一方，乗算を繰り返すことによって商
を求める乗算収束形除算器は，専用の乗算器を使用すれ
ば数回の乗算で商を求めることができるため，高速・大
容量の乗算器を使うほど処理時間は短かくなる。しか
し，この除算器の場合，商は近似によって求めるため，
被除数，除数の値とは関係なく処理時間が決まるため，
回復型除算器や非回復型除算器では他の除算と比べて処
理時間が短い簡単に割り切れる除算も，その他の除算と
同じような処理時間がかかるという欠点がある。

〔問題点を解決するための手段〕

本発明の除算装置は，被除数または正の部分被除数から
は除数を減算することと，負の部分被除数には除数を加
算することと，前記加減算によって得られた部分剰余の
桁移動を行い部分被除数とすることを繰返し行い，その
桁の商は前記加減算結果の符号によって定まり，回復の
加算を省略できる非回復型除算器と；除算を分数と考
え，分母の除数が“１”に近づく数列を選び，除数と被
除数に対して乗算を繰返すことにより，商を求める除算
を行う乗算収束型除算器と；前記非回復型除算器の部分
剰余の有無を監視し，除算途中で前記非回復型除算器の
部分剰余が無くなった場合には，前記乗算収束型除算器
の除算処理を停止し，前記非回復型除算器の商を除算の
商とし，また前記乗算収束型除算器がそのまま除算を終
了した場合には，非回復型除算器の除算処理を停止し，
前記乗算収束型除算器の商を除算の商とする手段とを有
する。

〔実施例〕

次に，本発明について図面を参照して説明する。

第１図において，一点鎖線で囲まれている図面符号１は
非回復型除算器であり，２は乗算収束型除算器である。

非回復型除算器１内部の図面符号１０は被除数Ｍあるい
は部分被除数を保持する被除数レジスタ，１１は除数Ｎ
を保持する除数レジスタ，１２は被除数レジスタ１０の
出力１００と除数レジスタ１１の出力１０１との間で加
減算を行う加減算器，１３は加減算器１２の出力１０２
を保持する剰余レジスタ，１４は加減算器１２′の出力
１０２の桁移動を行う桁移動回路，１５加減算器１２の
演算結果の符号信号１０８を保持する符号レジスタ，１
０５は符号レジスタ１５の出力信号，１６は加減算器１
２の演算結果の符号信号１０８から商を作り保持する商
レジスタ，１７は剰余レジスタ１３の出力１０３がオー
ルゼロであるか否かを検出するオールゼロ検出回路，１
０７はオールゼロ検出回路１７の出力信号である。

一方，乗算収束型除算器２内部の図面符号２０は被除数
Ｍあるいは商の近似値を保持する被除数レジスタ，２１
は除数Ｎあるいは“１”の近似値を保持する除数レジス
タ，２２は被除数Ｍを商にまた，除数を“１”に近似す
るための乗数を保持する乗数レジスタ，２３は被除数レ
ジスタ２０の出力２００と除数レジスタ２１の出力２０
１とのいずれかと乗数レジスタ２２の出力２０２との乗
算を行う乗算器，２４は除数レジスタ２１の出力２０１
あるいは除数レジスタの出力２０１と乗数レジスタ２２
の出力２０２との乗算結果の出力信号２０３とから乗数
を作成する乗数作成回路，２０４は乗数作成回路２４の
出力である。

また図面符号３０は除算の各種制御を行う除算制御回
路，Ｓは上位装置からの除算開始指示，Ｅは上位装置へ
の除算終了報告，４０は商の出力回路，Ｑは出力回路４
０から出力される商である。

上位装置から除算開始指示Ｓが被除数Ｍと除数Ｎを伴っ
て送れて来ると，指示を受けた除算制御回路３０は非回
復型除算器１内部の被除数レジスタ１０及び除数レジス
タ１１と，乗算収束型除算器２内部の被除数レジスタ２
０及び除数レジスタ２１とに，それぞれ被除数Ｍ及び除
数Ｎを保持するように制御後，それぞれの除算器の動作
を開始する。

非回復型除算器１内部では，最初に被除数レジスタ１０
に保持されている被除数Ｍと除数レジスタ１１に保持さ
れている除数Ｎの大きさを知るために，加減算器１２で
減算し，その符号信号108によって減算結果の正負を確
認する。減算結果が正の時には，被除数Ｍが除数Ｎより
大きいことになるので，商レジスタ１６の最上位を
“１”にし，負の時には除数Ｎが被除数Ｍより大きく減
算できないことになるので商レジスタ１６の最上位を
“０”にする。同時に加減算器１２の出力１０２上の部
分剰余は桁移動回路１４で１桁左シフトされた後新しい
部分被除数として被除数レジスタ１０に格納される。ま
た加減算器１２の符号信号１０８も符号レジスタ１５に
格納される。なお，商レジスタ１６は除算処理開始時に
ゼロクリアされている。

そして，次の桁の商の算出に移る。符号レジスタ１５に
は前の桁の部分剰余の符号が保持されており、この符号
が正の時には前回までは部分剰余が有効なので減算を，
また負の時には加算を被除数レジスタ１０に保持された
部分被除数と除数レジスタ１１に保持された除数Ｍとの
間で加減算器１２を用いて行う。そして，新しい部分剰
余の符号から商レジスタ１６に格納する該当桁の商を算
出する。

そして，その次の桁の商算出のため，新しい部分剰余を
桁移動して作成した部分被除数とその符合とをそれぞれ
被除数レジスタ１０及び符合レジスタ１５に格納する。

この操作を除算制御回路３０からの終了指示が来るまで
繰り返す。なお，剰余レジスタ１３の出力１０３はオー
ルゼロ検出回路１７で常時チェックされており，剰余レ
ジスタ１３にオールゼロが格納される時，つまり被除数
Ｍが除数Ｎで割り切れた時には，オールゼロ検出回路１
７からのオールゼロ検出信号１０７を受けた除算制御回
路３０は，商レジスタ１６の出力１０６を商Ｑとして出
力回路４０から制御信号３００を使って出力させ，除算
終了報告Ｅを上位装置に伝える。そして，非回復型除算
器１及び乗算収束型除算器２の動作を停止する。

一方，乗算収束型除算器２内部では，最初に除数レジス
タ２１に保持されている除数Ｎから除数Ｎを“１”に近
似するための乗数を乗数作成回路24で作成後，乗数レジ
スタ２２に格納する。

そして，被除数レジスタ２０に保持されている被除数Ｍ
と乗数レジスタ２２に保持されている近似化乗数とを乗
算器２３で乗算後，商に近似された被除数は被除数レジ
スタ２０に格納される。

次に，除数レジスタ２１に保持されている除数Ｎと乗数
レジスタ２２に保持されている第１の近似化乗数とを乗
算器２３で乗算して得た第１の近似除数を乗数作成回路
２４に入力し，ここで第２の近似化乗数を作成し乗数レ
ジスタ２２に格納する。この時乗算器２３の出力２０３
上の第１の近似除数は除数レジスタ２１に格納される。

この操作を除算制御回路からの終了指示が来るまで繰り
返す。除算制御回路３０は除数レジスタ２１の出力２０
１を監視し，この出力２０１が“１”になった時点で除
算処理を中止し，この時被除数レジスタ２０に保持され
ている商の近似値を商Ｑとして出力回路４０から制御信
号３００を使って出力させ，除算終了報告Ｅを上位装置
に伝える。そして，非回復型除算器１及び乗算収束型除
算器２の動作を停止する。

一般に，非回復型除算器は，ｎビットの除算に対してｎ
回の加減算を行うが，除算の途中で割り切れた場合には
その段階の部分商が正式な商となる。

また，乗算収束型除算器の場合には，除数が“１”にな
った段階で被除数を商に近似したものが商となるため，
処理時間は非回復型除算器に比べて早いが，被除数の値
は処理時間の長短には影響を及ばさない。また，除数の
近似にかかる処理時間もほとんどが同じなので，乗算収
束型除算器を使用した場合処理時間はデータに依存しな
い。そのため，簡単に割り切れる除算は非回復型除算器
の方が処理時間が短いため，通常の除算の場合は乗算収
束型除算器によって商が計算されるが，簡単に割り切れ
る除算の場合は非回復型除算器を使用することにより，
商を早く計算することができる。

〔発明の効果〕

以上説明したように本発明は，非回復型除算器と乗算収
束型除算器とを同時に動かし，乗算収束型除算器で通常
の除算を担当し，非回復型除算器では短時間で割り切れ
る除算を担当することにより，それぞれの除算器の特長
を生かすことができ，それぞれの除算データに合った最
適な除算器を採用でき，除算処理時間の短縮化が図れる
という効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例による除算装置の構成を示す
ブロック図である。 １……非回復型除算器，２……乗算収束型除算器，１
０，２０……被除数レジスタ，１１，２１……除数レジ
スタ，１２……加減算器，１３……剰余レジスタ，１４
……桁移動回路，１５……符合レジスタ，16……商レジ
スタ，１７……オールゼロ検出回路，２２……乗数レジ
スタ，２３……乗算器，２４……乗数作成回路，３０…
…除算制御回路，４０……出力回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】被除数及び除数から商を求める除算装置に
   おいて，被除数または正の部分被除数からは除数を減算
   することと，負の部分被除数には除数を加算すること
   と，前記加減算によって得られた部分剰余の桁移動を行
   い部分被除数とすることとを繰返し行い，その桁の商は
   前記加減算結果の符号によって定まり，回復の加算を省
   略できる非回復型除算器と；除算を分数と考え，分母の
   除数が“１”に近づく数列を選び，除数と被除数に対し
   て乗算を繰返すことにより，商を求める除算を行う乗算
   収束型除算器と；前記非回復型除算器の部分剰余の有無
   を監視し，除算途中で前記非回復型除算器の部分剰余が
   無くなった場合には，前記乗算収束型除算器の除算処理
   を停止し，前記非回復型除算器の商を除算の商とし，ま
   た前記乗算収束型除算器がそのまま除算を終了した場合
   には，前記非回復型除算器の除算処理を停止し，前記乗
   算収束型除算器の商を除算の商とする手段とを有する除
   算装置。