Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0619706B2 - Block computing method of digital computing unit - Google Patents
[go: Go Back, main page]

JPH0619706B2 - Block computing method of digital computing unit - Google Patents

Block computing method of digital computing unit

Info

Publication number
JPH0619706B2
JPH0619706B2 JP58104827A JP10482783A JPH0619706B2 JP H0619706 B2 JPH0619706 B2 JP H0619706B2 JP 58104827 A JP58104827 A JP 58104827A JP 10482783 A JP10482783 A JP 10482783A JP H0619706 B2 JPH0619706 B2 JP H0619706B2
Authority
JP
Japan
Prior art keywords
arithmetic
processing
block
program
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58104827A
Other languages
Japanese (ja)
Other versions
JPS59229645A (en
Inventor
茂男 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58104827A priority Critical patent/JPH0619706B2/en
Publication of JPS59229645A publication Critical patent/JPS59229645A/en
Publication of JPH0619706B2 publication Critical patent/JPH0619706B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Devices For Executing Special Programs (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はデイジタル計算機によるシミユレーシヨン装
置,制御装置に係り、特にブロツク図にもとづく演算を
効率良く、高速に実行するに好適なデイジタル演算装置
に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a simulation device and a control device using a digital computer, and more particularly to a digital arithmetic device suitable for efficiently and at high speed performing calculations based on block diagrams.

〔発明の背景〕 ブラント動特性や制御装置としての制御アルゴリズムを
デイジタル計算機を使用して演算する場合、モデルの記
述様式の観点より2種類に分類することができる。その
1はFORTRAN を使用し、模擬対象の動特性を微分方程
式や四則演算式等により書きくだす、数値式記述様式で
ある。その2は模擬対象を積分要素,加算要素等、何種
類かの演算要素ブロツクと、それらの結合関係により構
成するブロツク記述様式である。
[Background of the Invention] When a blunt dynamic characteristic or a control algorithm as a control device is calculated using a digital computer, it can be classified into two types from the viewpoint of model description style. The first is a numerical expression description format in which FORTRAN is used and the dynamic characteristics of the simulated object are written by differential equations and four arithmetic expressions. The second is a block description style in which the simulation target is composed of several types of arithmetic element blocks such as an integration element and an addition element, and their connection relationship.

原理的にはモデルの記述様式が相異するのみでいずれの
様式によつても同等の演算結果を得ることが可能である
が一般にオリジナルの方程式が数式,微分方程式等によ
り表現されている場合は数値式記述様式によるのが自然
と考えられる。しかしプラント制御装置のように模擬対
象が元来ブロツク図により表現されている場合(制御装
置は積分要素や加算要素等が組合わされて構成されてい
る)や、ブラント動特性が伝達関数のブロツク線図の結
合により表現されている場合はブロツク記述様式による
のが自然と考えられる。さらにプラントのインタロツク
シーケンス、すなわちANDやOR等の組合せによる論
理演算処理は、本来数値演算の目的に開発されたFORTRA
N には不向きであり、ブロツク記述様式が適している。
In principle, it is possible to obtain the same calculation result by any of the models only with different description modes of the model, but in general when the original equation is expressed by mathematical formulas, differential equations, etc. It seems natural to use the numerical formula description format. However, when the simulated object is originally represented by a block diagram like a plant control device (the control device is configured by combining integral elements, addition elements, etc.), the blunt dynamic characteristic has a transfer function block line. When it is expressed by combining figures, it is natural to use the block description style. Furthermore, the interlocking sequence of the plant, that is, the logical operation processing by the combination of AND, OR, etc., was originally developed for the purpose of numerical operation.
It is not suitable for N, and the block description style is suitable.

このようにブロツク記述様式のニーズは根強いものがあ
り、また従来から使用されてきた実績も多数あるが、数
値式様式に比較して演算効率が悪く、特にオンラインリ
アルタイムシステムに於て実時間性の確保が困難であつ
たり、負荷率が高すぎる問題を有していた。従来技術の
ブロツク記述様式による演算処理手順の一例を第1図乃
至第8図を用いて以下に説明する。
As described above, there is a strong need for the block description format, and there are many results that have been used in the past, but the calculation efficiency is poor compared to the numerical expression format, and especially in the online real-time system, the real-time performance is low. It was difficult to secure it, and the load factor was too high. An example of the arithmetic processing procedure according to the block description format of the prior art will be described below with reference to FIGS. 1 to 8.

本モデルは積分要素12,13で規定される調和振動1
と積分要素14,15で規定される調和振動2の掛算に
より発生する波形をリミツタにより制限したものであ
る。第2図にその波形を示す。第2図(a)は調和振動1
の波形を、(b)は調和振動2の波形を、(c)はリミツタ出
力を示す。
This model has a harmonic vibration 1 defined by integral elements 12 and 13.
And the waveform generated by multiplication of the harmonic vibration 2 defined by the integration elements 14 and 15 is limited by a limiter. The waveform is shown in FIG. Figure 2 (a) shows harmonic vibration 1
, (B) shows the waveform of harmonic vibration 2, and (c) shows the limiter output.

第1図に示す演算要素11〜20の演算種別(積分,掛
算,リミツタ等),演算定数(積分定数,リミツタの制
限値等)および要素間の接続関係を記述したモデル固有
のデータは要素記述テーブル23に固定データテーブル
として格納されており、その具体例は第3図に示すとお
りである。また、第1図のモデルをアナログ装置で演算
する場合にはすべての処理が並行するが、デイジタル装
置で演算する場合にはどの要素をどのような順序で演算
すべきかを規定する必要があり、それが順序テーブル2
2に固定データとして格納されている。演算制御部21
は順序テーブル22で指定された順序で要素記述テーブ
ル23の内容を参照し(203)、指定された演算種別
に対応するサブルーチン25a〜25nに演算定数と接
続関係データを渡してジヤンプし(201)、該サブル
ーチンは所与のデータをもとに1個の演算要素に対応す
る演算を実施し、その結果を結果テーブル24に書込ん
だ後(202)、演算制御部21に制御を戻す。演算制
御部21は上記処理を順序テーブル22の最終要素まで
実行した後終了し、所定の期間後に周期的に起動され演
算をくり返す。
The model-specific data describing the operation type (integration, multiplication, limiter, etc.), operation constants (integral constant, limiter value of limiter, etc.) of each of the operation elements 11 to 20 shown in FIG. It is stored as a fixed data table in the table 23, and a specific example thereof is as shown in FIG. Further, when the model of FIG. 1 is calculated by an analog device, all the processes are performed in parallel, but when it is calculated by a digital device, it is necessary to specify which element should be calculated and in what order. That is the order table 2
2 is stored as fixed data. Arithmetic control unit 21
Refers to the contents of the element description table 23 in the order specified by the order table 22 (203), passes the operation constant and the connection relation data to the subroutines 25a to 25n corresponding to the specified operation type, and jumps (201). The subroutine executes an operation corresponding to one operation element based on given data, writes the result in the result table 24 (202), and then returns the control to the operation control unit 21. The arithmetic control unit 21 terminates after executing the above processing up to the last element of the order table 22, and is periodically activated after a predetermined period to repeat the arithmetic operation.

上記の処理手順によれば任意のモデルを容易に作成し、
また追加・修正可能とするため必然的にテーブル記述方
式を採用することになるが、その結果前述のとおりサブ
ルーチン・ジヤンプ手法を取込れることになり、これは
前述の箇所の他、各演算要素内部でも更にサブルーチン
・ジヤンプ手法を使用している。サブルーチン・ジヤン
プに際しては各種レジスタの内容の退避や、演算制御部
21からの演算定数や接続関係データの引渡等の作業が
必要となる。本質的に必要とされる積分演算やリミツタ
演算よりも、それ以外の前述のコントロール処理の方が
はるかに多数の演算ステツプを要し、演算効率を悪いも
のとしていた。
According to the above procedure, you can easily create an arbitrary model,
In addition, the table description method is inevitably adopted because it can be added or modified, but as a result, the subroutine jump method can be incorporated as described above. Internally, it also uses the subroutine jump method. At the time of the subroutine jump, it is necessary to save the contents of various registers and deliver the operation constants and connection-related data from the operation control unit 21. The other control processing described above requires far more arithmetic steps than the integral operation and the limiter operation, which are essentially required, and the operation efficiency is poor.

第4図は、要素記述テーブルを示している。(a)は掛算
要素テーブルであり、固定小数点表現がとられている。
(b)はリミツタ要素テーブルであり、P1,P2及びP
3は浮動小数点表現がとられ、他は固定小数点表現がと
られている。(c)はP1,P2及びP3の関係を示して
いる。
FIG. 4 shows an element description table. (a) is a multiplication element table, which has a fixed-point representation.
(b) is a limiter element table, P1, P2 and P
Floating point representation is used for 3, and fixed point representation is used for others. (c) shows the relationship between P1, P2, and P3.

第5図は従来方式の具体的なメインプログラムの例を示
したものである。第5図の処理以前に初期化処理、その
他の処理が更に追加になるが、各演算要素ごとに必要と
なる処理ではなく、処理時間に殆んど影響しないためこ
こでは省略する。各ステツプごとの処理内容は同図に記
載したので省略するが、毎回同図内の処理で14ステツ
プを要する。同図の中から各演算種別ごとに異なつた演
算実行サブルーチンへジヤンプする。ここでは具体的に
掛算実行サブルーチンの処理内容を第6図に示す。ここ
でも処理内容は同図参照とするが、処理に10ステツプ
を要する。同図からは更にサブルーチンWTEMに1
回、RDEMに2回ジヤンプしており各々第7図(a),
第7図(b)に示すとおり各々9ステツプ,6ステツプの
処理を要する。したがつて掛算要素1個の処理を実行す
るのに合計45ステツプの処理が必要となるわけであ
る。このうち本質的に必要な演算は第6図におけるF
M、第7図(a)におけるLDD、および第7図(b)におけ
るSTDの3ステツプのみである。なお第5図より第7
図で使用した命令語のニモニツクに対する名称および機
能を第8図に示す。第8図は、命令語の一部のみを示し
ている。
FIG. 5 shows an example of a concrete main program of the conventional method. Initialization processing and other processing are further added before the processing of FIG. 5, but the processing is not necessary for each computing element and has little effect on the processing time, and therefore is omitted here. The processing contents for each step are omitted because they are shown in the figure, but the processing in the figure requires 14 steps each time. From the figure, jumps to different operation execution subroutines for each operation type. Here, the processing contents of the multiplication execution subroutine are specifically shown in FIG. Also in this case, the processing content is referred to in the figure, but the processing requires 10 steps. From the figure, further to subroutine WTEM 1
7 times in RDEM and each in Fig. 7 (a),
As shown in FIG. 7 (b), processing of 9 steps and 6 steps is required. Therefore, a total of 45 steps of processing is required to execute the processing of one multiplication element. Of these, the operation that is essentially necessary is F in FIG.
M, LDD in FIG. 7 (a), and STD in FIG. 7 (b). In addition, from FIG.
FIG. 8 shows the names and functions of the mnemonics of the instruction words used in the figure. FIG. 8 shows only a part of the command words.

〔発明の目的〕[Object of the Invention]

本発明の目的は演算すべきモデルをデイジタル装置で実
現し、あるいは追加・修正等のメインテナンスを実施す
るのに容易で、誤りの少ないテーブル記述方式を採用
し、かつ演算効率の極めて良好なるデイジタル演算装置
を提供するにある。
An object of the present invention is to realize a model to be operated by a digital device, or to easily perform maintenance such as addition / correction, adopt a table description method with few errors, and have a very good operation efficiency. To provide the equipment.

〔発明の概要〕 本発明は、従来技術による演算時間分析を行なつた結
果、本質的に対象を模擬するに必要な演算は僅かであ
り、残りの大部分は演算をコントロールするための処理
に費やされていることに着目し、演算のためのコントロ
ールを極力排除できる様にしたものである。
SUMMARY OF THE INVENTION As a result of performing a computation time analysis according to the prior art, the present invention essentially requires a small number of computations for simulating an object, and most of the rest is for processing for controlling the computations. Focusing on what is spent, it is intended to eliminate the control for calculation as much as possible.

〔発明の実施例〕Example of Invention

本発明の一実施例を第9図により説明する。演算に必要
なデータをカードリーダ31に設置しコンソール入出力
装置33からの操作により中央処理装置(以下CPUと
略記)34に入力され、必要なデータフアイルや処理プ
ログラムがデイスク35に格納される。入力データや処
理結果はラインプリンタ32により印字される。以上は
演算プログラムを作成するまでに必要な機器であるが、
作成された演算プログラムはプラントの動特性を模擬す
るものであり、更にプラントシミユレータとして必要な
機器が追加される。すなわち、実際に運転員が操作する
模擬制御盤37に取付られた設定器371の設定値を読
込むアナログ入力装置361、操作スイツチ372の状
態を読込むデイジタル入力装置362、CPU34での
前記演算プログラムの演算結果にもとづきアナログ出力
装置363を経由して駆動される指示計373や記録計
374、デイジタル出力装置364を経由して出力され
るアナンシエータ375やランプ376から構成され
る。
An embodiment of the present invention will be described with reference to FIG. Data necessary for calculation is installed in the card reader 31 and is input to a central processing unit (hereinafter abbreviated as CPU) 34 by an operation from a console input / output device 33, and necessary data files and processing programs are stored in a disk 35. The input data and the processing result are printed by the line printer 32. The above is the equipment required to create the calculation program,
The created calculation program simulates the dynamic characteristics of the plant, and equipment required as a plant simulator is added. That is, the analog input device 361 that reads the set value of the setting device 371 attached to the simulated control panel 37 that is actually operated by the operator, the digital input device 362 that reads the state of the operation switch 372, and the calculation program in the CPU 34. It is composed of an indicator 373 and a recorder 374 driven via the analog output device 363, and an annunciator 375 and a lamp 376 output via the digital output device 364.

次にCPU34およびデイスク35により処理されるソ
フトウエアの内容を第10図により説明する。本実施例
では発明の主旨、すなわち演算効率は極めて高くする一
方、モデルの記述性の良好さ、すなわち所与のモデルか
ら演算プログラムを容易に、かつ誤りを少なく作成する
ための配慮がなされている。第10図ににいて、破線4
03は、作成済の実行プログラムをローデイングするこ
とを意味する。また、401及び402の矢印は、当該
プログラムが0.5秒毎に周期起動されることを示す。
モデルの1演算要素は第11図に示す如く1枚の、しか
も必要最小限の情報を盛込んだカードにより記述するこ
とが可能である。第11図(a)は乗算演算要素(MU
L)を、(b)はリミツタ要素(LIM)を示している。
すなわち、2000個の演算要素から構成される原子力
発電所のプラント動特性プログラムを、たつた2000
枚のカードにより作成することが可能となる。これらの
カードはカードリーダ31からCPU34に入力され、
演算ブロツク記述テーブル41に格納される。大型のモ
デルでは記述スペースの点で問題があるため、第1図の
モデルにより説明する。同図のモデルを演算処理するプ
ログラムは第12図に示すとおり、各々の演算ブロツク
の演算種別や結合関係,演算定数等を規定する演算ブロ
ツク記述テーブルと、その前後に演算を制御する部分、
すなわちその演算が初回起動であり初期演算が必要か否
かの判定、必要な場合には初期演算を実行する、等の処
理から構成される。前者すなわち演算ブロツク記述テー
ブルはマクロ言語と呼ばれる言語でされたソースプログ
ラムとして入力され、マクロプロセツサと呼ばれる処理
プログラムで処理されるとアセンブリ言語に翻訳され
る。一方後者の処理はもともとアセンブリ言語で記述さ
れており、マクロプロセツサで処理された結果のアセン
ブリ言語と合わせてアセンブリにて処理され、実行モジ
ュールに変換される。これらの処理についてはシステム
プログラムに関する図書に詳細が記載されているが、一
例として John J.Donovan著“System Programming”McGraw−Hill
社刊の第2章,第3章,第4章を参照すると良い。
Next, the contents of software processed by the CPU 34 and the disk 35 will be described with reference to FIG. In the present embodiment, the gist of the invention, that is, the calculation efficiency is made extremely high, but the descriptiveness of the model is good, that is, consideration is given to easily and easily create a calculation program from a given model. . In FIG. 10, broken line 4
03 means loading the created execution program. Also, arrows 401 and 402 indicate that the program is periodically started every 0.5 seconds.
One calculation element of the model can be described by one card as shown in FIG. 11, and also with a card containing necessary minimum information. FIG. 11 (a) shows a multiplication operation element (MU
L), and (b) shows a limiter element (LIM).
That is, a plant dynamics program of a nuclear power plant composed of 2000 calculation elements is
It is possible to create with a single card. These cards are input from the card reader 31 to the CPU 34,
It is stored in the operation block description table 41. Since the large model has a problem in terms of description space, it will be described with reference to the model in FIG. As shown in FIG. 12, the program for arithmetically processing the model shown in the same figure is an arithmetic block description table that prescribes the arithmetic type, connection relation, arithmetic constants, etc. of each arithmetic block, and the part that controls the arithmetic operations before and after that.
That is, it is configured by a process of determining whether or not the calculation is the first activation and the initial calculation is necessary, and executing the initial calculation if necessary. The former, that is, the arithmetic block description table is input as a source program in a language called a macro language, and is translated into an assembly language when processed by a processing program called a macro processor. On the other hand, the latter process is originally described in assembly language, and is processed in assembly together with the assembly language of the result processed by the macro processor and converted into an execution module. These processes are described in detail in books on system programs, but as an example, "System Programming" by John J. Donovan, McGraw-Hill.
See Chapters 2, 3, and 4 of the company.

マクロ言語を処理するためには、あらかじめマクロ定義
と呼ばれる処理が必要となる。すなわち、マクロプロセ
ツサとはマクロ言語からアセンブリ言語への変換を行な
うものであるが、その変換方法を規定するのがマクロ定
義である。本実施例におけるマクロ定義の具体的な一例
として、第13図に掛算要素の定義を示す。これは第1
1図(a)に示されるカード入力にもとづき演算ブロツク
実行プログラムを作成するためのものである。本実施例
においては実行プログラム作成プログラム43は第14
図に示すとおり以下の処理より構成される。すなわちマ
クロ展開処理431は演算ブロツク記述テーブルの内容
を先頭から逐次入力し、アセンブリ言語で記述された内
容ならそのままの形で出力する。演算ブロツク記述テー
ブルで記述された内容なら、すなわち入力カード(ソー
スプログラム)の第11カラムより“MUL”,“LI
M”等の記述があれば第13図に示す定義テーブルにし
たがつてアセンブリ言語で記述した形で出力する。掛算
要素MULの場合第13図により、先ず第19カラム以
降、すなわちオペランドとして第1入力(乗数)をエリ
アAに入力し、その内容が自然数なら次の処理MUL1
へ、それ以外ならERR(最終命令)にジヤンプする。
同様、次の入力が,(カンマ)の場合、次の処理MUL
2へ、そうでない場合ERRへジヤンプする。このよう
にして第11図(a)に示す入力の場合、エリアA,B,
Cに各々8,7,4が入力される。次に MUL5においてAの内容8が左へ1ビツトシフトされ
て、すなわち16として&0に代入される。これは演算
ブロツクの演算結果は浮動小数点形式で記述されてお
り、1個のブロツクごとに2語分のエリアを必要とする
ため、要素番号8の演算結果は先頭から第16番目に格
納するものである。&1,&2にも2倍した入力を設定
のうえ、&Cに結果を格納するテーブルKEKAを設定
する。続くTEXTは実際のアセンブリ言語の命令を生
成する部分であり、各々LDD,FM,STD(処理機
能は図8参照)、およびその処理対象データを前記計算
結果にもとづき作成する。この結果生成されるアセンブ
リ言語で記述された内容を第15図に示す。本図から明
らかなように、演算に本質的な命令以外は使用されてお
らず、極めて効率の良いプログラムが作成されている。
In order to process a macro language, a process called macro definition is required in advance. That is, the macro processor converts a macro language into an assembly language, and the macro definition defines the conversion method. As a concrete example of the macro definition in this embodiment, FIG. 13 shows the definition of the multiplication element. This is the first
This is for creating an arithmetic block execution program based on the card input shown in FIG. 1 (a). In the present embodiment, the execution program creation program 43 is the 14th
As shown in the figure, it consists of the following processes. That is, the macro expansion process 431 sequentially inputs the contents of the operation block description table from the beginning, and outputs the contents described in the assembly language as they are. If the contents are described in the operation block description table, that is, from the 11th column of the input card (source program), "MUL", "LI"
If there is a description such as "M", it is output in the form described in the assembly language according to the definition table shown in Fig. 13. In the case of the multiplication element MUL, first the 19th column and thereafter, that is, the first operand as the operand is shown in Fig. 13. Input (multiplier) into area A, and if the content is a natural number, the next processing MUL1
If not, jump to ERR (final command).
Similarly, when the next input is (comma), the next processing MUL
Jump to 2 or else ERR. Thus, in the case of the input shown in FIG. 11 (a), areas A, B,
8, 7, and 4 are input to C, respectively. Next, in MUL5, the content 8 of A is shifted to the left by 1 bit, that is, 16 is assigned to & 0. This is because the operation result of the operation block is described in the floating point format, and each block requires an area of 2 words, so the operation result of element number 8 is stored 16th from the beginning. Is. After setting the doubled input for & 1 and & 2, set the table KEKA for storing the result in & C. The subsequent TEXT is a part for generating an actual assembly language instruction, and LDD, FM, STD (processing functions are shown in FIG. 8) and processing target data thereof are created based on the calculation result. FIG. 15 shows the contents described in assembly language generated as a result. As is clear from this figure, only the instructions essential to the operation are used, and an extremely efficient program is created.

以上の処理を演算ブロツク記述テーブル41内すべての
データに対して実施の後、アセンブリ432およびロー
ダ433により演算ブロツク実行プログラム44を生成
し、デイスク35に格納される。上記処理の説明は通常
のものでありよく知られており、詳細は前掲図書による
ものとし省略する。
After the above processing is executed for all the data in the operation block description table 41, the operation block execution program 44 is generated by the assembly 432 and the loader 433 and stored in the disk 35. The description of the above processing is ordinary and well known, and the details thereof are based on the above-mentioned books and will be omitted.

このように作成された演算ブロツク実行プログラム44
は第10図に示すとおり0.5秒で周期的に起動され、
演算結果テーブル45の内容にもとづいて演算処理を実
施し、その結果を演算結果テーブル45に格納する。プ
ロセス入出力処理プログラム46は、演算結果テーブル
45の内容にもとづき指示計373、記録計374やラ
ンプ376等をプロセス入出力装置36を介して駆動
し、また設定器371や操作スイツチ372の状態を入
力する。
Calculation block execution program 44 created in this way
Is activated periodically in 0.5 seconds as shown in Fig. 10,
The arithmetic processing is executed based on the contents of the arithmetic result table 45, and the result is stored in the arithmetic result table 45. The process input / output processing program 46 drives the indicator 373, the recorder 374, the lamp 376 and the like via the process input / output device 36 based on the contents of the calculation result table 45, and also sets the state of the setter 371 and the operation switch 372. input.

本発明の実施例によれば演算ブロツク図から容易に誤ま
りなくプログラミング可能なためプログラムの生産性が
極めて高く、かつ実行ステツプ数が少ないため小さなC
PUを使用したプラントシミユレータの製作が可能とな
る。
According to the embodiment of the present invention, it is possible to program easily and without error from the operation block diagram, so that the productivity of the program is extremely high, and since the number of execution steps is small, a small C
It is possible to manufacture a plant simulator using PU.

第1図のモデルの実行時間は従来技術によれば約1.153
ミリ秒を必要としたのに対し、本実施例によれば約0.08
9ミリ秒で終了でき、その実行効率は約13倍にも向上
された。このことは、大規模なシミユレーシヨンモデル
を実行する場合、例えば従来方式によればモデルの演算
にCPUが13台必要であつた場合でも、本発明によれ
ばCPUはたつた1台で処理が可能となり、その経済性
向上に対する寄与は極めて大なるものがある。
The execution time of the model of FIG. 1 is about 1.153 according to the prior art.
Although it took milliseconds, according to the present embodiment, about 0.08
It can be completed in 9 milliseconds, and its execution efficiency has been improved about 13 times. This means that even if a large-scale simulation model is executed, for example, in the case where the conventional method requires 13 CPUs for the calculation of the model, only one CPU is used according to the present invention. Processing becomes possible, and its contribution to the improvement of economic efficiency is extremely large.

〔発明の効果〕〔The invention's effect〕

本発明によれば、演算しようとするモデルをデイジタル
装置で実現するに際し、モデルのデイジタル装置への入
力を単純・正確に実行可能でありかつ入力されたモデル
は効率が極めて良く、実行ステツプ数が小さくて済むた
め、必要とするハードウエアを小形化,小数化すること
が可能となる。一つの実験によればCPU負荷率を13
分の1までに縮小することが可能であつた。
According to the present invention, when a model to be calculated is realized by a digital device, the input of the model to the digital device can be simply and accurately executed, and the input model is extremely efficient, and the number of execution steps is Since it is small, the required hardware can be downsized and reduced in number. According to one experiment, CPU load factor is 13
It was possible to reduce the size by a factor of one.

【図面の簡単な説明】[Brief description of drawings]

第1図は具体的なモデルのブロツク図、第2図は第1図
の演算結果波形を示す図、第3図は従来技術による処理
法の説明図、第4図は要素記述テーブルの例を示す図、
第5図は従来方式によるメインプログラムのコーデイン
グ例、第6図及び第7図は従来方式による掛算および取
込・格納サブルーチンのコーデイング例、第8図はコー
デイング例に使用された命令語の一覧図、第9図は本発
明の一実施例の全体構成図、第10図は同ソフトウエア
構成を示す図、第11図は演算ブロツク入力カードを示
す図、第12図は演算ブロツク記述テーブルを示す図、
第13図は演算ブロツク定義テーブルを示す図、第14
図は実行プログラムの作成処理図、第15図は作成され
た実行プログラムの一部を示す図である。 31……カードリーダ、32……ラインプリンタ、 33……コンソール入出力装置、34……CPU、 35……デイスク、36……プロセス入出力装置、 37……模擬制御盤。
FIG. 1 is a block diagram of a concrete model, FIG. 2 is a diagram showing the calculation result waveform of FIG. 1, FIG. 3 is an explanatory diagram of a processing method according to the prior art, and FIG. 4 is an example of an element description table. Figure showing,
FIG. 5 is a conventional main program coding example, FIGS. 6 and 7 are conventional multiplication and loading / storing subroutine coding examples, and FIG. 8 is an instruction word used in the coding example. FIG. 9, FIG. 9 is an overall configuration diagram of an embodiment of the present invention, FIG. 10 is a diagram showing the software configuration, FIG. 11 is a diagram showing an arithmetic block input card, and FIG. 12 is an arithmetic block description. Figure showing a table,
FIG. 13 is a diagram showing a calculation block definition table, and FIG.
FIG. 15 is a diagram showing an execution program creation process, and FIG. 15 is a diagram showing a part of the created execution program. 31 ... Card reader, 32 ... Line printer, 33 ... Console input / output device, 34 ... CPU, 35 ... Disk, 36 ... Process input / output device, 37 ... Simulated control panel.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】プラントのプロセス信号をプロセス入力装
置を介して取り込み、所定の演算処理を実行し、その結
果を出力するためのプログラム、を含む中央処理装置を
具備したディジタル演算装置において、上記中央処理装
置において実行される上記プロセス入力信号に対応した
演算処理を、複数個の演算ブロックから構成し、それぞ
れの演算ブロックの演算種別を実行するのに必要な被演
算データの結合関係をソースプログラムとして入力し、
このブロック演算処理を実行するのに先立って予め上記
ソースプログラムの各演算種別毎に上記中央処理装置の
実行命令種別とその処理対象データを指定するオペラン
ドの計算方法を定義し、その後、上記演算処理を規定し
たソースプログラムを上記定義された内容に置き換える
ことにより実行プログラムを予め作成し、該実行プログ
ラムに基づいて上記中央処理装置が、上記演算ブロック
の演算処理を実行することを特徴とするディジタル演算
装置のブロック演算方法。
1. A digital arithmetic unit comprising a central processing unit including a program for fetching a process signal of a plant through a process input device, executing a predetermined arithmetic processing, and outputting a result thereof, wherein The arithmetic processing corresponding to the process input signal executed in the processing device is composed of a plurality of arithmetic blocks, and the connection relation of the operated data necessary for executing the arithmetic type of each arithmetic block is used as a source program. Input,
Prior to executing this block arithmetic processing, a calculation method of an operand for designating an execution instruction type of the central processing unit and its processing target data is defined in advance for each arithmetic type of the source program, and then the arithmetic processing is performed. A digital operation characterized in that an execution program is created in advance by replacing the source program defining the above with the above defined contents, and the central processing unit executes the operation processing of the operation block based on the execution program. Block operation method of device.
【請求項2】特許請求の範囲第1項記載のディジタル演
算装置のブロック演算方法において、上記オペランドの
計算については、上記実行プログラムの実行前に計算を
行なうことを特徴とするディジタル演算装置のブロック
演算方法。
2. A block operation method for a digital operation device according to claim 1, wherein the operands are calculated before the execution program is executed. Calculation method.
JP58104827A 1983-06-10 1983-06-10 Block computing method of digital computing unit Expired - Lifetime JPH0619706B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58104827A JPH0619706B2 (en) 1983-06-10 1983-06-10 Block computing method of digital computing unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58104827A JPH0619706B2 (en) 1983-06-10 1983-06-10 Block computing method of digital computing unit

Publications (2)

Publication Number Publication Date
JPS59229645A JPS59229645A (en) 1984-12-24
JPH0619706B2 true JPH0619706B2 (en) 1994-03-16

Family

ID=14391216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58104827A Expired - Lifetime JPH0619706B2 (en) 1983-06-10 1983-06-10 Block computing method of digital computing unit

Country Status (1)

Country Link
JP (1) JPH0619706B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5469041A (en) * 1977-11-12 1979-06-02 Nippon Kokan Kk Automatic programming device
JPS57134752A (en) * 1981-02-16 1982-08-20 Hitachi Ltd Crt conversation type programmer
JPS5878231A (en) * 1981-11-04 1983-05-11 Toshiba Corp Program automatic generating method

Also Published As

Publication number Publication date
JPS59229645A (en) 1984-12-24

Similar Documents

Publication Publication Date Title
JPH0523447B2 (en)
JPH0619706B2 (en) Block computing method of digital computing unit
Flynn et al. On Instruction Sets and Their Fornmts
JPH05158740A (en) Computer performance evaluating device
JPH08286896A (en) Software development method and software development system
Yen et al. Development and implementation of an educational simulator software package for a specific microprogramming architecture
Kostadinov et al. LCP: FPGA based processors for education
JPS60114909A (en) logical operation device
Sanderson Minicomputers
JPH11219209A (en) General-purpose PLC offline simulation device
Farris A digital differential analyzer programming system for the IBM 7074 computer
JPH06230804A (en) Program creation device
JPS6334644A (en) Simulator with functional level
Nagata et al. An interactive simulator for the KIM-1 microcomputer
JP2576379B2 (en) Logic simulation equipment
JPS5995646A (en) Arithmetic control system
Chapman A Simulator for the Intel 8086 microprocessor
JPH06295295A (en) Simulator
JPH07111687B2 (en) Data creation method for logic simulation
Konstam et al. Simulation as an aid to software transferability
JPS6252899B2 (en)
Mallach Simulating the Viatron 2140/2150 on the IBM 360
Lewis et al. AN INTERACTIVE MODELLING PROGRAM FOR REAL-TIME APPLICATIONS
JPH06348463A (en) I / O device simulation method
JPH04117573A (en) Analytic simulation system