JPH0621966B2

JPH0621966B2 - 電流源装置

Info

Publication number: JPH0621966B2
Application number: JP59019536A
Authority: JP
Inventors: ルディ・ヨハン・フアン・デ・プラツシエ
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1983-02-08
Filing date: 1984-02-07
Publication date: 1994-03-23
Anticipated expiration: 2009-03-23
Also published as: US4573005A; DE3467433D1; AU2422284A; AU566383B2; JPS59148914A; NL8300466A; EP0115897B1; CA1221409A; SG10188G; EP0115897A1

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、出力端子に複数の電流を発生する電流発生回
路であって、それぞれの電流値が他の１つの電流値に対
して予め定められた比にほぼ等しい値を持つ電流発生手
段と、前記定められた比を実現するために必要な電流値
からそれぞれの電流値のズレを検出する電流値偏移検出
手段と、電流発生手段に接続され、電流値偏移検出手段
によって生成される補正信号も応答して電流値を補正
し、電流値偏移検出手段によって検出されたズレを減少
させるための補正手段とを有する電流源装置に関するも
のである。

エレクトロニクスの種々の分野において、互に極めて正
確な比に保持される値の電流を供給し得る回路が必要で
ある。このような回路は、例えば種々の電流比が測定範
囲の選定に必要な測定装置、或いは複数の電流をディジ
タルコードに従って互に加算してアナログ信号を形成す
るディジタル−アナログコンバーターに必要である。

〔従来の技術〕

２進重み付き抵抗値を有する抵抗の両端間又はいわゆる
はしご形回路網の両端間に基準電圧を供給することによ
り、ディジタル−アナログコンバーターに２進重み付き
電流を発生させるとは既知である。この型のディジタル
−アナログコンバーターの精度は主として抵抗値の比の
精度に依存する。正確な抵抗値の比を得るためには、こ
れら抵抗器を例えばレーザにより微調整（トリミング）
する必要がある。しかし実際にはこのような抵抗のトリ
ミングは時間がかかり高価となる。

正確な比の値の電流を発生させる他の既知の方法ではダ
イナミック素子整合原理を用いている。この原理は、米
国特許第 3982172号明細書及び米国特許第 4125803号明
細書から既知である。これら明細書では含の電流を供給
する電流源装置を用いているが、これによる積分処理の
精度に限界があるため、ほぼ等しい電流値が得られるに
過ぎない。これら電流を順列回路によってその出力側に
巡回的な順序に従って転送する。出力側の電流は、それ
ぞれ電流源装置からの電流の平均値に等しい値の直流電
流と、この直流電流に重畳され電流源装置からの電流間
の差により形成されるリップルとからなっている。この
リップルは、順列回路の各出力側にフィルタコンデンサ
を配置することによって除去することができる。しか
し、このフィルタコンデンサはその値が大きいために集
積化することができず、集積回路の外部に接続する必要
がある。このため追加の接続ピンを必要とし、従って価
格も追加されるようになる。例えば、このような電流源
装置を用いる16ビットディジタル−アナログコンバータ
ーには16個の接続ピンを追加する必要がある。

これは、正確な相互電流比の電流を簡単に発生させ得る
方法が必要であることを意味する。

前述した型の電流源装置は、“14ビット分解能を有する
微調整なしのＤ／Ａコンバーター”(IEEE of Solid-sta
te Circuits, vol. SC-16,No.6, 1981年12月，616-620
頁）から既知である。このディジタル−アナログコンバ
ーターは微調整しない抵抗を有するはしご形回路網を具
えている。電流値のズレは、その電流に対応するディジ
タル−アナログコンバーターの出力電圧と、極めて精密
な鋸歯状電圧とを比較することによって検出する。この
ズレに関する情報を記憶装置に記録する。次いでこの情
報を用いて副ディジタル−アナログコンバーターを駆動
し、これによりディジタル−アナログコンバーターの電
流のズレを除去する。

このような回路装置は抵抗の微調整を必要としないが、
一方、広い範囲に亘って極めて高い直線性を有する鋸歯
状電圧を必要とし、しかも、このような鋸歯状電圧を得
るのは困難である。

〔発明が解決しようとする課題〕

従って、本発明の目的は、互に正確な電流比を有する複
数の電流を簡単に発生し得る電流源装置を提供すること
にある。

〔課題と解決するための手段〕

本発明は、前記電流値偏移検出手段が、入力端子と少なくとも１つの出力端子とを持つ電流ミラ
ー回路であって、入力端子の電流に対して正確に定めら
れた比の値を持つ電流を出力端子に供給する電流ミラー
回路と、電流ミラー回路の入力端子と少なくとも１つの出力端子
を、電流発生手段の対応する数の出力端子に、巡回的な
パターンによって順番に接続するための結合回路網であ
って、前記パターンの周期の各段階において、電流ミラ
ー回路の入力端子が電流発生手段の補正済電流出力に接
続され、また、サイクルの始期には電流ミラー回路の入
力端子が電流発生手段の未補正電流出力(Io)に接続さ
れ、且つ、電流ミラー回路の少なくとも１つの出力端子
が電流発生手段の未補正電流出力に接続されるように前
記パターンが構成されている結合回路網と、電流ミラー回路の少なくとも１つの出力端子に接続され
た検出回路であて、結合回路網によって前記出力端子に
接続された電流発生手段の出力端子からの電流値と、電
流ミラー回路によってその出力端子に生成された電流の
電流値との差を検出し、検出した差に対応する補正信号
を供給する検出回路と、電流ミラー回路の少なくとも１つの出力端子に接続され
た電流発生手段の電流出力に対応するそれぞれの記憶手
段に補正信号を供給する手段であって、巡回的パターン
の１周期の残りの間電流発生手段の対応する電流出力に
対する補正信号を記憶する記憶手段に、補正信号を供給
する手段とを具備することを特徴とするものである。

本発明は、極めて正確に作動する電流ミラーに電流を供
給することによって、電流比のズレを検出し得ると云う
事実に基づいたものである。電流ミラーの出力の数は一
定の数に限定されており、少なくとも１つである。毎回
複数の電流を発生する電流発生手段からの一定の数の電
流が結合回路網によって電流ミラーに接続され、この中
の一つの電流が電流ミラーの入力側に接続され、残りの
電流は出力側に接続される。この出力側に接続された電
流と入力側に接続された電流との比は、所定値にほぼ等
しいに過ぎない。しかしながら、電流ミラーの出力側に
は更に反射電流が現れるため、これらの電流の入力側の
電流に対する比は上記の所定値に極めて正確に等しくな
る。電流発生手段からの不正確な電流と電流ミラーの出
力側の正確な反対電流との差は、検出回路により検出さ
れる。この検出回路は、電流発生手段からの対応する電
流を補正する補正回路を制御し、この電流の入力側の電
流に対する比を、電流ミラーのこの出力に対応する電流
ミラー比に正確に等しくする。電流の補正後、次の順番
の電流が結合回路網によって電流ミラーの出力側に接続
され、この際前回に補正された電流の１つが電流ミラー
の入力側に接続される。このようにして電流ミラー回路
は、上述した処理を繰返すことにより、電流発生手段か
らの全部或いは一部の数の電流を結合回路網を経て処理
する。このようにして、少数の出力端子を持つに過ぎな
い電流ミラーによて多数の互に正確な比を持つ電流を得
ることができる。

本発明の実施例の電流ミラー回路は、電流分配回路と順
列回路とを具備するものであり、前記電流分配回路は、並列に接続された主電流通路と、
その入力端子が電流ミラー回路の入力端子に接続された
増幅器によって駆動される共通制御電極とを有する、複
数のトランジスタを具えた回路であり、前記順列回路は、電流を、電流分配回路から電流ミラー
回路の入力端子及び少なくとも１つの出力端子に、巡回
的な順序で転送する回路であることを特徴とするもので
ある。

電流ミラー回路には、ダイナミック素子整合原理を利用
するのが好都合である。このダイナミック素子整合原理
は前述したように米国特許第 3982172号及び第 4125803
号明細書から既知である。これによると、電流ミラー回
路の出力側の直流電流の電流比は極めて正確となる。こ
れら直流電流に重畳されるリップル電流は、電流ミラー
回路の入力側及び出力側にフィルタコンデンサを設ける
ことにより濾波して除去することができる。電流ミラー
回路の出力端子の数が少ないため、集積回路にフィルタ
コンデンサを外部に接続するためのピンの数は少なくて
すむ。出力端子の数が少ないため順列回路も低い周波数
で作動すればよいこととなり、これによっても精度を上
げることができる。

本発明の更に好適な例では、各検出回路が第１の電流−
電圧コンバータを具える。これに適した第１の電流−電
圧コンバーターは、それぞれ、電流ミラー回路の対応す
る出力端子に接続された第１の入力端子と、基準電圧点
に接続された第２の入力端子と、フィードバックコンデ
ンサを経て前記第１の入力端子に接続されている出力端
子とを具えた増幅器を具備することを特徴とする。この
ため増幅器は積分器として機能する。コンデンサは小さ
い値のものなので、集積化が可能である。

本発明は、更に、電流補正手段が、補正されるべき各電
流に対応する第２の電流−電圧コンバーターを具し、前
記第２の電流−電圧コンバーターは、フィードバックコ
ンデンサを経て増幅器の第１の入力端子に接続された出
力端子を有する増幅器を具備し、前記第１の入力端子
は、スイッチングコンデンサによって、第１の電流−電
圧コンバーターの出力端子に接続され得るようにしたこ
とを特徴とするものである。このスイッチングコンデン
サは、第１の電流−電圧コンバーターのコンデンサの電
荷を第２の電流−電圧コンバーターのコンデンサに転送
する。対応する電流を補正するための第２の電流−電圧
コンバーターのコンデンサは、少なくとも、結合回路網
の次の周期の対応する期間まで、補正電圧を保持する。

第１の電流−電圧コンバーターの増幅器の出力側は、コ
ンパレーターの１の入力端子に接続される。コンパレー
ターは、第２の入力端子を有し、これは基準電圧点に接
続される。このコンパレーターは、増幅器の出力信号を
論理信号に変換する。

電流補正手段は、補正されるべき各電流に対応する計数
回路を具備し、この計数回路ほスイッチによって第１の
電流−電圧コンバーターの出力端子に接続され得るよう
になっており、前記計数回路は、コンパレーターの出力
の論理信号に応じて複数の論理信号を発生し、この信号
は、ディジタル−アナログコンバーターによってアナロ
グ出力信号に変換され、このアナログ信号によって、対
応する電流が補正される。

計数回路の計数値は結合回路網の次のサイクルの対応す
る期間まで変化しないので、この期間中ディジタル−ア
ナログ−コンバーターは、この補正信号を保持する。

本発明の好適な例では、電流発生手段は、ディジタル−
アナログコンバーターに必要なように、電流値が２進重
み付き級数に従って変化する少なくとも複数の電流を発
生する手段を具える。１個の電流ミラー回路は、従っ
て、１個以上の例えば16ビットのディジタル−アナログ
コンバーターからの電流を補正することができる。更
に、集積回路に必要な場合には、電流発生手段は、ほぼ
等しい値の複数の電流を発生する手段を具える。

本発明の他の例では、電流発生手段が、それぞれが第１
のトランジスタの各々の主電流通路を含む複数の並列の
枝電流通路を具え、前記主電流路は、各々の第１及び第
２の主端子の間に延在し、各枝電流通路は、対応する第
１のトランジスタの第１の主端子に接続された抵抗器を
有し、電流ミラー回路の少なくとも１つの出力端子及び
入力端子が、結合回路網によって、前記第２の主端子又
は抵抗器の前記第１のトランジスタと反対側の端部に接
続されている（第１図及び第３図）。ここで、トランジ
スタの第１の主端子とは、バイポーラ及びユニポーラト
ランジスタのエミッタ又はソース電極を意味し、トラン
ジスタの第２の主端子とは、バイポーラ及びユニポーラ
トランジスタのコレクタ又はドレン電極を意味する。こ
のような配置では、少なくとも若干の枝電流通路におい
て、抵抗器の第１のトランジスタと反対側の端部に、電
界効果トランジスタを設け、その主電流通路が各々の第
１と第２の主端子間に延在するようにしてもよい。更
に、電流ミラー回路の少なくとも１個の出力端子及び入
力端子が、結合回路網によって電界効果トランジスタの
第２の主端子に接続されるようにしてもよい。電界効果
トランジスタを用いる利点は、結合回路網のスイッチン
グによって生ずる不必要なスイッチングの過渡現象が、
電流源装置からの電流に殆んど影響を及ぼさないように
なることである。この回路装置では、補正手段の出力側
を電界効果トランジスタのゲート電極に接続するのが有
利である。補正手段は、電界効果トランジスタのゲート
電極の電圧を上昇又は降下させ、よってこれらの電極と
第１のトランジスタの共通制御電極との間の電位差を増
大又は減少させ、その結果、これらのトランジスタの主
電流が補正される。

〔実施例〕

次に、図面を用いて本発明を説明する。

第１図は、ディジタル−アナログコンバーターの形態の
本発明の第１例を示す。一般に本発明の電流源装置で
は、正確な相互の電流比を持つ複数の２進重み付き電流
を発生する実際のディジタル−アナログコンバーター１
（以下Ｄ／Ａコンバーターと称す）と、Ｄ／Ａコンバー
ター１からの複数の電流を巡回的パターンに従って電流
ミラー回路25に順次供給する結合回路網15とを具え、こ
の電流ミラー回路が、検出手段80と共に、Ｄ／Ａコンバ
ーター１からの電流の比のズレを検出し、この検出手段
80が補正手段18.2〜18.16 を制御し、この補正手段がＤ
／Ａコンバーター１からの対応する電流を補正してズレ
を減少させる。

本例ではＤ／Ａコンバーターは、16個のトランジスタ
2.1〜2.16を具える16ビットＤ／Ａコンバータである。
ほぼ10ビット以下のＤ／Ａコンバーターについては、全
エミッタ面積に２進計数法を適用することによって、全
トランジスタの電流密度を等しくすることができる。本
例の16ビットＤ／Ａコンバーターにおいては、これらの
トランジスタ 2.1〜2.16を各々が８個のトランジスタよ
り成る２つの同一区分に分け、各区分の１個のトランジ
スタのエミッタ面積をその前段のトランジスタのエミッ
タ面積の1/2 とし、これらの区分はそれらの間のベース
ランインに設けられた電圧源（図示せず）により互に給
電するこによって、等しい電流密度が得られる。微調整
しない抵抗器 3.1〜3.16がトランジスタ 2.1〜2.16のエ
ミッタラインに配置され、各抵抗器の抵抗値は前段の抵
抗器の抵抗値のほぼ２倍の値とされる。トランジスタ
2.1〜2.16は共通ベースを持ち、その共通ベースは演算
増幅器４の出力側に接続され、演算増幅器４の入力側は
値Ioの電流を発生する電流源５に接続される。演算増幅
器４はこれらトランジスタのベースを駆動し、それによ
って、基準電流として用いるトランジスタ2.1 のコレク
タ電流が電流源からの電流Ioに正確に等しくなる。抵抗
器及びトランジスタの非精密性を無視すれば、トランジ
スタ全部のエミッタ電圧がほぼ等しいことから、基準ト
ランジスタ2.1 のこのコレクタ電流に対して、トランジ
スタ 2.2〜2.16の各々のコレクタ電流は前段のトランジ
スタのコレクタ電流の値のほぼ1/2 となる。従って、ト
ランジスタ 2.1〜2.16からの電流の値は夫々Io,Io/2,Io
/4,…Io/2¹⁵となる。トランジスタ 2.1〜2.16のコレク
タ電流は、ディジタル入力コードにより制御されるスイ
ッチ 6.1〜6.16によって、接地側又は増幅器７の入力側
に供給される。ディジタルコードに対応するアナログ出
力信号が増幅器７の出力端子９に発生し、この出力端子
９は、フィードバック抵抗器８を経て反転入力端子に接
続される。抵抗器 3.1〜3.16が、ｎチャンネル電界効果
トランジスタ12.1 〜12.16 のソース電極に接続され、
そのチャンネルの長さ対幅の比、場合により各セクショ
ン当りのチャンネルの長さ対幅の比が、対応する電流値
に従って測定され、電流密度が等しく保持され、従って
トランジスタのゲートとソース電極の間の電圧が等しく
保持される。通常の状態では、これらドレイン電極は、
結合回路網15の構成部分であるスイッチ16.1〜16.6を経
て定電位点に接続される。本例ではこの定電位点は０Ｖ
であるトランジスタ12.1のゲート電極13.1は、本例では
零ボルトの定電位点に直接接続され、一方、トランジス
タ12.2〜12.16 のゲート電極13.2〜13.16 は、補正回路
18.2〜18.16 を経て上記定電位点に接続される。本例で
は説明の便宜上補正回路18.2 及び18.3のみを詳細に示
し、その他の補正回路18.4〜18.16 は線図的にのみ示
す。補正回路18.2は増幅器19.2を具え、その増幅器の出
力側は、トランジスタ12.2のゲート電極13.2に接続さ
れ、同時に、コンデンサ20.2を経て反転入力端子に接続
される。増幅器19.2の非反転入力端子は接地される。コ
ンデンサ21.2は接地点に短絡されるか、又は同時に制御
されるスイッチ22.2及び23.2により、増幅器19.2の反転
入力端子と入力端子24.2との間に接続される。その他の
補正回路も同様に構成される。

制御回路17は、トランジスタ 2.1〜2.16の連続する３個
のトランジスタのコレクタ−エミッタ電流が、それぞ
れ、電流ミラー回路25の入力端子26と出力端子27及び28
とに、巡回的パターンに従って接続されるように、結合
回路網15のスイッチ16.1 〜16.16 を制御する。電界効
果トランジスタ12.1 〜12.16 の各々のドレイン電極の
出力を高抵抗とし、且つソース電極の入力を低抵抗とす
ることによって、スイッチング中に、トランジスタ 2.1
〜2.16のコネクタ−エミッタ電流が不必要なスイッチン
グの過渡現象の影響を受けないようになる。図面は、基
準トランジスタ2.1 が電流ミラー回路25の入力端子26に
接続され、トランジスタ2.2 及び2.3 が電流ミラー回路
25の出力端子27及び28にそれぞれ接続されている、制御
回路17のサイクルの第１の期間中の状態を示している。
電流ミラー回路25は、入力端子26にある基準電流を正確
に所定の比に等しい電流値で出力端子27及び28に反射す
る。電流ミラー回路25は、並列接続のトランジスタ30〜
36を具え、そのエミッタは一抵抗値の抵抗器40〜46を経
て共通端子47に接続され、この共通端子47は定電位点、
本例では負電圧供給端子に接続される。トランジスタ30
〜36の共通ベースは増幅器49により駆動され、この増幅
器の入力側は電流ミラー回路25の入力端子26に接続され
る。増幅器49は、順列回路50の出力端子61，62，63及び
64の電流の和が基準トランジスタ2.1 のコレクタ−エミ
ッタ電流Ioに等しくなるように、トランジスタの共通ベ
ースの電圧を制御する。トランジスタ30〜36のコレクタ
電流は、積分処理の精度に限界があるため、相互にほぼ
等しいに過ぎず、本例では、基準トランジスタ2.1 から
の電流Ioを分割することにより、これらコレクタ電流は
Io/4にほぼ等しくなっている。これら電流は、順列回路
50の入力端子51〜57に供給される。順列回路50は、クロ
ック信号発生器71により順次制御される回路70、例えば
シフトレジスタによって制御される。この順列回路50の
動作は、前述した米国特許第3982172 号及び第 4125803
号明細書に包括的に記載されている。更に説明すれば、
順列回路50は、トランジスタ51〜57の各々のコレクタ電
流を巡回的な順序にしたがって出力端子61〜67の各々に
転送する。従って、トランジスタ30〜36の各々のコレク
タ電流は、出力端子61〜67の各々に接続して現れる。出
力端子61〜67の各々の直流電流は、これらコレクタ電流
の平均値Io/4に等しい。これらの出力電流は、前記平均
値Io/4の上下に、それぞれのコレクタ電流が遠しくない
ことに起因するリップル成分を有している。このリップ
ル成分は、回路の外部に接続されたフィルタコンデンサ
72，73及び74によって濾波され且つ除去される。電流ミ
ラー回路25の入力端子26の直流電流に対応して出力端子
27及び28に現れる直流電流は、正確に１：２：４の比に
なっている。即ち、入力端子26の基準トランジスタから
の電流の値Ioに対いて、出力端子27及び28には、それぞ
れ、Io/2及びIo/4に正確に等しい直流電流が現れる。
又、値が、それぞれIo/2及びIo/4にほぼ等しいトランジ
スタ2.2 及び2.3 からの電流も、出力端子27及び28に現
れる。出力端子27に不正確なままで供給された電流と正
確に反射された電流との差は、電流−電圧コンバーター
81により検出され、出力端子28に供給された電流と反射
された電流との差は、電流−電圧コンバーター82により
検出される。これら電流−電圧コンバーター81及び82の
両者が検出手段80を構成する。出力端子27は演算増幅器
83の反転入力端子に接続され、その非反転入力端子は定
電位点、本例では０Ｖの点に接続される。増幅器83の出
力側は、フィードバックコンデンサ84を経てその反転入
力端子に接続される。

増幅器83の出力端子85は、スイッチング回路網（説明の
便宜上図示せず）によって補正回路18.2の入力端子24.2
に接続される。出力端子27に供給された不正確な電流と
反射された正確な電流Io/2との差が、コンデンサ84に充
電される。電流−電圧コンバーター82は電流−電圧コン
バーター81と同様に構成されており、増幅器86及びコン
デンサ87を具える。増幅器86の出力端子88は補正回路1
8.3 の入力端子24.3に接続される。供給された不正確な
電流と正確に反射された電流との差は、コンデンサ87に
充電される。

コンデンサ84が充填された後、スイッチ22.2及び23.2に
よって、コンデンサ21.2が補正回路18.2の入力端子24.2
と増幅器19.2の反転入力端子との間で切換えられる。そ
の結果、コンデンサ84の電荷はコンデンサ20.2に転送さ
れ、後者が充電される。

同様に、スイッチ22.3及び23.3によって、コンデンサ2
1.3が補正回路18.3の入力端子24.3と増幅器19.3の反転
入力端子との間で切換えられ、コンデンサ87の電荷がコ
ンデンサ20.3に転送される。コンデンサ20.2及び20.3が
充電された後、コンデンサ21.2及び21.3は、それぞれス
イッチ22.2；23.2 及び22.3；23.3により接地点に短絡
される。これと同時にリセットスイッチ89及び90が閉成
され、これらスイッチによりコンデンサ84及び87が短絡
される。コンデンサ20.2及び20.3が充電されることによ
り、トランジスタ12.2及び12.3のゲート電極13.2及び1
3.3の電圧が増大又は減少し、トランジスタ2.2 及び2.3
のベースとトランジスタ12.2及び12.3の各ゲート電極1
3.2及び13.3との間の電位差、従って、トランジスタ2.2
及び2.3 のエミッタ電流が増大又は減少し、これによ
りこれらの電流がそれぞれ一層Io/2及びIo/4に正確に等
しくなる。コンデンサ20.2及び20.3は補正電圧を保持す
る。制御回路17の次のサイクルの対応する期間中、トラ
ンジスタ2.2 及び2.3 のエミッタ電流は、再び電流ミラ
ー回路25によって正しく反射された電流Io/2及びIo/4と
比較される。その差は、再び検出回路81及び82よって検
出され、コンデンサ21.2 及び21.3によって電荷がコン
デンサ20.2及び20.3 に転送される。従って、トランジ
スタ2.2 及び2.3 のエミッタ電流は、Io/2及びIo/4に一
層正確に等しくなる。このようにして、トランジスタ2.
2及び2.3 のエミッタ電流は、これら電流がIo/2及びIo/
4に高精度で等しくなるまで連続したサイクルで補正さ
れる。コンデンサ20.2；20.3及びコンデンサ21.2；21.3
並びにコンデンサ84及び87は、小さな値であるため集積
化され得る。制御回路17のサイクルの第２の期間では、
スイッチ16.3，16.4 及び16.5によってトランジスタ2.
3，2.4及び2.5のエミッタ電流が電流ミラー回路25の入
力端子26並びに出力端子27及び28にそれぞれ接続され
る。前の期間に既に補正されたトランジスタ2.3 のエミ
ッタ電流Io/4は、今度は電流ミラー回路25の正確な入力
電流として用いられる。出力端子27及び28には、反射さ
れた正確な電流Io/8及びIo/16 が現れる。トランジスタ
2.4 及び2.5 の不正確なエミッタ電流との差は、再び検
出回路81及び82によって検出される。増幅器83及び86の
出力端子85及び88は、今度はトランジスタ12.4及び12.5
のための補正回路18.4及び18.5の入力端子24.4及び24.5
に接続され、これにより、トランジスタ2.4 及び2.5 の
エミッタ電流が補正され、これらの電流はIo/8及びIo/1
6 に高精度で等しくなる。後続の期間においては、トラ
ンジスタ 2.6〜2.16の電流は、前の期間に補正された３
つの電流のうちの最初の電流をその都度電流ミラー回路
25への正確な入力電流として利用することにより、前と
同様に補正される。全ての電流が補正された後は、全サ
イクルが繰返される。

本例では、全部のトランジスタ 2.2〜2.16のコレクタ−
エミッタ電流が補正される。原理的には、最小電流によ
って予め定められた小部分よりも大きな誤差を示す値の
電流のみを補正することが要求されていることになる。

本例では、電界効果トランジスタのゲート電極の電圧を
制御することにより電流を補正している。しかしなが
ら、代替として、電流源トランジスタの個々のベースの
電圧を制御することによっても電流を補正することもで
きる。

ディジタル−アナログコンバーターの形態における本発
明の電流源装置の第２例を第２図を用いて説明する。第
２図においては、可能な限り、第１図に示す素子と同一
の素子には同一の符号を付けた。実際のＤ／Ａコンバー
ター１は、16個のトランジスタ 2.1〜2.16と２進重み付
き抵抗値を有する微調整しない抵抗器 3.1〜3.16とを具
える。本例の基準電流は、最大電流即ち最上位ビットに
対応する電流に等しくしないで最小電流即ち最下位ビッ
トに対応する電流に等しくなっていう。この基準電流
は、エミッタ面積がトランジスタ2.16のエミッタ面積に
等しいトランジスタ2.17によって生成され、トランジス
タ2.16のエミッタラインに抵抗値が抵抗器3.16の値に等
しい抵抗器3.17が配置される。トランジスタ2.17のベー
スは、演算増幅器４により駆動され、演算増幅器４の入
力側は、値Ioの電流を供給する電流源の出力側に接続さ
れる。演算増幅器４は、基準トランジスタ2.17のベース
を駆動してそのコレクタ電流を値Ioに正確に等しくす
る。これにより、トランジスタ2.16〜2.1 のコレクタ電
流は値Io ,2Io ,4Io, … 2¹⁵Ioとなる。ディジタル入力
コードにより制御されるスイッチ 6.1〜6.16は、電流を
接地点か又は増幅器７の入力側に転送し、増幅器７の出
力側にはアナログ出力信号が現れる。エミッタ抵抗器
3.1〜3.17は、電界効果トランジスタ12.1〜12.17 を経
て結合回路網15のスイッチ16.1〜16.7に接続される。ゲ
ート電極13.17 は接地され、ゲート電極13.1〜13.16 は
補正回路に接続される。各補正回路 14は入力端子14.41
〜14.56 を有する計数回路14.1〜14.16 を具え、その計
数回路の出力端子はディジタル−アナログコンバーター
14.21〜14.36の入力端子に接続され、これらコンバータ
ーの出力端子はゲート電極13.1〜13.16 に接続される。
目的とする制御範囲及び精度によって、計数回路14.1〜
14.16 は、例えば１個の符号ビットを有する６ビット計
数器を具える。この符号ビットは、６０ビットＤ／Ａコ
ンバーター 14.21〜14.36 の出力側の電圧の符号を示
す。Ｄ／Ａコンバーター14.21〜14.36 は、計数値が零
のときは出力電圧を発生しない。図面は、基準トランジ
スタ2.17が電流ミラー回路25の入力端子26に接続され、
トランジスタ2.16及び2.15が電流ミラー回路25の出力端
子27及び28に接続されている、制御回路17のサイクルの
第１の期間中の状態を示している。制御回路17によって
スイッチ 16.17〜16.1が制御され、２つの連続したエミ
ッタ電流が毎回電流ミラー回路25の出力端子27及び28に
接続され、入力端子26の電流が、基準トランジスタを含
む前回補正されたトランジスタのエミッタ電流の和に等
しくなる。本例では、電流ミラー回路は並列接続された
トランジスタ 100〜103 を具え、それらのエミッタは、
同一抵抗値の抵抗器 104〜107を経て共通端子108に接続
される。共通ベースは、増幅器49により駆動され、その
増幅器の入力端子は電流ミラー回路25の入力端子26に接
続される。増幅器49がベースを制御して、順列回路50の
出力端子115 の電流を入力端子26の電流に等しくする。
順列回路50の入力端子 110〜113 の供給されるトランジ
スタ 100〜103 のコレクタ電流は、順列回路50により巡
回的な順序に従ってその出力端子 115〜118 に転送され
る。出力端子117 及び118 の電流は双方共出力端子28に
供給される。従って、入力端子26の電流と出力端子27及
び28の電流との比は正確に１：１：２に等しくなる。入
力端子及び出力端子のリップルは、外部に接続されたフ
ィルタコンデンサ72，73及び74により濾波され除去され
る。制御回路のサイクルの第１の期間中、入力端子26の
電流はIoに等しい。従って、出力端子27及び28の反射電
流は正確にIo及び2Io に等しくなる。Io及び2Ioにほぼ
等しいトランジスタ2.16及び2.15のエミッタ電流も出力
端子27及び28に接続される。出力端子27及び28の正確に
反射された電流と不正確なエミッタ電流との間の差が検
出回路81及び82により検出される。検出回路81の構成
は、第１例の場合と同様であるが、増幅器83の出力端子
がコンパレーター120 の反転入力側に接続され、その非
反転入力側は定電圧点、本例では０Ｖの点に接続される
点が相違する。増幅器83の出力電圧が零よりも高いか又
は低いかに応じて、コンパレーター120 の出力側の電圧
が高くなるか又は低くなり、この電圧が“１”又は
“０”の値の論理信号として利用される。コンパレータ
ー120 の出力側は、スイッチ91によって計数器14.16 の
入力端子14.56 に接続される。コンパレーター120 の出
力側の論理信号の値に応じて、計数器14.16 が増加又は
減少する。この計数値は６個の論理信号に変換されて計
数器14.16 の出力端子に供給され、この信号は６ビット
Ｄ／Ａコンバーター14.36 でアナログ出力電圧に変換さ
れ、この電圧はゲート電極13.16 に現れる。同様にし
て、検出回路82のコンパレーター121 の出力側を、スイ
ッチ92によって計数回路 14.15の入力端子14.55 に接続
し、トランジスタ12.15 のゲート電極 13.15にアナログ
出力電圧が現れるようにすることもできる。ゲート電極
13.16及び13.15 の電圧が正であるか又は負であるかに
よって、トランジスタ2.16及び2.15のエミッタ電流が減
少又は増大し、これら電流はそれぞれ正確にIo及び2Io
に等しくなる。計数器14.16 及び14.15 の計数値従って
ゲート電極13.16 及び13.15 の電圧は、次のサイクルの
対応する期間まで不変に保持される。後続のサイクルに
おいて、トランジスタ12.16 及び12.15 のエミッタ電流
は、このようにして、それぞれ高精度でIo及び2Io に等
しくなるまで補正される。サイクルの第２の期間中、制
御回路17によってスイッチ16.1〜16.17 が制御され、ト
ランジスタ2.17，2.16及び2.15のエミッタ電流が電流ミ
ラー回路25の入力端子26に結合され、トランジスタ2.14
及び2.13のエミッタ電流がそれぞれ出力端子27及び28に
接続される。トランジスタ2.17，2.16及び2.15のエミッ
タ電流の和は正確に4Io に等しい。正確に反射された電
流4Io 及び8Io が出力端子27及び28に現れる。これらの
正確な電流は再び、トランジスタ2.14及び2.13の不正確
なエミッタ電流4Io 及び8Io と比較される。これら電流
の差は、再び検出回路81及び82により論理信号に変換さ
れ、この論理信号は計数回路14.14 及び14.13 の入力端
子14.54 及び14.53に供給される。Ｄ／Ａコンバーター1
4.34 及び14.33のアナログ出力電圧は、トランジスタ1
2.14 及び12.13 のゲート電極13.14 及び13.13 に供給
される。同様にして、補正された電流の和は、次の後続
期間における電流ミラー回路25の入力電流を構成する。
全ての電流が補正されると、新たなサイクルが始まる。

第１例と同様に、第２例においても全ての電流を補正す
る必要はない。基準トランジスタによって、最下位ビッ
トに対応する電流よりも大きな電流に等しい電流を発生
させることができる。この場合には、この基準電流以上
の電流のみを補正することになる。

本発明の第３例を第３図を用いて説明する。第３図にお
いては、第２図と一の部分には同一の符号を付けた。本
例でもＤ／Ａコンバーターは、16個のトランジスタ 2.1
〜2.16と微調整しない２進重み付き抵抗値の抵抗器 3.1
〜3.16、及び基準トランジスタ2.17と抵抗器3.17を具え
る。これらトランジスタの共通ベースは増幅器４により
駆動され、トランジスタ2.17のコレクタ電流がIoとな
る。エミッタ抵抗器 3.1〜3.17は電界効果トランジスタ
12.1〜12.17 を経て接地点に接続される。また補正回路
の入力端子 14.41〜14.56 はゲート電極13.1〜13.16 に
接続される。更に、ディジタル入力コードにより制御さ
れるスイッチ 6.1〜6.16は、これら電流を接地点又は増
幅器７の入力側の何れかに供給する。しかしながら、ス
イッチ6.1〜6.17は、制御回路17の制御により電流ミラ
ー回路25の入力端子26並びに出力端子27及び28にも接続
されるが、本例ではこの入力端子及び出力端子はエミッ
タラインに接続されずにトランジスタ2.1 〜2.17のコレ
クタラインに接続される。電流ミラー回路25がこれらコ
レクタラインに結合される場合には、Ｄ／Ａコンバータ
ー１の作動は中断される。本例では、電流ミラー回路25
は、第２図のＮＰＮトランジスタの代りに、並列に接続
されたＰＮＰトランジスタ 150〜153 を具える。これら
トランジスタのエミッタは、同一抵抗値の抵抗器 155〜
158 を経て正電力供給端子である供給端子160 に接続さ
れる。トランジスタ 150〜153 の共通ベース増幅器49の
出力側に結合され、増幅器の入力側は電流ミラー回路25
の入力端子26に接続される。増幅器49は共通ベースの電
圧を制御し、出力端子115 の電流を入力端子26の電流に
等しくする。順列回路50はその入力端子 110〜113 の電
流を巡回的な順序に従って出力端子 115〜118 に転送
し、これにより、入力端子26並びに出力端子27及び28の
電流は、正確に１：１：２の比になる。リップル成分は
コンデンサ72，73及び74により濾波され除去される。制
御回路17のサイクルの第１の期間には、図面に示すよう
に、電流ミラー回路25の入力端子26の電流はIoである。
出力端子27及び28の反射電流は、従って正確にIo及び2I
o である。正しく反射された電流と、出力端子27及び28
に接続されたトランジスタ2.16及び2.15の不正確なコレ
クタ電流との間の差が検出回路81及び82によって検出さ
れる。これら検出回路81及び82の出力側は補正回路の入
力端子14.56 及び14.55 に接続され、これによりトラン
ジスタ2.16及び2.15のコレクタ電流が補正される。制御
回路18サイクルの次の期間では、トランジスタ2.17，2.
16及び2.15のコレクタ電流が共に入力端子26に接続さ
れ、トランジスタ2.14及び2.13のコレクタ電流は出力端
子27及び28にそれぞれ接続され、従って、トランジスタ
2.14及び2.13のコレクタ電流は正確に4Io及び8Io に等
しくなる。同様にして、補正された電流の和は次の期間
における電流ミラー回路25の入力電流を構成する。トラ
ンジスタ 2.1〜2.16のコレクタ電流が多数回のサイクル
で補正された後、電流ミラー回路25がＤ／Ａコンバータ
ー１に周期的に接続され、コレクタ電流が再び補正され
る。この再補正が行われる周期は、時間の関数としての
コレクタ電流の変動に依存している。第１例及び第２例
と同様に、本例でも電流の全部を補正する必要はなく、
基準電流を最下位ビット対応する電流よりも大きくする
こともできる。第３例では、抵抗器 3.1〜3.17が、電界
効果トランジスタ12.1〜12.16 を介することなく直接接
地点に接続される構成とすることもできる。この場合に
は、補正用Ｄ／Ａコンバーター 14.21〜14.36 に電圧出
力端子の代りに電流出力端子が設けられ、これら出力端
子が、トランジスタ 2.1〜2.16のエミッタに接続される
ことが必要である。補正電流の付加によって、対応する
抵抗器 3.1〜3.16の両端間の電圧が増大又は減少し、そ
の結果、対応するトランジスタ 2.1〜2.16のコレクタ電
流が減少又は増大する。この第３例に補正用Ｄ／Ａコン
バーターの代りに第１図に示すような保持コンデンサを
設ける場合には、補正回路18.2〜18.16 の出力側は、電
界効果トランジスタ12.1〜12.17 を介することなく抵抗
3.1〜3.16に直接接続される。

上述した数例においては、電流ミラー回路25には１個の
入力端子と２個の出力端子とを必ず設けている。このよ
うにすれば、制御回路のサイクルの各期間毎に２つの電
流を補正し、全ての電流を比較的短時間で補正すること
ができる。しかし、電流ミラー回路には、２個の出力端
子の代りに１個の出力端子のみを設けてもよい。

更に、上述した数例では、順列回路の出力端子の数をそ
の入力端子の数に常時等しくした。更に、順列回路の出
力端子の各電流間の比を常時ほぼ１に等しくした。この
順列回路の出力端子の電流を組合せることにより１以外
の電流ミラー比を得ることができる。本発明による電流
ミラー回路では、順列回路の出力端子の数がその入力端
子の数と相違してもよく、順列回路のサイクル時間の１
周期に出力側に転送される電流の数が１以外でもよく、
サイクル時間の１周期に各出力端子に流れる電流の数が
異なっていてもよい。更に、電流ミラー回路のトランジ
スタを選択的に作動状態としてもよい。

本発明の第４例を第４図を用いて説明する。第４図に
は、３個の16ビットＤ／Ｉコンバーター210，220及び23
0 が示されており、これらのＤ／Ａコンバーターは、例
えば第２図に示したＤ／Ａコンバーター１と同じもので
ある。制御回路250 により制御される結合回路網240 に
より、例えば第２図に示したような１：１：２の電流ミ
ラー回路より構成されるただ１個の電流ミラー回路260
と検出回路270 とを利用して、Ｄ／Ａコンバーター21
0，220及び230 からの電流が補正される。電流ミラー回
路260 は、Ｄ／Ａコンバーター 210，220 及び230 を低
頻度で補正できる。これは、制御回路260 の１サイクル
時間におけるＤ／Ａコンバーター210，220及び230 から
の電流の変動が僅かであることによる。

これまではＤ／Ａコンバーターを利用する場合について
説明した。しかしながら、本発明はＤ／Ａコンバーター
に限定されるものではなく、正確な相互比を持つ複数の
電流を必要とするいかなる回路装置にも用いることがで
きる。多数の同一の電流を得る場合の例を第５図を用い
て説明する。第５図においては、第１図と同一の部分に
は同一の符号を付けた。区分１は第１図と同様に構成す
るが、トランジスタ 2.1〜2.16のエミッタ面積及びエミ
ッタ抵抗器 3.1〜3.16を２進計数法で構成せずにほぼ互
に等しくする点が相違する。更に、コレクタラインは加
算増幅器の入力側に接続されずに、集積回路に含まれる
他の回路（図示せず）に接続される。トランジスタ 2.1
〜2.16のエミッタ電流は、結合回路網15によって、電流
ミラー回路25の入力端子26に接続されると共に、本例で
は電流ミラー回路25の１個の出力端子27に接続される。
順次の期間中、制御回路17はスイッチ16.1〜16.16 を制
御して、毎回１つのエミッタ電流をトランジスタ2.1 の
基準エミッタ電流と比較する。この電流ミラー回路25
は、２個のトランジスタ300及び301 並びにエミッタ抵
抗器302 及び303 を有する。これらのトランジスタの共
通ベースは増幅器49により駆動され、この増幅器49の入
力端子は入力端子26に接続される。入力端子305 及び30
6 の電流は、順列回路50の巡回的な順序に従って出力端
子307 及び308 に転送され、入力端子26及び出力端子27
に正確に等しい電流が現われる。正確に反射された電流
とトランジスタ 2.2の不正確なエミッタ電流との差が検
出回路81により検出され、これによりコンデンサ20.2が
充電されてエミッタ電流が補正される。次の後続の期間
にトランジスタ 2.3〜2.16からの電流がそれぞれトラン
ジスタ2.1 からの基準電流と比較され、補正される。

本発明は上述した例にのみ限定されるものではなく、幾
多の変更を加えることができる。例えば前述した諸例に
おいて、Ｐチャンネル接合型電界効果トランジスタ12.1
〜12.17 の代りにＰ−ＭＯＳトランジスタを用いること
ができ、且つＮＰＮトランジスタ 2.1〜2.16の代りにＮ
チャンネル接合型電界効果トランジスタ及びＮ−ＭＯＳ
トランジスタを用いることができる。またトランジスタ
2.1〜2.16として相補型ＰＮＰトランジスタ、Ｐチャン
ネル接合型電電界効果トランジスタ及びＰ−ＭＯＳトラ
ンジスタを用いることができ、且つトランジスタ12.1〜
12.17 としてＮチャンネル接合型電界効果トランジスタ
及びＮ−ＭＯＳトランジスタを用いることができる。同
様のことが回路中の他のトランジスタに対して適用する
ことができる。例えば上述した諸例において、電界効果
トランジスタを電流源トランジスタとして用い、且つバ
イポーラトランジスタを用いて電流源トランジスタから
の電流を制御することができる。また、検出回路及び補
正回路に対しても種々の変更を加えることができる。

【図面の簡単な説明】

第１図は本発明電流源装置の第１例をディジタル−アナ
ログコンバーターの形態で示す回路図、第２図は本発明電流源装置の第２例をディジタル−アナ
ログコンバーターの形態で示す回路図、第３図は本発明電流源装置の第３例をディジタル−アナ
ログコンバーターの形態で示す回路図、第４図は本発明電流源装置の第４例をディジタル−アナ
ログコンバーターの形態で示すブロック図、第５図は本発明電流源装置の第５例をディジタル−アナ
ログコンバーターの形態で示す回路図である。１，210，220，230 ……Ｄ／Ａコンバーター 2.1 〜2.17……トランジスタ 3.1 〜3.17……微調整しない抵抗器４……演算増幅器、５……電流源 6.1 〜6.16……スイッチ、７……増幅器８……フィードバック抵抗９……出力端子 12.1〜12.17 ……ｎチャンネル電界効果トランジスタ 13.1〜13.17 ……ゲート電極 14.1〜14.16 ……計数回路 14.21 〜14.36 ……Ｄ／Ａコンバーター 14.41 〜14.56 ……入力端子 15，240 ……結合回路網 16.1〜16.17 ……スイッチ 17，250 ……制御回路 18.2〜18.16 ……補正回路 19.2，19.3……増幅器、20.2，20.3……コンデンサ 21.2，21.3……コンデンサ 22.2，22.3……スイッチ、23.2，23.3……スイッチ 24.2〜24.16 ……入力端子 25……電流ミラー回路、26……入力端子 27，28……出力端子 30〜36，100 〜103，150〜153，300，301 ……並列接続
トランジスタ 40〜46，104 〜107，155〜158，302，303 ……抵抗器 47，108，160……共通端子 49……増幅器、50……順列回路 51〜57，110 〜113，305，306 ……入力端子 61〜67，115 〜118，307，308 ……出力端子 70，260 ……制御回路 71……クロック信号発生器 72，73，74……フィルタコンデンサ 80，270 ……検出回路 81，82……電流−電圧コンバーター 83，86……演算増幅器 84，87……フィードバックコンデンサ 85，88……出力端子(80) 89，90……リセットスイッチ 91，92……スイッチ 120，121……コンパレーター

Claims

【特許請求の範囲】

【請求項１】出力端子に複数の電流を発生する電流発生
手段(1) であって、それぞれの電流値が他の１つの電流
値に対して予め定められた比にほぼ等しい値を持つ電流
発生手段(1) と、前記定められた比を実現するために必要な電流値からの
それぞれの電流値のズレを検出する電流値偏移検出手段
と、電流発生手段(1) に接続され、電流値偏移検出手段によ
って生成される補正信号に応答して電流値を補正し、電
流値偏移検出手段によって検出されたズレを減少させる
ための補正手段(13,18) とを有する電流源装置におい
て、前記電流値偏移検出手段が、入力端子(26)と少なくとも１つの出力端子(27,28) とを
持つ電流ミラー回路(25)であって、入力端子(26)の電流
に対して正確に定められた比の値を持つ電流を出力端子
(27,28) に供給する電流ミラー回路(25)と、電流ミラー回路(25)の入力端子(26)と少なくとも１つの
出力端子(27,28) を、電流発生手段(1) の対応する数の
出力端子に、巡回的なパターンによって順番に接続する
ための結合回路網(15)であって、前記パターンの周期の
各段階において、電流ミラー回路(25)の入力端子(26)が
電流発生手段(1) の補正済電流出力に接続され、また、
サイクルの始期には電流ミラー回路(25)の入力端子(26)
が電流発生手段(1) の未補正電流出力(Io)に接続され、
且つ、電流ミラー回路の少なくとも１つの出力端子(27,
28) が電流発生手段(1) の未補正電流出力に接続される
ように前記パターンが構成されている結合回路網(15)
と、電流ミラー回路(25)の少なくとも１つの出力端子(27,2
8) に接続された検出回路(80)であって、結合回路網(1
5)によって前記出力端子(27,28) に接続された電流発生
手段(1) の出力端子からの電流値と、電流ミラー回路(2
5)によってその出力端子(27,28) に生成された電流の電
流値との差を検出し、検出した差に対応する補正信号を
供給する検出回路(80)と、電流ミラー回路(25)の少なくとも１つの出力端子(27,2
8) に接続された電流発生手段(1)の電流出力に対応する
それぞれの記憶手段(18)に補正信号を供給する手段であ
って、巡回的パターンの１周期の残りの間電流発生手段
(1) の対応する電流出力に対する補正信号を記憶する記
憶手段(18)に、補正信号を供給する手段とを具備することを特徴とする電流源装置。
【請求項２】電流ミラー回路(25)は、電流分配回路と順
列回路(50)とを具備するものであり、前記電流分配回路は、並列に接続された主電流通路と、
その入力端子が電流ミラー回路(25)の入力端子(26)に接
続された増幅器(49)によって駆動される共通制御電極と
を有する、複数のトランジスタ(30-36) を具えた回路で
あり、前記順列回路(50)は、電流を、電流分配回路から電流ミ
ラー回路(25)の入力端子(26)及び少なくとも１つの出力
端子(27,28) に、巡回的な順序で転送する回路であることを特徴とする特許請求の範囲第１項に記載の電流源
装置。
【請求項３】各検出回路(80)が、第１の電流−電圧コン
バーター(81,82) を具備することを特徴とする特許請求
の範囲第１項又は第２項に記載の電流源装置。
【請求項４】各第１の電流−電圧コンバーター(81,82)
が、電流ミラー回路(25)の対応する出力端子(24,28) に
接続された第１の入力端子と、基準電圧点に接続された
第２の入力端子と、フィードバックコンデンサ(84,87)
を経て前記第１の入力端子に接続されている出力端子(8
5,88) とを具えた増幅器(83,86) を具備することを特徴
とする特許請求の範囲第３項に記載の電流源装置。
【請求項５】増幅器の出力端子が、コンパレーター(12
0,121)の第１の入力端子に接続され、前記コンパレータ
ー(120,121) の第２の入力端子が基準電圧点に接続され
ていることを特徴とする特許請求の範囲請第４項に記載
の電流源装置。
【請求項６】電流補正手段(18)が、補正されるべき各電
流に対応する第２の電流−電圧コンバーターを具備し、前記第２の電流−電圧コンバーターは、フィードバック
コンデンサ(20)を経て増幅器の第１の入力端子(22)に接
続された出力端子を有する増幅器(19)を具備し、前記第１の入力端子(22)は、スイッチングコンデンサ(2
1)によって、第１の電流−電圧コンバーター(81,82) の
出力端子(85,88) に接続され得るようにしたことを特徴とする特許請求の範囲第３項又は第４項に記
載の電流源装置。
【請求項７】電流補正手段が、補正されるべき各電流に
対応する計数回路(14.1-14.16)を具備し、前記計数回路は、スイッチ(91,92) によって第１の電流
−電圧コンバーター(81,82) の出力端子に接続され得る
ようになっており、前記計数回路は、コンパレーター(120,121)の出力の論
理信号に応じて複数の論理信号を発生し、前記信号は、ディジタル−アナログコンバーター(14.21
-14.36) によってアナログ出力信号に変換され、前記アナログ信号によって、対応する電流が補正される
ようにしたことを特徴とする特許請求の範囲第５項に記載の電流源
装置。
【請求項８】電流発生手段(1) は、２進重み付き級数に
従って変化する少なくとも複数の電流を発生する手段を
具備する（第１図）ことを特徴とする特許請求の範囲第
１項乃至第７項のいずれかに記載の電流源装置。
【請求項９】電流発生手段(1) は、ほぼ等しい値の複数
の電流を発生する手段を具備する（第５図）ことを特徴
とする特許請求の範囲第１項乃至第７項のいずれかに記
載の電流源装置。
【請求項１０】電流発生手段(1) が、それぞれが第１の
トランジスタ(2.1-2.16)の各々の主電流通路を含む複数
の並列の枝電流通路を具え、前記主電流路は、各々の第１及び第２の主端子の間に延
在し、各枝電流通路は、対応する第１のトランジスタの第１の
主端子に接続された抵抗器(3.1-3.16)を有し、電流ミラー回路の少なくとも１つの出力端子(27,28) 及
び入力端子(26)が、結合回路網(15)によって、前記第２
の主端子又は抵抗器の前記第１のトランジスタと反対側
の端部に接続されている（第１図及び第３図）ことを特
徴とする特許請求の範囲第８項又は第９項に記載の電流
源装置。
【請求項１１】少なくとも若干の枝電流通路において、
第１のトランジスタ(2.1-2.16)と反対側の抵抗器の端部
に、電界効果トランジスタ(13.1-13.16)の主電流通路
が、各々の第１と第２の主端子間に延在するように配置
されている（第１図）ことを特徴とする特許請求の範囲
第10項に記載の電流源装置。
【請求項１２】電流ミラー回路(25)の少なくとも１つの
出力端子(27,28) 及び入力端子(26)が、結合回路網(15)
によって電界効果トランジスタ(13.1-13.16) の第２の
主端子に接続されている（第１図及び第２図）ことを特
徴とする特許請求の範囲第11項に記載の電流源装置。
【請求項１３】補正手段(18)の出力端子が、電界効果ト
ランジスタ(13.1-13.16)のゲート電極に接続されている
ことを特徴とする特許請求の範囲第11項又は第12項に記
載の電流源装置。