JPH0622322B2 - Switching transistor protection circuit - Google Patents
Switching transistor protection circuitInfo
- Publication number
- JPH0622322B2 JPH0622322B2 JP59041177A JP4117784A JPH0622322B2 JP H0622322 B2 JPH0622322 B2 JP H0622322B2 JP 59041177 A JP59041177 A JP 59041177A JP 4117784 A JP4117784 A JP 4117784A JP H0622322 B2 JPH0622322 B2 JP H0622322B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- load
- terminal
- base
- conducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005611 electricity Effects 0.000 claims description 2
- 230000001629 suppression Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
Landscapes
- Protection Of Static Devices (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 この発明は、モータ駆動回路の出力トランジスタ等のス
イッチングトランジスタの保護回路に関する。The present invention relates to a protection circuit for a switching transistor such as an output transistor of a motor drive circuit.
第1図はブリッジ形のモータ駆動回路を示している。こ
のモータ駆動回路は、スイッチングトランジスタとして
の出力トランジスタ2、4、6、8及び駆動用トランジ
スタ10、12で構成されており、外部端子14、16
の間には、必要に応じて正転又は逆転するモータ18が
接続されている。電源端子20とコモンラインとの間に
は、図示していない駆動用電源が接続され、Vccはその
駆動電圧を示す。FIG. 1 shows a bridge type motor drive circuit. This motor drive circuit is composed of output transistors 2, 4, 6, 8 as switching transistors and drive transistors 10, 12 and has external terminals 14, 16
A motor 18 that rotates normally or reversely is connected between the two. A driving power source (not shown) is connected between the power source terminal 20 and the common line, and Vcc indicates the driving voltage.
トランジスタ4、8、10、12のベースには、回転制
御回路22が接続されており、入力端子24に加えられる
正転又は逆転の回転指令信号に基づき、スイッチング制
御信号が加えられる。即ち、この場合、正転時、トラン
ジスタ10、2、8が導通し、逆転時、トランジスタ1
2、6、4が導通し、モータ18に流れる電流が回転方
向を与えるために切換えられる。A rotation control circuit 22 is connected to the bases of the transistors 4, 8, 10 and 12, and a switching control signal is added based on a forward or reverse rotation command signal applied to the input terminal 24. That is, in this case, the transistors 10, 2, and 8 are conducting during the forward rotation, and the transistor 1 is rotating during the reverse rotation.
2, 6 and 4 are conducting and the current flowing in the motor 18 is switched to give the direction of rotation.
このようなモータ駆動回路では、トランジスタ2又は6
が導通状態から非導通状態に移行し、且つトランジスタ
4又は8が非導通状態から導通状態に移行する場合、瞬
間的にトランジスタ2、4又はトランジスタ6、8が同
時に導通状態になり、電源端子20−コモンライン間を
短絡するタイミング時間が発生するおそれがある。即
ち、これは、トランジスタ2又は6の導通状態からトラ
ンジスタ4又は8の導通状態への移行時、トランジスタ
2又は6の非導通状態への移行が遅延することが原因で
ある。In such a motor drive circuit, the transistor 2 or 6
Is switched from the conducting state to the non-conducting state, and the transistor 4 or 8 is shifted from the non-conducting state to the conducting state, the transistors 2 and 4 or the transistors 6 and 8 are simultaneously brought into the conducting state, and the power supply terminal 20 -There may be a timing time when a short circuit occurs between common lines. That is, this is because the transition of the transistor 2 or 6 to the non-conduction state is delayed when the transition of the transistor 2 or 6 from the conduction state to the conduction state of the transistor 4 or 8.
このような状態が発生すると、出力トランジスタ2、4
又はトランジスタ6、8に大電流が流れ、それらを破壊
する恐れがある。When such a situation occurs, the output transistors 2, 4
Alternatively, a large current may flow through the transistors 6 and 8 and destroy them.
そこで、従来、回転制御回路22からトランジスタ4、
8、10、12の回転切換時に加えるスイッチング制御
信号の発生タイミングをトランジスタ2、4又はトラン
ジスタ6、8が同時に導通状態が生じないようにスイッ
チング制御信号を制限したり、或いはスイッチング制御
信号を外付けのコンデンサで遅延させたりする等の方法
が取られている。Therefore, conventionally, from the rotation control circuit 22 to the transistor 4,
The generation timing of the switching control signal applied at the time of rotation switching of 8, 10 and 12 is limited so that the transistors 2 and 4 or the transistors 6 and 8 do not become conductive at the same time, or the switching control signal is externally attached. A method such as delaying with a capacitor is used.
しかしながら、スイッチング制御信号に制限を加えるこ
とは、駆動回路を半導体集積回路で構成する場合に使用
条件に制限が加わる等の不都合が生じ、外付けコンデン
サの設置は、外付け用端子(ピン)や部品点数の増加等
により、製品価格を高くする等の欠点がある。However, limiting the switching control signal causes inconveniences such as limiting the usage conditions when the drive circuit is configured by a semiconductor integrated circuit, and the external capacitor is installed by using external terminals (pins) or There are drawbacks such as an increase in product price due to an increase in the number of parts.
そこで、この発明は、交互にスイッチングするスイッチ
ングトランジスタが同時に導通状態になるのを阻止し、
スイッチングトランジスタ大電流による破壊を防止した
スイッチングトランジスタの保護回路の提供を目的とす
る。Therefore, the present invention prevents the switching transistors that are alternately switched from being turned on at the same time,
Switching transistor It is an object of the present invention to provide a protection circuit for a switching transistor, which is prevented from being damaged by a large current.
即ち、この発明のスイッチングトランジスタの保護回路
は、電源を接続すべき電源端子20と負荷18の一端子
14側との間に直列に接続されて導通時、電源側から前
記負荷18に駆動電流を流し込む第1のトランジスタ2
と、 前記電源端子20と前記負荷18の他端子16側との間
に直列に接続されて導通時、前記電源端子20側から前
記負荷18に前記駆動電流とは逆方向の駆動電流を流し
込む第2のトランジスタ6と、 前記負荷18の前記一端子14側と接地点との間に直列
に接続されて導通時、前記第2のトランジスタ6を通し
て前記負荷18に流れる駆動電流を前記接地点側に流す
第3のトランジスタ4と、 前記負荷18の前記他端子16側と接地点との間に直列
に接続されて導通時、前記第1のトランジスタ2を通し
て前記負荷18に流れる駆動電流を前記接地点側に流す
第4のトランジスタ8と、 前記電源端子20側から給電されるとともに、前記負荷
18の前記一端子14にベースが接続されて前記第1の
トランジスタ2の導通状態を検知して導通する第5のP
NP型トランジスタ28Aと、 前記電源端子20側から給電されるとともに、前記負荷
18の前記他端子16にベースが接続されて前記第2の
トランジスタ6の導通状態を検知して導通する第6のP
NP型トランジスタ28Bと、 前記第3のトランジスタ4のベースと接地点との間に接
続されて前記第5のトランジスタ28Aの導通電流をベ
ースに受けて導通し、前記第1のトランジスタ2の導通
時には前記第3のトランジスタ4を非導通状態に制御す
る第7のNPN型トランジスタ30Aと、 前記第4のトランジスタ8のベースと接地点との間に接
続されて前記第6のトランジスタ28Bの導通電流をベ
ースに受けて導通し、前記第2のトランジスタ6の導通
時には前記第4のトランジスタ8を非導通状態に制御す
る第8のNPN型トランジスタ30Bと、 を備えたことを特徴とする。That is, the protection circuit for the switching transistor of the present invention is connected in series between the power supply terminal 20 to which the power supply should be connected and the one terminal 14 side of the load 18, and when conducting, supplies a drive current from the power supply side to the load 18. First transistor 2 to be poured
And a driving current in a direction opposite to the driving current is supplied from the power supply terminal 20 side to the load 18 when connected in series between the power supply terminal 20 and the other terminal 16 side of the load 18 and conducting. 2 is connected in series between the second transistor 6 and the one terminal 14 side of the load 18 and the ground point, and when conducting, a drive current flowing to the load 18 through the second transistor 6 is transferred to the ground point side. When the third transistor 4 that flows and the other terminal 16 side of the load 18 and the ground point are connected in series and are conductive, the drive current that flows to the load 18 through the first transistor 2 is connected to the ground point. The fourth transistor 8 flowing to the side and power is supplied from the power supply terminal 20 side, and the base is connected to the one terminal 14 of the load 18 to detect the conduction state of the first transistor 2. Conducting fifth P
A sixth P that is supplied with power from the power supply terminal 20 side and has its base connected to the other terminal 16 of the load 18 to detect the conduction state of the second transistor 6 and conduct electricity.
It is connected between the NP-type transistor 28B and the base of the third transistor 4 and the ground point, and receives the conduction current of the fifth transistor 28A at its base to conduct, and when the first transistor 2 conducts. A seventh NPN transistor 30A that controls the third transistor 4 to be in a non-conducting state, and a conduction current of the sixth transistor 28B that is connected between the base of the fourth transistor 8 and a ground point. An eighth NPN transistor 30B which receives the base and conducts, and controls the fourth transistor 8 to be in a non-conducting state when the second transistor 6 is conducting.
第2図はこの発明のスイッチングトランジスタの保護回
路の実施例を示し、第1図に示すモータ駆動回路と同一
部分には同一符号を付してある。FIG. 2 shows an embodiment of a protection circuit for a switching transistor of the present invention, and the same parts as those of the motor drive circuit shown in FIG. 1 are designated by the same reference numerals.
第2図において、このモータ駆動回路には、駆動用トラ
ンジスタ10の導通状態から非導通状態へのスイッチン
グ遅れを検出し、第1及び第3のトランジスタとしての
出力トランジスタ2、4が同時に導通状態になるのを抑
止するスイッチング抑止回路26Aと、駆動用トランジ
スタ12の同様のスイッチング遅れを検出し、第2及び
第4のトランジスタとしての出力トランジスタ6、8が
同時に導通状態になるのを抑止するスイッチング抑止回
路26Bとが設置されている。In FIG. 2, in this motor drive circuit, the switching delay from the conducting state to the non-conducting state of the driving transistor 10 is detected, and the output transistors 2 and 4 as the first and third transistors are simultaneously brought into the conducting state. A switching suppression circuit 26A that suppresses the occurrence of the switching delay, and a switching suppression that detects the same switching delay of the driving transistor 12 and suppresses the output transistors 6 and 8 serving as the second and fourth transistors from being simultaneously turned on. The circuit 26B is installed.
スイッチング抑止回路26Aは、第5のトランジスタを
構成するPNP型トランジスタ28A、第7のトランジ
スタを構成するNPN型トランジスタ30A及び抵抗3
2Aで構成されている。トランジスタ28Aはトランジ
スタ10の導通状態を検出し、導通状態となる。抵抗3
2Aはトランジスタ28Aの導通状態での電流値を設定
している。また、トランジスタ30Aは、トランジスタ
28Aの導通に基づき、トランジスタ4のベース側を接
地側に短絡し、トランジスタ4のベースへのスイッチン
グ信号を抑止する。The switching suppression circuit 26A includes a PNP transistor 28A that constitutes a fifth transistor, an NPN transistor 30A that constitutes a seventh transistor, and a resistor 3.
It is composed of 2A. The transistor 28A detects the conductive state of the transistor 10 and becomes conductive. Resistance 3
2A sets the current value when the transistor 28A is in the conductive state. Further, the transistor 30A short-circuits the base side of the transistor 4 to the ground side based on the conduction of the transistor 28A, and suppresses the switching signal to the base of the transistor 4.
この実施例では、トランジスタ30Aは、そのベースが
高レベルにあるとき、導通するので、トランジスタ4の
ベースを強制的に非導通となる低レベルに保持する。In this embodiment, transistor 30A conducts when its base is at a high level, thus forcing the base of transistor 4 to remain at a low level where it is non-conductive.
スイッチング抑止回路26Bは、第6のトランジスタを
構成するPNP型トランジスタ28B、第8のトランジ
スタを構成するNPN型トランジスタ30B及び抵抗3
2Bで構成されている。トランジスタ28Bはトランジ
スタ12の導通状態を検出し、導通状態となる。抵抗3
2Bはトランジスタ28Bの導通状態での電流値を設定
している。また、トランジスタ30Bは、トランジスタ
28Bの導通に基づき、トランジスタ8のベース側を接
地側に短絡し、トランジスタ8のベースへのスイッチン
グ信号を抑止する。The switching suppression circuit 26B includes a PNP transistor 28B forming a sixth transistor, an NPN transistor 30B forming an eighth transistor, and a resistor 3.
It is composed of 2B. The transistor 28B detects the conduction state of the transistor 12 and becomes the conduction state. Resistance 3
2B sets the current value when the transistor 28B is in the conductive state. Further, the transistor 30B short-circuits the base side of the transistor 8 to the ground side based on the conduction of the transistor 28B, and suppresses the switching signal to the base of the transistor 8.
この実施例では、トランジスタ30Bは、そのベースが
高レベルにあるとき、導通するので、トランジスタ8の
ベースを強制的に非導通となる低レベルに保持する。In this embodiment, transistor 30B conducts when its base is at a high level, thus holding the base of transistor 8 at a low level, which forces it to be non-conductive.
以上のように構成したので、トランジスタ10が導通状
態にあるとき、スイッチング抑止回路26Aのトランジ
スタ28A、30Aが導通状態になるため、トランジス
タ4が非導通状態になるので、トランジスタ4が導通状
態になるには、常にトランジスタ10が非導通状態にな
っていることが必要である。即ち、トランジスタ10の
ベースが高レベルに移行しても、トランジスタ10およ
びトランジスタ2が非導通状態に移行しない間は、トラ
ンジスタ4が導通状態になることはない。従って、トラ
ンジスタ2およびトランジスタ4が、同時に導通状態に
なって短絡電流が流れるのを阻止でき、トランジスタ2
およびトランジスタ4の破壊を防止できるとともに、動
作の信頼性を高めることができる。With the above-described configuration, when the transistor 10 is in the conductive state, the transistors 28A and 30A of the switching suppression circuit 26A are in the conductive state, so that the transistor 4 is in the non-conductive state. It is necessary that the transistor 10 is always non-conductive. That is, even if the base of the transistor 10 shifts to a high level, the transistor 4 does not turn on while the transistors 10 and 2 do not turn off. Therefore, it is possible to prevent the transistor 2 and the transistor 4 from becoming conductive at the same time and to prevent the short-circuit current from flowing.
In addition, the breakdown of the transistor 4 can be prevented and the reliability of operation can be improved.
トランジスタ12が導通状態にあるとき、スイッチング
抑止回路26Bのトランジスタ28B、30Bが導通状
態になるため、トランジスタ8が非導通状態になるの
で、トランジスタ8が導通状態になるには、常にトラン
ジスタ12が非導通状態になっていることが必要であ
る。即ち、トランジスタ12のベースが高レベルに移行
しても、トランジスタ12およびトランジスタ6が非導
通状態に移行しない間は、トランジスタ8が導通状態に
なることはない。従って、トランジスタ6およびトラン
ジスタ8が同時に導通状態になって短絡電流が流れるの
を阻止でき、トランジスタ6およびトランジスタ8の破
壊を防止できるとともに、動作の信頼性を高めることが
できる。When the transistor 12 is in the conductive state, the transistors 28B and 30B of the switching suppression circuit 26B are in the conductive state, so that the transistor 8 is in the non-conductive state. Therefore, in order for the transistor 8 to be in the conductive state, the transistor 12 is always in the non-conductive state. It is necessary to be. That is, even if the base of the transistor 12 shifts to a high level, the transistor 8 does not turn on unless the transistors 12 and 6 shift to the non-conducting state. Therefore, it is possible to prevent the transistor 6 and the transistor 8 from becoming conductive at the same time and to prevent the short-circuit current from flowing, so that the transistor 6 and the transistor 8 can be prevented from being broken and the reliability of the operation can be improved.
特に、モータ駆動回路では、制御信号の制限れによる制
動遅れが防止でき、回転方向の切換えを迅速に行なえる
利点がある。Particularly, in the motor drive circuit, there is an advantage that the braking delay due to the limitation of the control signal can be prevented and the rotation direction can be switched quickly.
実験によれば、スイッチング抑止回路を設置していない
場合に数A流れていた短絡電流を数mA程度に低減できる
ことが確認された。According to the experiment, it was confirmed that the short-circuit current, which was flowing for several amperes when the switching suppression circuit was not installed, could be reduced to about several milliamperes.
また、従来のようにスイッチング制御信号を制限してい
なので、使用条件の設定等の不都合がなく、しかも、遅
延時間設定用のコンデンサを除くことができので、その
ためのピンも不要になり、回路構成の簡略化、製品価格
の低減等が実現できる。In addition, since the switching control signal is limited as in the past, there are no inconveniences such as the setting of usage conditions, and since the delay time setting capacitor can be removed, the pin for that is also unnecessary, and the circuit configuration Can be simplified and the product price can be reduced.
なお、実施例ではモータ駆動回路について説明したが、
この発明は、モータ以外の付加を駆動するスイッチング
素子について実施しても、同様の効果が期待できる。Although the motor drive circuit has been described in the embodiment,
The present invention can be expected to have the same effect even when implemented in a switching element that drives an addition other than the motor.
以上説明したように、この発明によれば、スイッチング
トランジスタを選択的に導通させるためのスイッチング
制御信号への制限や遅延等を生じさせることなく、直列
回路を成す第1及び第3のトランジスタ又は第2及び第
4のトランジスタが同時に導通して両者を介して電源が
短絡状態になるのを阻止でき、短絡時の大電流による破
壊から第1及び第3のトランジスタ又は第2及び第4の
トランジスタを保護することができる。As described above, according to the present invention, the first and third transistors forming the series circuit or the third transistor or the third transistor forming the series circuit can be formed without limiting or delaying the switching control signal for selectively turning on the switching transistor. It is possible to prevent the second and fourth transistors from conducting simultaneously and prevent the power supply from being short-circuited via both of them, and to prevent the first and third transistors or the second and fourth transistors from being destroyed by a large current at the time of short circuit. Can be protected.
第1図は従来のモータ駆動回路を示す回路図、第2図は
この発明のスイッチングトランジスタの保護回路の実施
例を示す回路図である。 2……出力トランジスタ(第1のトランジスタ) 4……出力トランジスタ(第3のトランジスタ) 6……出力トランジスタ(第2のトランジスタ) 8……出力トランジスタ(第4のトランジスタ) 18……モータ(負荷) 20……電源端子 26A、26B……スイッチング抑止回路 28A……第5のトランジスタ 28B……第6のトランジスタ 30A……第7のトランジスタ 30B……第8のトランジスタFIG. 1 is a circuit diagram showing a conventional motor drive circuit, and FIG. 2 is a circuit diagram showing an embodiment of a switching transistor protection circuit of the present invention. 2 ... Output transistor (first transistor) 4 ... Output transistor (third transistor) 6 ... Output transistor (second transistor) 8 ... Output transistor (fourth transistor) 18 ... Motor (load) ) 20 ... Power supply terminals 26A, 26B ... Switching prevention circuit 28A ... Fifth transistor 28B ... Sixth transistor 30A ... Seventh transistor 30B ... Eighth transistor
Claims (1)
の一端子14側との間に直列に接続されて導通時、電源
側から前記負荷18に駆動電流を流し込む第1のトラン
ジスタ2と、 前記電源端子20と前記負荷18の他端子16側との間
に直列に接続されて導通時、前記電源端子20側から前
記負荷18に前記駆動電流とは逆方向の駆動電流を流し
込む第2のトランジスタ6と、 前記負荷18の前記一端子14側と接地点との間に直列
に接続されて導通時、前記第2のトランジスタ6を通し
て前記負荷18に流れる駆動電流を前記接地点側に流す
第3のトランジスタ4と、 前記負荷18の前記他端子16側と接地点との間に直列
に接続されて導通時、前記第1のトランジスタ2を通し
て前記負荷18に流れる駆動電流を前記接地点側に流す
第4のトランジスタ8と、 前記電源端子20側から給電されるとともに、前記負荷
18の前記一端子14にベースが接続されて前記第1の
トランジスタ2の導通状態を検知して導通する第5のP
NP型トランジスタ28Aと、 前記電源端子20側から給電されるとともに、前記負荷
18の前記他端子16にベースが接続されて前記第2の
トランジスタ6の導通状態を検知して導通する第6のP
NP型トランジスタ28Bと、 前記第3のトランジスタ4のベースと接地点との間に接
続されて前記第5のトランジスタ28Aの導通電流をベ
ースに受けて導通し、前記第1のトランジスタ2の導通
時には前記第3のトランジスタ4を非導通状態に制御す
る第7のNPN型トランジスタ30Aと、 前記第4のトランジスタ8のベースと接地点との間に接
続されて前記第6のトランジスタ28Bの導通電流をベ
ースに受けて導通し、前記第2のトランジスタ6の導通
時には前記第4のトランジスタ8を非導通状態に制御す
る第8のNPN型トランジスタ30Bと、 を備えたことを特徴とするスイッチングトランジスタの
保護回路。1. A power supply terminal 20 to which a power supply is connected and a load 18
Of the first transistor 2 which is connected in series with the one terminal 14 side and flows a drive current from the power source side to the load 18 when conducting, and the power source terminal 20 and the other terminal 16 side of the load 18. A second transistor 6 that is connected in series between the power source terminal 20 side and a load 18 in which a drive current in a direction opposite to the drive current flows into the load 18, and is connected to the one terminal 14 side of the load 18. A third transistor 4 which is connected in series with a point and conducts a drive current flowing to the load 18 through the second transistor 6 to the ground point side when conducting, and the other terminal 16 side of the load 18 And a ground point, and a fourth transistor 8 which is connected in series between the first transistor 2 and the load 18 to flow a drive current flowing through the load 18 to the ground point side, and is fed from the power supply terminal 20 side. At the same time, a base is connected to the one terminal 14 of the load 18 to detect the conduction state of the first transistor 2 and conduct a fifth P
A sixth P that is supplied with power from the power supply terminal 20 side and has its base connected to the other terminal 16 of the load 18 to detect the conduction state of the second transistor 6 and conduct electricity.
It is connected between the NP-type transistor 28B and the base of the third transistor 4 and the ground point, and receives the conduction current of the fifth transistor 28A at its base to conduct, and when the first transistor 2 conducts. A seventh NPN transistor 30A that controls the third transistor 4 to be in a non-conducting state, and a conduction current of the sixth transistor 28B that is connected between the base of the fourth transistor 8 and a ground point. An eighth NPN transistor 30B which receives the base and conducts, and controls the fourth transistor 8 to be in a non-conducting state when the second transistor 6 is conducting; circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59041177A JPH0622322B2 (en) | 1984-03-02 | 1984-03-02 | Switching transistor protection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59041177A JPH0622322B2 (en) | 1984-03-02 | 1984-03-02 | Switching transistor protection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60185427A JPS60185427A (en) | 1985-09-20 |
| JPH0622322B2 true JPH0622322B2 (en) | 1994-03-23 |
Family
ID=12601148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59041177A Expired - Lifetime JPH0622322B2 (en) | 1984-03-02 | 1984-03-02 | Switching transistor protection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622322B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61293185A (en) * | 1985-06-20 | 1986-12-23 | Nec Corp | Driver circuit |
| JPH05184059A (en) * | 1992-01-07 | 1993-07-23 | Mitsubishi Electric Corp | Transmission power supplying device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51132753A (en) * | 1975-05-14 | 1976-11-18 | Nippon Hoso Kyokai <Nhk> | Solid-circuit device use drive-circuit |
| JPS5347898A (en) * | 1976-10-12 | 1978-04-28 | Toshiba Corp | Address classifying system for mail matters |
| JPS5640313A (en) * | 1979-09-10 | 1981-04-16 | Matsushita Electric Ind Co Ltd | Switching amplifier |
-
1984
- 1984-03-02 JP JP59041177A patent/JPH0622322B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60185427A (en) | 1985-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5298851A (en) | Multiple application voltage regulator system and method | |
| EP0369448A2 (en) | Drive circuit for use with voltage-driven semiconductor device | |
| JPH08307221A (en) | Circuit for controlling power mos gate type circuit | |
| JP3793012B2 (en) | Load drive device | |
| JPH0213115A (en) | Field effect power transistor driving circuit | |
| JPH06214666A (en) | Control-electrode disable circuit of power transistor | |
| US7724047B2 (en) | Semiconductor integrated circuit driving external FET and power supply incorporating the same | |
| US4336562A (en) | H-Switch having short to plus protection | |
| JPH0622322B2 (en) | Switching transistor protection circuit | |
| US4305106A (en) | System for short circuit protection using electronic logic in a feedback arrangement | |
| US5148092A (en) | Stepping motor driving circuit having failsafe function | |
| US7696707B2 (en) | Semiconductor integrated circuit device | |
| JPH08321756A (en) | Semiconductor element drive circuit | |
| JPH05206748A (en) | Protective circuit for field-effect transistor | |
| JP3047843B2 (en) | Overcurrent protection circuit | |
| JP3406682B2 (en) | Protection circuit | |
| JP3191661B2 (en) | Semiconductor element overload protection circuit | |
| JPS6258709A (en) | Transistor protecting circuit | |
| JPS5950712A (en) | Load shortcircuit protecting circuit | |
| JPH10107605A (en) | Overcurrent protective circuit of transistor | |
| JP2002528938A (en) | Incorrect polarity protection circuit for a power output stage having at least one high side semiconductor switch | |
| JP2729057B2 (en) | Power amplifier | |
| JPH0218712Y2 (en) | ||
| WO1999056373A1 (en) | Inrush current limiting protection circuit | |
| JPS5836197Y2 (en) | Package power supply circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |