JPH0623966B2 - データ処理システム - Google Patents
データ処理システムInfo
- Publication number
- JPH0623966B2 JPH0623966B2 JP2003650A JP365090A JPH0623966B2 JP H0623966 B2 JPH0623966 B2 JP H0623966B2 JP 2003650 A JP2003650 A JP 2003650A JP 365090 A JP365090 A JP 365090A JP H0623966 B2 JPH0623966 B2 JP H0623966B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- adapter
- processor
- status
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】 Ａ．産業上の利用分野 本発明は、データ処理システムに関し、より具体的に
は、データ処理システム内での入出力装置の通信に関す
る。
は、データ処理システム内での入出力装置の通信に関す
る。
Ｂ．従来技術 入出力装置を制御する際、プログラム・ソフトウェア
は、入出力装置またはアダプタ内で要求された動作を開
始するコマンドを出す。このコマンドは、たとえばある
動作または事象を開始、停止または取り消すことを求め
る要求である。たとえば、開始コマンドは、明示的開始
コマンドであってもよいし、装置レジスタに値をロード
することによる暗示的開始であってもよい。
は、入出力装置またはアダプタ内で要求された動作を開
始するコマンドを出す。このコマンドは、たとえばある
動作または事象を開始、停止または取り消すことを求め
る要求である。たとえば、開始コマンドは、明示的開始
コマンドであってもよいし、装置レジスタに値をロード
することによる暗示的開始であってもよい。
コマンドが出されたとき、プログラム・ソフトウェア
は、入出力装置の状態を正確に知っているとはかぎらな
い。プログラム・ソフトウェアは、状況を読み取って、
装置の状態を判定することができる。
は、入出力装置の状態を正確に知っているとはかぎらな
い。プログラム・ソフトウェアは、状況を読み取って、
装置の状態を判定することができる。
しかし、外部非同期事象が入出力装置の状態を変更でき
る場合、その状況は、その状況が送られた瞬間の状態を
反映するにすぎない。それは、コマンドが出される未来
の時点の状態を示さない。したがって、コマンドが出さ
れたとき、装置には多少の不確定性がある。
る場合、その状況は、その状況が送られた瞬間の状態を
反映するにすぎない。それは、コマンドが出される未来
の時点の状態を示さない。したがって、コマンドが出さ
れたとき、装置には多少の不確定性がある。
不確定性の問題を回避する１つの方法は、現在の状態が
出された特定のコマンドの受入れ及び実行を許すかどう
かを判定する能力のある知能を含む、入出力装置アダプ
タを設計することである。この判定及び実行の開始は、
１つの原子的時点で行なわなければならない。当面の問
題は、コマンドが受け入れられ実行が開始されたか、あ
るいはコマンドが拒否され動作が打ち切られたかを判定
することである。以後の動作で状況を読み取ると、その
時点の状態を知ることができるが、それができるのは、
そのシステムの動作の少し後の時点である。
出された特定のコマンドの受入れ及び実行を許すかどう
かを判定する能力のある知能を含む、入出力装置アダプ
タを設計することである。この判定及び実行の開始は、
１つの原子的時点で行なわなければならない。当面の問
題は、コマンドが受け入れられ実行が開始されたか、あ
るいはコマンドが拒否され動作が打ち切られたかを判定
することである。以後の動作で状況を読み取ると、その
時点の状態を知ることができるが、それができるのは、
そのシステムの動作の少し後の時点である。
この問題は、以前にＩＢＭシステム３６０で、Ｓｔａｒ
ｔ Ｉ／Ｏコマンドの成功または失敗をソフトウェアに
知らせる条件コードの形でフィードバックを提供するア
ーキテクチャを使って、取り組まれた。その条件コード
は、コマンドが出された後のアダプタの状態を反映する
ものであった。この場合、条件コードは通信チャネルに
よって生成され、実際の入出力装置がとった動作を反映
しなかった。
ｔ Ｉ／Ｏコマンドの成功または失敗をソフトウェアに
知らせる条件コードの形でフィードバックを提供するア
ーキテクチャを使って、取り組まれた。その条件コード
は、コマンドが出された後のアダプタの状態を反映する
ものであった。この場合、条件コードは通信チャネルに
よって生成され、実際の入出力装置がとった動作を反映
しなかった。
ＩＢＭシステム３７０−ＸＡのアーキテクチャでは、別
のコマンド“Ｓｔｏｒｅ ｓｕｂｃｈａｎｎｅｌ”及び
“Ｔｅｓｔ Ｓｕｂｃｈａｎｎｅｌ”が定義された。こ
れらのコマンドは、サブチャネルの状況を読み取り、そ
の状況を主記憶装置に入力するものであった。Ｔｅｓｔ
Ｓｕｂｃｈａｎｎｅｌコマンドはまた、保留中の割込
みがあるとき、そのサブチャネルをリセットした。しか
し、どちらのコマンドも、そのチャネル内で動作または
トランザクションを開始しなかった。
のコマンド“Ｓｔｏｒｅ ｓｕｂｃｈａｎｎｅｌ”及び
“Ｔｅｓｔ Ｓｕｂｃｈａｎｎｅｌ”が定義された。こ
れらのコマンドは、サブチャネルの状況を読み取り、そ
の状況を主記憶装置に入力するものであった。Ｔｅｓｔ
Ｓｕｂｃｈａｎｎｅｌコマンドはまた、保留中の割込
みがあるとき、そのサブチャネルをリセットした。しか
し、どちらのコマンドも、そのチャネル内で動作または
トランザクションを開始しなかった。
今日のほとんどのシステムでは、システム・プロセッサ
内で実行されるソフトウェア・プログラムは、入出力ア
ダプタときわめて緊密に結合している。一般的に、入出
力アダプタは、プロセッサのメモリ・アドレス空間にマ
ップされている（すなわち、メモリ・マップ化入出
力）。したがって、ＬＯＡＤ命令及びＳＴＯＲＥ命令を
使って、メモリ及び入出力アダプタの両方を参照する。
ＬＯＡＤ命令及びＳＴＯＲＥ命令の実行によって生成さ
れる有効アドレスによって、どの機能が参照されたか
（メモリ、またはどのアダプタか、さらにはそのアダプ
タ内のどのレジスタか）が決定される。ＬＯＡＤ命令ま
たはＳＴＯＲＥ命令が入出力アダプタに送られるとき
は、データがプロセッサの汎用レジスタとそのアダプタ
内の選択されたレジスタとの間で転送される。この形の
入出力制御は、一般にプログラム入出力すなわちＰＩＯ
と呼ばれる。
内で実行されるソフトウェア・プログラムは、入出力ア
ダプタときわめて緊密に結合している。一般的に、入出
力アダプタは、プロセッサのメモリ・アドレス空間にマ
ップされている（すなわち、メモリ・マップ化入出
力）。したがって、ＬＯＡＤ命令及びＳＴＯＲＥ命令を
使って、メモリ及び入出力アダプタの両方を参照する。
ＬＯＡＤ命令及びＳＴＯＲＥ命令の実行によって生成さ
れる有効アドレスによって、どの機能が参照されたか
（メモリ、またはどのアダプタか、さらにはそのアダプ
タ内のどのレジスタか）が決定される。ＬＯＡＤ命令ま
たはＳＴＯＲＥ命令が入出力アダプタに送られるとき
は、データがプロセッサの汎用レジスタとそのアダプタ
内の選択されたレジスタとの間で転送される。この形の
入出力制御は、一般にプログラム入出力すなわちＰＩＯ
と呼ばれる。
ＩＢＭ Technical Disclosure BulIetin、Ｖｏｌ．１
５、Ｎｏ．４（１９７２年９月）、ｐｐ．１２３２−１
２３３所載の論文「チャネル開始サブシステム診断（Ch
annel Initiated Subsystem Diagnostics）」は、チャ
ネル・コマンドを出す典型的かつ通常の方法を開示して
いる。この開示では、診断テスト・コマンドが、チャネ
ルを介して送られ、指定されたテストの終りに状況が提
供される。
５、Ｎｏ．４（１９７２年９月）、ｐｐ．１２３２−１
２３３所載の論文「チャネル開始サブシステム診断（Ch
annel Initiated Subsystem Diagnostics）」は、チャ
ネル・コマンドを出す典型的かつ通常の方法を開示して
いる。この開示では、診断テスト・コマンドが、チャネ
ルを介して送られ、指定されたテストの終りに状況が提
供される。
ＩＢＭ Technical Disclosure BulIetin、Ｖｏｌ．３
０、Ｎｏ．１１（１９８８年４月）、ｐｐ．２８−３１
所載の論文「ＳＰＤ入出力バス動作テスト・プロトコル
（ＳＰＤ Ｉ／Ｏ Bus Operation Testing protoco
l）」も、テストを開始するためのプロトコルを開示し
ている。バス動作要求メッセージが送られ、バス動作機
能ブロックが読み取られた後、テストする装置の初期状
況を示す状況がホスト・プロセッサに戻される。
０、Ｎｏ．１１（１９８８年４月）、ｐｐ．２８−３１
所載の論文「ＳＰＤ入出力バス動作テスト・プロトコル
（ＳＰＤ Ｉ／Ｏ Bus Operation Testing protoco
l）」も、テストを開始するためのプロトコルを開示し
ている。バス動作要求メッセージが送られ、バス動作機
能ブロックが読み取られた後、テストする装置の初期状
況を示す状況がホスト・プロセッサに戻される。
Ｃ．発明の要旨 本発明によれば、第１の通信チャネル上に通信コマンド
を出すプロセッサを含むデータ処理システムが提供され
る。周辺装置が、第１の通信チャネル及び非同期的に動
作する第２の通信チャネルに接続されている。周辺装置
は、プロセッサからのコマンドによって指定される通信
動作を実行し、また第２の通信チャネルを介する他の装
置との通信に応答する。周辺装置は、コントローラを含
んでおり、コントローラは、周辺装置にコマンドが出さ
れるのに応答して、プロセッサに状況ワードを供給す
る。状況ワードは、周辺装置が、出されたコマンドで指
定される動作を開始するときのその周辺装置の状況条件
を示す。
を出すプロセッサを含むデータ処理システムが提供され
る。周辺装置が、第１の通信チャネル及び非同期的に動
作する第２の通信チャネルに接続されている。周辺装置
は、プロセッサからのコマンドによって指定される通信
動作を実行し、また第２の通信チャネルを介する他の装
置との通信に応答する。周辺装置は、コントローラを含
んでおり、コントローラは、周辺装置にコマンドが出さ
れるのに応答して、プロセッサに状況ワードを供給す
る。状況ワードは、周辺装置が、出されたコマンドで指
定される動作を開始するときのその周辺装置の状況条件
を示す。
Ｄ．実施例 本発明は、非同期式に複数の装置と通信している外部の
周辺装置と通信するためのメカニズムを提供する。第１
図は、第１の通信チャネル４を介していくつかの入出力
アダプタ５、６、７に接続されたシステム・プロセッサ
２を示す構成図である。入出力アダプタ５、６、７は、
通信リンク（または第２の通信チャネル）８に、そこか
らさらに他の装置に接続できる。
周辺装置と通信するためのメカニズムを提供する。第１
図は、第１の通信チャネル４を介していくつかの入出力
アダプタ５、６、７に接続されたシステム・プロセッサ
２を示す構成図である。入出力アダプタ５、６、７は、
通信リンク（または第２の通信チャネル）８に、そこか
らさらに他の装置に接続できる。
第２Ａ図は、入出力開始コマンドの形式を示す図であ
る。システム・プロセッサに対しては、このコマンド
は、有効なアドレスをもつＬＯＡＤコマンドであるかの
ように動作する。この有効アドレスは３２ビット・アド
レスで、その中の第１部分には入出力アダプタ・アドレ
スが入り、第２部分にはその入出力装置内のコマンドま
たはレジスタの名前が入っている。この入出力開始コマ
ンドが通信バス４を介して入出力アダプタ（５など）に
供給されると、その入出力アダプタは、アダプタ状況を
含む、第２Ｂ図に示す形式のデータを戻す。好ましい実
施例では、アダプタ状況は、現在のチャネル状態、受け
取ったコマンドが拒否されたかどうか、保留中のエラー
状態、及び第２のチャネルの動作状況を表す状態などの
情報を含む。
る。システム・プロセッサに対しては、このコマンド
は、有効なアドレスをもつＬＯＡＤコマンドであるかの
ように動作する。この有効アドレスは３２ビット・アド
レスで、その中の第１部分には入出力アダプタ・アドレ
スが入り、第２部分にはその入出力装置内のコマンドま
たはレジスタの名前が入っている。この入出力開始コマ
ンドが通信バス４を介して入出力アダプタ（５など）に
供給されると、その入出力アダプタは、アダプタ状況を
含む、第２Ｂ図に示す形式のデータを戻す。好ましい実
施例では、アダプタ状況は、現在のチャネル状態、受け
取ったコマンドが拒否されたかどうか、保留中のエラー
状態、及び第２のチャネルの動作状況を表す状態などの
情報を含む。
第３図は、入出力開始コマンドの発行によるプロセッサ
２及びアダプタ５の動作を示す流れ図である。プロセッ
サ２はＬＯＡＤコマンドを実行する。このコマンドは、
その有効アドレスを伴う場合、入出力開始コマンドとし
て動作する。このコマンドは、通信チャネル４を通って
入出力アダプタ５へ出される。このコマンドを受け取る
と、入出力アダプタ５は、ステップ１６でそのコマンド
を復号する。ステップ１０で、入出力アダプタはその時
のアダプタの動作状態を評価して、そのコマンドを拒否
しステップ１１でそれに応じて状況を設定するか、ある
いはそのコマンドを受理しステップ２０でそれに応じて
状況を設定する。コマンドが拒否された場合は、ステッ
プ１２でアダプタ５はその状況をプロセッサに戻す。コ
マンドが受理された場合は、ステップ１２でアダプタ５
はその状況をプロセッサに戻し、同時にステップ２１
で、このコマンドに応じたメッセージの伝送を開始す
る。その状況を通信チャネル４を介して受信すると、プ
ロセッサ２は次にステップ１８へ進み、その状況情報か
らコマンドが実行されたかどうかを判定する。
２及びアダプタ５の動作を示す流れ図である。プロセッ
サ２はＬＯＡＤコマンドを実行する。このコマンドは、
その有効アドレスを伴う場合、入出力開始コマンドとし
て動作する。このコマンドは、通信チャネル４を通って
入出力アダプタ５へ出される。このコマンドを受け取る
と、入出力アダプタ５は、ステップ１６でそのコマンド
を復号する。ステップ１０で、入出力アダプタはその時
のアダプタの動作状態を評価して、そのコマンドを拒否
しステップ１１でそれに応じて状況を設定するか、ある
いはそのコマンドを受理しステップ２０でそれに応じて
状況を設定する。コマンドが拒否された場合は、ステッ
プ１２でアダプタ５はその状況をプロセッサに戻す。コ
マンドが受理された場合は、ステップ１２でアダプタ５
はその状況をプロセッサに戻し、同時にステップ２１
で、このコマンドに応じたメッセージの伝送を開始す
る。その状況を通信チャネル４を介して受信すると、プ
ロセッサ２は次にステップ１８へ進み、その状況情報か
らコマンドが実行されたかどうかを判定する。
第４図は、通信リンク３６、３８、４０と相互接続して
いる３つのシステム３０、３２、３４を含むネットワー
ク構造を簡単に示した構造図である。システム３０など
の各システムは、プロセッサ２などのプロセッサ、通信
チャネル４、及び５などの少なくとも１つの入出力アダ
プタを含んでいる。入出力アダプタは、３６、３８、４
０などの通信リンクを介して通信を行なう。
いる３つのシステム３０、３２、３４を含むネットワー
ク構造を簡単に示した構造図である。システム３０など
の各システムは、プロセッサ２などのプロセッサ、通信
チャネル４、及び５などの少なくとも１つの入出力アダ
プタを含んでいる。入出力アダプタは、３６、３８、４
０などの通信リンクを介して通信を行なう。
第５図は、通信リンクを介するこのような通信を示すネ
ットワーク・データ交換の流れ図である。第５図では、
システムＡ３０がコマンドを受け取って、システムＢ３
２にフレームＸを供給する。すなわちシステムＡ３０の
アダプタが、システムＡ３０のプロセッサから入出力開
始コマンドを受け取り、フレームＸの転送を開始する。
そしてシステムＡ３０のアダプタは、フレームＸを転送
開始したのち、その状況、すなわちフレームＸが開始さ
れたという状況をシステムＡ３０のプロセッサに通知す
る。フレームＸの受信に応えて、システムＢ３２は、フ
レームＹをシステムＡ３０に戻す。
ットワーク・データ交換の流れ図である。第５図では、
システムＡ３０がコマンドを受け取って、システムＢ３
２にフレームＸを供給する。すなわちシステムＡ３０の
アダプタが、システムＡ３０のプロセッサから入出力開
始コマンドを受け取り、フレームＸの転送を開始する。
そしてシステムＡ３０のアダプタは、フレームＸを転送
開始したのち、その状況、すなわちフレームＸが開始さ
れたという状況をシステムＡ３０のプロセッサに通知す
る。フレームＸの受信に応えて、システムＢ３２は、フ
レームＹをシステムＡ３０に戻す。
第６図は、入出力開始コマンドがシステムＡ３０の入出
力アダプタに与えられてフレームＸが伝送されるとき
の、異常ネットワーク・データ交換を示している。この
例でも入出力アダプタは、入出力開始コマンドを受け取
った後、入出力開始コマンドが受け入れられ、フレーム
Ｘが伝送され始めたことを示す状況を戻す。この例で
は、フレームＸに応答して期待されるフレームＹが、シ
ステムＢ３２から伝送されることはない。というのは、
システムＢ３２が、そのプロセッサからの入出力コマン
ドに応えてフレームＺの転送を開始したからである。
（システムＢ３２のアダプタはフレームＺの転送を開始
したという状況を保持しており、このような状況のもと
でシステムＢ３２がシステムＡ３０からのフレームＸに
応じて対応するフレームＹを戻すことはない。異なるデ
ータ転送が１つのチャネルに同時になされることはな
い。）システムＡ３０はフレームＺを検出するが、期待
されるフレームＹを検出せず、たとえば、その動作を打
ち切る。
力アダプタに与えられてフレームＸが伝送されるとき
の、異常ネットワーク・データ交換を示している。この
例でも入出力アダプタは、入出力開始コマンドを受け取
った後、入出力開始コマンドが受け入れられ、フレーム
Ｘが伝送され始めたことを示す状況を戻す。この例で
は、フレームＸに応答して期待されるフレームＹが、シ
ステムＢ３２から伝送されることはない。というのは、
システムＢ３２が、そのプロセッサからの入出力コマン
ドに応えてフレームＺの転送を開始したからである。
（システムＢ３２のアダプタはフレームＺの転送を開始
したという状況を保持しており、このような状況のもと
でシステムＢ３２がシステムＡ３０からのフレームＸに
応じて対応するフレームＹを戻すことはない。異なるデ
ータ転送が１つのチャネルに同時になされることはな
い。）システムＡ３０はフレームＺを検出するが、期待
されるフレームＹを検出せず、たとえば、その動作を打
ち切る。
第７図は、フレームＺがシステムＢ３２からシステムＡ
３０に伝送されたときのネットワーク・データ交換の流
れを示している。正常な状況では、システム３０の入出
力アダプタは、それに応答してフレームをシステムＢ３
２に戻す。しかし、この場合には、開始コマンドは、ち
ょうどフレームＺの伝送完了時に受信される。システム
Ａ３０の入出力アダプタの内部では、入出力アダプタが
フレームＺの伝送に応答することが期待されているの
で、入出力開始コマンドは拒否され、要求されたフレー
ムＸの伝送は行なわれない。（第３図のステップ１０参
照）しかし、入出力アダプタから戻された状況は、この
要求の拒否を反映することになる。
３０に伝送されたときのネットワーク・データ交換の流
れを示している。正常な状況では、システム３０の入出
力アダプタは、それに応答してフレームをシステムＢ３
２に戻す。しかし、この場合には、開始コマンドは、ち
ょうどフレームＺの伝送完了時に受信される。システム
Ａ３０の入出力アダプタの内部では、入出力アダプタが
フレームＺの伝送に応答することが期待されているの
で、入出力開始コマンドは拒否され、要求されたフレー
ムＸの伝送は行なわれない。（第３図のステップ１０参
照）しかし、入出力アダプタから戻された状況は、この
要求の拒否を反映することになる。
すなわちフレームＺを受信したという状況が、システム
Ａ３０のプロセッサに通知され、これにより間接的にフ
レームＸの開始コマンドの拒否が通知されたことになる
（第３図のステップ１１、１２、１８参照）。なぜなら
フレームＺの受領とフレームＸの転送とが同時に行われ
ることはありえず、フレームＺが受領されたことは、フ
レームＸの転送の開始コマンドが拒否されたとと同意義
であるからである。
Ａ３０のプロセッサに通知され、これにより間接的にフ
レームＸの開始コマンドの拒否が通知されたことになる
（第３図のステップ１１、１２、１８参照）。なぜなら
フレームＺの受領とフレームＸの転送とが同時に行われ
ることはありえず、フレームＺが受領されたことは、フ
レームＸの転送の開始コマンドが拒否されたとと同意義
であるからである。
本発明によって提供される主な利点は、当業者には明ら
かなように、状況情報が速やかにプロセッサに供給され
て、プロセッサが、入出力アダプタによって開始コマン
ドを実行するかどうかを速やかに決定できることであ
る。この情報は、コマンドが受信されたとき、入出力ア
ダプタの状態に関して混乱や不確定性が生じないような
形で提供される。
かなように、状況情報が速やかにプロセッサに供給され
て、プロセッサが、入出力アダプタによって開始コマン
ドを実行するかどうかを速やかに決定できることであ
る。この情報は、コマンドが受信されたとき、入出力ア
ダプタの状態に関して混乱や不確定性が生じないような
形で提供される。
第１図は、いくつかの入出力アダプタに接続されたシス
テム・プロセッサを示すブロック図である。 第２Ａ図は、入出力開始コマンドの内容を示す図であ
る。 第２Ｂ図は、入出力開始コマンドに応答して供給される
データを示す図である。 第３図は、入出力開始コマンドが伝送されるときにプロ
セッサとアダプタとの間で起きる情報の流れを示す図で
ある。 第４図は、各ネットワークがプロセッサと入出力アダプ
タを含み、入出力アダプタは通信リンクを介して他のシ
ステムと相互接続しているネットワーク構造を示す構成
図である。 第５図は、正常交換の場合のネットワーク・データ交換
の流れを示す図である。 第６図は、２つのシステムが同時に通信しようとしてい
る異常交換の場合のネットワーク・データ交換の流れを
示す図である。 第７図は、システム入出力アダプタが、チャネル・リン
ク上で通信を受信したあと、入出力開始コマンドを受け
取るときのネットワーク・データ交換の流れを示す図で
ある。 ２……システムプロセッサ、４……通信チャネル、５、
６、７……入出力アダプタ、８……通信リンク。
テム・プロセッサを示すブロック図である。 第２Ａ図は、入出力開始コマンドの内容を示す図であ
る。 第２Ｂ図は、入出力開始コマンドに応答して供給される
データを示す図である。 第３図は、入出力開始コマンドが伝送されるときにプロ
セッサとアダプタとの間で起きる情報の流れを示す図で
ある。 第４図は、各ネットワークがプロセッサと入出力アダプ
タを含み、入出力アダプタは通信リンクを介して他のシ
ステムと相互接続しているネットワーク構造を示す構成
図である。 第５図は、正常交換の場合のネットワーク・データ交換
の流れを示す図である。 第６図は、２つのシステムが同時に通信しようとしてい
る異常交換の場合のネットワーク・データ交換の流れを
示す図である。 第７図は、システム入出力アダプタが、チャネル・リン
ク上で通信を受信したあと、入出力開始コマンドを受け
取るときのネットワーク・データ交換の流れを示す図で
ある。 ２……システムプロセッサ、４……通信チャネル、５、
６、７……入出力アダプタ、８……通信リンク。
Claims (1)
- 【請求項１】第１通信チャネル上に通信コマンドを送出
するプロセッサ手段と、 上記第１通信チャネル及び上記第１通信チャネルに対し
て非同期的に動作する第２通信チャネルに接続された、
上記プロセッサ手段からのコマンドによって指定された
通信動作を実行し、かつ上記第２通信チャネルを介する
通信に応答するための周辺手段を含み、 上記周辺手段は、上記プロセッサ手段によって、上記周
辺手段に出されたコマンドに応答して状況ワードを上記
プロセッサ手段に供給するための制御手段を含み、 上記プロセッサに供給される状況ワードは、上記周辺手
段に出されたコマンドによって指定された動作を上記周
辺手段が開始するときの、上記周辺手段の状況状態、ま
たは上記コマンドが拒否されたときの、上記周辺手段の
状況状態を示すことを特徴とするデータ処理システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US29778089A | 1989-01-13 | 1989-01-13 | |
| US297780 | 1989-01-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02230450A JPH02230450A (ja) | 1990-09-12 |
| JPH0623966B2 true JPH0623966B2 (ja) | 1994-03-30 |
Family
ID=23147712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003650A Expired - Lifetime JPH0623966B2 (ja) | 1989-01-13 | 1990-01-12 | データ処理システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5444854A (ja) |
| EP (1) | EP0378398B1 (ja) |
| JP (1) | JPH0623966B2 (ja) |
| DE (1) | DE69027868T2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5647056A (en) * | 1992-11-18 | 1997-07-08 | Canon Information Systems, Inc. | Method and apparatus for managing access to a networked peripheral |
| US5860022A (en) * | 1994-07-26 | 1999-01-12 | Hitachi, Ltd. | Computer system and method of issuing input/output commands therefrom |
| US5715475A (en) * | 1994-12-29 | 1998-02-03 | Intel Corporation | Topological identification and initialization of a system for processing video information |
| US9282023B2 (en) * | 2014-04-17 | 2016-03-08 | Moxa Inc. | Resistance arranging system and method based on RS-485 network |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3488633A (en) * | 1964-04-06 | 1970-01-06 | Ibm | Automatic channel apparatus |
| US3833930A (en) * | 1973-01-12 | 1974-09-03 | Burroughs Corp | Input/output system for a microprogram digital computer |
| US4228496A (en) * | 1976-09-07 | 1980-10-14 | Tandem Computers Incorporated | Multiprocessor system |
| US4604693A (en) * | 1981-07-31 | 1986-08-05 | Norand Corporation | System and method for communication between nodes of a closed loop local communication path |
| US4514823A (en) * | 1982-01-15 | 1985-04-30 | International Business Machines Corporation | Apparatus and method for extending a parallel channel to a serial I/O device |
| US4631666A (en) * | 1982-10-25 | 1986-12-23 | Burroughs Corporation | Data transfer network for variable protocol management |
| US4593375A (en) * | 1983-05-16 | 1986-06-03 | Data General Corporation | Read-write processor with internal diagnostic data path |
| JPS6020258A (ja) * | 1983-07-15 | 1985-02-01 | Nec Corp | 入出力命令変換方式 |
| GB8329509D0 (en) * | 1983-11-04 | 1983-12-07 | Inmos Ltd | Computer |
| US4807109A (en) * | 1983-11-25 | 1989-02-21 | Intel Corporation | High speed synchronous/asynchronous local bus and data transfer method |
| US4821174A (en) * | 1984-03-20 | 1989-04-11 | Westinghouse Electric Corp. | Signal processing system including a bus control module |
| CA1247248A (en) * | 1984-12-07 | 1988-12-20 | Shouki Yoshida | Transfer control equipment |
| US4751634A (en) * | 1985-06-14 | 1988-06-14 | International Business Machines Corporation | Multiple port communications adapter apparatus |
| US4888684A (en) * | 1986-03-28 | 1989-12-19 | Tandem Computers Incorporated | Multiprocessor bus protocol |
| US4876664A (en) * | 1987-08-26 | 1989-10-24 | Allen-Bradley Company, Inc. | Programmable controller with a dual intermodule message system |
| US4885684A (en) * | 1987-12-07 | 1989-12-05 | International Business Machines Corporation | Method for compiling a master task definition data set for defining the logical data flow of a distributed processing network |
-
1990
- 1990-01-10 EP EP90300292A patent/EP0378398B1/en not_active Expired - Lifetime
- 1990-01-10 DE DE69027868T patent/DE69027868T2/de not_active Expired - Fee Related
- 1990-01-12 JP JP2003650A patent/JPH0623966B2/ja not_active Expired - Lifetime
-
1992
- 1992-03-06 US US07/849,643 patent/US5444854A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69027868D1 (de) | 1996-08-29 |
| EP0378398B1 (en) | 1996-07-24 |
| JPH02230450A (ja) | 1990-09-12 |
| US5444854A (en) | 1995-08-22 |
| DE69027868T2 (de) | 1997-02-06 |
| EP0378398A2 (en) | 1990-07-18 |
| EP0378398A3 (en) | 1991-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5935205A (en) | Computer system having a plurality of computers each providing a shared storage access processing mechanism for controlling local/remote access to shared storage devices | |
| KR100456180B1 (ko) | 주변 기기 및 그 제어 방법 | |
| US5170472A (en) | Dynamically changing a system i/o configuration definition | |
| US5165022A (en) | Channel and control unit having a first I/O program protocol for communication with a main processor and a second universal I/O program protocol for communication with a plurality of I/O adapters | |
| US5410650A (en) | Message control system for data communication system | |
| US5392425A (en) | Channel-initiated retry and unit check for peripheral devices | |
| EP0504414B1 (en) | Message control system in a data communication system | |
| JPH0623966B2 (ja) | データ処理システム | |
| US5140593A (en) | Method of checking test program in duplex processing apparatus | |
| JP2877095B2 (ja) | マルチプロセッサシステム | |
| US6049840A (en) | System for providing an interrogating host with information including start-up processing status of a peripheral device stored in storing means | |
| JP3348300B2 (ja) | チャネルおよびアダプタ | |
| JPS5899833A (ja) | 文章作成通信端末装置 | |
| JPS6239789B2 (ja) | ||
| JPH05274141A (ja) | プログラムローディング方式 | |
| JPH07306800A (ja) | デバッグ方式 | |
| JPH0756842A (ja) | チャネルサブシステム | |
| JPH0511339B2 (ja) | ||
| JP2630207B2 (ja) | ジョブ監視システム | |
| JP2848442B2 (ja) | 任意メッセージデータ判別方式 | |
| JPH071793A (ja) | 印刷装置 | |
| JPS597971B2 (ja) | 入出力装置の制御方式 | |
| JPS61165160A (ja) | バス制御方式 | |
| JPH02730B2 (ja) | ||
| JPH02188863A (ja) | マルチプロセッサシステム |