Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0623969B2 - ノードがバスへのアクセス権を得るようにする装置及び方法 - Google Patents
[go: Go Back, main page]

JPH0623969B2 - ノードがバスへのアクセス権を得るようにする装置及び方法 - Google Patents

ノードがバスへのアクセス権を得るようにする装置及び方法

Info

Publication number
JPH0623969B2
JPH0623969B2 JP63504142A JP50414288A JPH0623969B2 JP H0623969 B2 JPH0623969 B2 JP H0623969B2 JP 63504142 A JP63504142 A JP 63504142A JP 50414288 A JP50414288 A JP 50414288A JP H0623969 B2 JPH0623969 B2 JP H0623969B2
Authority
JP
Japan
Prior art keywords
bus
node
cycle
commander
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63504142A
Other languages
English (en)
Other versions
JPH01502627A (ja
Inventor
ダーレル ディー ドナルドソン
リチャード ビー ジュニア ジレット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of JPH01502627A publication Critical patent/JPH01502627A/ja
Publication of JPH0623969B2 publication Critical patent/JPH0623969B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Multi Processors (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

【発明の詳細な説明】 発明の分野 本発明は、コンピュータシステムにおいてバスへのアク
セスを仲裁するための方法及び構造に関する。
発明の背景 コンピュータシステムは、種々なタスクを行うためにプ
ロセッサや、メモリや、入出力装置の如き多数の別々の
リソースを含んでいる。コンピュータシステムの動作
中、そのコンピュータシステムにおける異なるリソース
の間でコマンド及び/又はデータを転送することがしば
しば必要である。典型的には、多重ノードネットワーク
において多数のリソース又はノードの間にメッセージを
転送するのにシステムバスが設けられる。
リソースの間にメッセージを転送するために共通のシス
テムバスを有効に利用するためには、リソースの各々に
よるバスへのアクセスを注意深く制御しなければならな
い。特に、システムバスへメッセージを転送することが
できるのは、一度に1つのリソースのみである。例え
ば、ある特定のバスサイクル中に読出しコマンドを送り
出す用意ができるのは1つのリソースであり、同時に
は、別のリソースは、書込みコマンド及び書込みデータ
を伝送するためにいくつかのバスサイクルにてバスへア
クセスしうる用意ができるだけである。
それ故に、共通のバスに結合された多数のノードを含む
あらゆるコンピュータシステムにおいて、どのノードが
バスへのアクセスを行なうことができるのかを決定する
のに、ある形の仲裁が行われねばならない。バスシステ
ムリソースの各々に中央アービタが結合され、この中央
アービタは、所定のバスサイクル中にどのリソースがバ
スへのアクセスを許されているかを決定しうる。この種
の中央アービタは、各リソースが別のリソースへメッセ
ージを伝送するためバスへのアクセスを得る用意ができ
る時に、各リソースから別々のバス要求を受信する。多
数のバス要求に応答して、中央アービタは、各要求に割
り当てられた優先順位に従って所定の仕方で要求ノード
の1つに対してのみバス許可を送る。
バス要求信号を使用すると、バス及びシステムリソース
をより効率良く利用できるようになる。バスアクセス
は、そのリソースがバスへのそのリソースによってメッ
セージを伝送する必要のあるオペレーションを実行して
いるときにのみ、ノードに対して許可される。
不都合なことに、リソースからバスへの転送のある種の
ものは、単一のバスサイクル内では完了させることがで
きない。例えば、書込み転送では、リソースは、1つよ
り多いバスサイクルに亘ってバスへのアクセスを許され
る必要がある。書込み転送の最初のバスサイクル(コマ
ンドサイクル)中にバスへ転送されるメッセージは、書
込みコマンドである。次に続くバスサイクル中に、書込
みデータがバスへ転送される。
このような多重サイクル転送を行なえるようにするため
に、多重サイクル転送動作を行なうリソースが中央アー
ビタへアクティベートされた延長バスサイクル信号を伝
送せねばならないような仲裁方法が使用される。中央ア
ービタは、選択されたノードに対してバス許可を発生す
る前に、アクティベートされた延長バスサイクル信号を
受けたか否かを決定する。これらのシステムでは、バス
許可の発生は、中央アービタがアクティベートされた延
長バスサイクル信号を処理する間、遅延される。もし、
延長バスサイクル信号がアクティベートされるならば、
中央アービタは、前のバスサイクル中バスにアクセスし
ていた同じリソースへバス許可を伝送する。
このような仲裁方法を使用するシステムには、ある重大
な欠点がある。コンピュータシステムにおけるリソース
は、中央アービタからのバス許可があることにのみ基づ
いてバスへのアクセスを得る。従って、システムの性能
及び共通バスの有効利用は、バス許可が選択されたリソ
ースへ伝送される速度に依存している。しかし、このよ
うな仲裁方法では、比較的に長いバスサイクル時間が必
要である。何故ならば、アービタは、延長バスサイクル
信号の受信を持ってからでなければ、新しい許可を発生
できないからである。単一ワイヤドオア延長バスサイク
ル信号を使用するシステムの場合には、このために、許
可を得るのが遅れてしまうであろう。
しかしながら、バスの前の所有者が次のサイクルもその
所有を維持するべきかをアービタが決定しうる速度を増
大するために、リソースから中央アービタへの付加的な
延長バスサイクルラインを設けることによってこの問題
を解決することは望ましくない。このような解決方法で
は、各リソースからアービタへの別の相互接続を与える
ためにパックプレーンにいくつかのピンを付加する必要
があり、このようなピンは、手に入らないかもしれない
のである。
本発明の目的は、仲裁時間を減らすことによってシステ
ムバスサイクル時間を減じてシステム性能を改善するこ
とである。
本発明の別の目的は、このように仲裁時間の削減を、バ
ックプレーンに1つの延長バスサイクルラインを設ける
だけで行なうことである。
本発明の更に別の目的は、いくつかのリソースからのバ
ス要求の間を仲裁して、バスへのアクセスについて競合
しているリソースからの付加的信号を処理するためにア
ービタによる選択を遅らせることなく、どのリソースが
選択されたかを中央アービタに条件付指示させることで
ある。
本発明の付加的な目的及び効果は、以下の説明にあり、
また、その説明から明らかであり、また、本発明を実施
することによって分ろう。本発明のこれらの目的及び効
果は、本請求の範囲に特定された構成及び組み合わせに
よって実現され達成されるであろう。
発明の要旨 本発明の目的を達成するため、本発明によれば、ここに
具体化され広く説明されるように、バスに結合されるノ
ードが設けられ、そのバスは、複数の他のノードにも結
合されていて、バスの1つ又はそれ以上のサイクル中に
メッセージが転送されるようにする。そのノードは、メ
ッセージがそのノードからバスへ転送されるべきときに
バス要求を発生するためのバス要求手段と、メッセージ
を転送するのに1つより多いバスサイクルを必要とする
時にそのノードに対する延長要求を発生し且つ続くバス
サイクル中延長要求を維持するための延長要求手段と、
該延長要求手段に結合されそのノードが送信側となる時
である初期アクセスサイクル中にアクティベートし、且
つそのノードが送信側である時の続くバスサイクル中ア
クティベートされた状態を維持する延長サイクル手段と
を備えており、延長バスサイクル信号のアクティベーシ
ョン及び維持は、そのノードに対する延長要求が存在す
るときに行なわれ、更に、そのノードは、延長サイクル
手段に結合されバス要求に応答して受信される条件付バ
ス許可に応答して、その他のノードから受信される延長
バスサイクル信号がどれもアクティベートされていない
ときにそのノードにシステムバス駆動可能化信号レベル
を発生し且つそのノードに対する延長バスサイクル信号
がアクティベートされている間システムバス駆動可能化
信号を維持するバスアクセス手段とを備える。
本明細書に組み込まれ且つ本明細書の一部を構成する添
付図面は、本発明の一実施例を示しており、本明細書の
説明と一緒になって、本発明の原理を説明している。
図面の簡単な説明 第1図は、本発明を使用したデータ処理システムのブロ
ック線図、 第2図は、第1図のデータ処理システムにおけるノード
のブロック線図、 第3図は、第1図のデータ処理システムに使用されるタ
イミング信号を示すタイミング図、 第4図は、第2図のノードにおけるデータインターフェ
ースのブロック線図、 第5図は、第1図のデータ処理システムにおけるアービ
タのブロック線図、 第6図は、仲裁信号を示す第1図のデータ処理システム
の部分部分を示すブロック線図、 第7図は、第6図におけるシステムの部分部分の延長サ
イクル回路の概略図、 第8図は、第6図のシステム部分における可能化回路の
概略図、 第9図は、第5図及び第6図に示した中央アービタのブ
ロック線図、 第10図は、第1図のデータ処理システムの動作中にア
クティベートされるバス要求、条件付バス許可、システ
ムバス駆動可能化、延長要求及び延長バスサイクル信号
を示すタイミング図である。
好ましい実施例の詳細な説明 次に、添付図面に例示される本発明の好ましい実施例に
ついて詳細に説明する。
A.システム全体の説明 第1図は、本発明によるデータ処理システム20の一例
を示している。システム20の中心部はシステムバス2
5であり、これは、多数のプロセッサと、メモリサブシ
ステムと、I/Oシステムとの間で通信を行なうことの
できる周期バスである。システムバス25を介しての通
信は、周期的なバスサイクルを用いて同期的に行なわれ
る。システムバス25に対する典型的なバスサイクルタ
イムは、64nSである。
第1図において、システムバス25は、2つのプロセッ
サ31及び35と、メモリ39と、1つのI/Oインタ
ーフェイス41と、1つのI/Oユニット51とに接続
される。I/Oユニット53は、I/Oバス45及びI
/Oユニットインターフェイス41によりシステムバス
25に接続される。
データ処理システム20の好ましい実施例では、中央ア
ービタ(仲裁回路)28もシステムバス25に接続され
ている。アービタ28は、幾つかのタイミング及びバス
仲裁信号をシステムバス25上の他の装置へ直接供給
し、ある信号をこれらの装置とで共有する。
第1図に示されたものは、現在好ましいと考えられるも
のであり、必ずしも本発明をこれに限定するものではな
い。例えば、I/Oユニット53はシステムバス25に
直接接続することができるし、アービタ28は、本発明
について述べるように動作しなくてもよい。
本発明を説明する上で使用する用語として、プロセッサ
31及び35、メモリ39、I/Oインターフェイス4
1、及びI/O装置51は、全て「ノード」と称する。
「ノード」とは、システムバス25に接続されるハード
ウェア装置と定義する。典型的なノードが第2図により
詳細に示されている。
本発明を説明するのに用いる用語によれば、「信号」又
は「ライン」は、物理的な配線の名称を指すものとして
交換可能に用いられる。「データ」又は「レベル」とい
う用語は、信号又はラインがとることのできる値を指す
ものとして用いられる。
ノードは、システムバス25を介して他のノードとの転
送を実行する。「転送」は、共通の送信器及び共通のア
ービタを分担する1つ以上の連続サイクルである。例え
ば、あるノードがシステムバス25上の別のノードから
情報を得るために開始する読み取り動作においては、第
1のノードから第2のノードへコマンドを転送した後
に、ある程度の時間が経ってから、第2のノードから第
1のノードへ1つ以上の戻りデータを転送することが必
要である。
「トランザクション」は、システムバス25において実
行される完全な論理的タスクとして定められ、2つ以上
の転送を含むことができる。例えば、コマンド転送に続
いて1つ以上の戻りデータ転送を行なう読み取り動作は
1つのトランザクションである。システムバス25の好
ましい実施例では、許容できるトランザクションが種々
のデータ長さの転送をサポートし、これは、読み取り、
書き込み(マスクされた)、インターロック読み取り、
ロック解除書き込み及び割り込み動作を含む。インター
ロック読み取りと、通常の即ち非インターロック読み取
りとの相違は、特定位置に対するインターロック読み取
りの場合にその位置に記憶された情報を検索しそしてそ
の後のインターロック読み取りコマンドによってアクセ
スをその記憶された情報に制限することである。アクセ
スの制限は、ロック機構をセットすることによって行な
われる。その後のロック解除書き込みコマンドは、その
指定の位置に情報を記憶し、そしてその位置においてロ
ック機構をリセットすることによりその記憶された情報
へのアクセスを復帰する。従って、インターロック読み
取り/ロック解除書き込み動作は、ある種の読み取り−
変更−書き込み動作である。
システムバス25は「保留された」バスであるから、他
のノードが応答を待機して浪費してしまうバスサイクル
を使用できるようにすることにより、バスリソースを効
率良く使用するよう促す。保留されたバスにおいては、
1つのノードがトランザクションを開始した後に、その
トランザクションが完了する前に他のノードがバスにア
クセスすることができる。従って、そのトランザクショ
ンを開始するノードは、全トランザクション時間中バス
を束縛するのではない。これに対し、非保留バスの場合
には、全トランザクション中バスが拘束される。例え
ば、システムバス25においては、ノードが読み取りト
ランザクションを開始しそしてコマンドの転送を行なっ
た後に、そのコマンド転送が向けられるノードは、その
要求されたデータを直ちに返送することができない。従
って、コマンド転送と、読み取りトランザクションの戻
りデータ転送との間にバス25のサイクルを使用するこ
とができる。システムバス25は他のノードがこれらの
サイクルを使用できるようにする。
システムバス25を使用する場合に、各ノードは、情報
の転送を行なうために異なった役割を果たすことができ
る。これらの役割の1つが「コマンド」であり、これは
現在処理中のトランザクションを開始したノードとして
定義される。例えば、書き込み又は読み取り動作におい
ては、コマンダは、書き込み又は読み取り動作を要求し
たノードであり、これは、必ずしもデータを送信もしく
は受信するノードでなくてもよい。システムバス25の
好ましいプロトコルにおいては、ノードは、たとえ別の
ノードがトランザクションのあるサイクル中にシステム
バス25の所有権をもったとしても全トランザクション
を通じてコマンダとして保持される。例えば、あるノー
ドは、読み取りトランザクションのコマンド転送に応答
してデータ転送中にシステムバス25の制御権をもつ
が、このノードはバス25のコマンダとはならない。む
しろ、このノードは「レスポンダ」と称する。
レスポンダはコマンダに応答する。例えば、コマンダが
ノードAからノードBにデータを書き込むための書き込
み動作を開始した場合には、ノードBがレスポンダとな
る。更に、データ処理システム20においては、ノード
が同時にコマンダ及びレスポンダとなることがある。
送信器及び受信器は、個々の転送中にノードがとる役割
を果たす。「送信器」は、転送中にシステムバス25に
出される情報のソースであるノードとして定義される。
「受信器」は、送信器の相補的なものであり、転送中に
システムバス25に出された情報を受信するノードとし
て定義される。例えば、読み取りトランザクション中
に、コマンダは、最初、コマンドの転送中に送信器とな
りそして戻りデータの転送中に受信器となる。
システムバス25に接続されたノードがシステムバス2
5上で送信器になろうとする場合には、そのノードが中
央のアービタ28とその特定ノードとの間に接続された
2本の要求ラインCMD REQ(コマンド要求)及び
RES REQ(レスポンダ要求)の一方を肯定する。
CMD REQ(コマンド要求)ライン及びRES R
EQ(レスポンダ要求)ラインが第1図に示されてい
る。一般に、ノードは、そのCMD REQラインを用
いてコマンダとなることを要求しそしてシステムバス2
5を介してトランザクションを開始し、そしてノード
は、そのRES REQラインを用いてレスポンダとな
ってデータ又はメッセージをコマンダへ返送する。一般
に、中央アービタ28は、どのノードがバスへのアクセ
スを要求しているか(即ち、どの要求ラインが肯定され
たか)を検出する。次いで、アービタは、肯定された要
求ラインの1つに応答して、優先順位アルゴリズムに基
づいてバス25への対応するノードアクセスを許可す
る。好ましい実施例では、アービタ28は、2つの独立
した円形の待ち行列を維持し、即ち、その一方の待ち行
列はコマンダ要求に対するものでありそしてもう一方は
レスポンダ要求に対するものである。好ましくは、レス
ポンダ要求はコマンダ要求よりも優先順位が高く、コマ
ンダ要求の前に処理される。
コマンダ要求ライン及びレスポンダ要求ラインは仲裁信
号であると考えられる。第6図に関係する記述により詳
細に述べられる様に、仲裁信号は、中央アービタ28か
ら各ノードへ送られるポイント−ポイントの条件に応じ
た許可信号と、マルチバスサイクル転送を実行するシス
テムバス拡張信号と、例えば、メモリのようなノードが
システムバス上のトラヒックを瞬間的に維持できなくな
ったときに新たなバストランザクションの開始を制御す
るシステムバス抑制信号とを含む。
システムバス25を構成することのできる他の形式の信
号は、情報転送信号、応答信号、制御信号、コンソール
/フロントパネル信号、及び幾つかの種々の信号を含
む。情報転送信号は、データ信号、現在サイクル中にシ
ステムバス25で行なわれるファンクションを表わすフ
ァンクション信号、コマンダを識別する識別子信号、及
びパリティ信号を含む。応答信号は、一般に、データ転
送の状態を送信器に通知するための受信器からの確認信
号を含む。
制御信号は、クロック信号と、低いライン電圧又は低い
DC電圧を示す信号のような警報信号と、初期化中に使
用されるリセット信号と、ノード欠陥信号と、バスのア
イドリングサイクル中に用いられる欠陥信号と、エラー
欠陥信号とを含む。コンソール/フロントパネル信号
は、直列データをシステムコンソールに送信したりそこ
から受信したりするための信号と、始動時にブートプロ
セッサの特性を制御するためのブート信号と、システム
バス25上のプロセッサ31及び35の消去可能なPR
OMを変更できるようにする信号と、フロントパネルの
RUN LIGHTを制御する信号と、あるノードのク
ロック論理回路にバッテリ電力を供給する信号とを含
む。その他の信号としては、スペア信号に加えて、各ノ
ードがその識別コードを定めることができるようにする
識別信号を含む。
第2図は、システムバス25に接続されたノード60の
一例を示している。ノード60は、第1図に示されるよ
うにプロセッサであってもよいし、メモリであってもよ
いし、I/Oユニットであってもよいし、I/Oインタ
ーフェイスであってもよい。第2図に示す例では、ノー
ド60は、ノードに特定の論理回路65と、ノードバス
67と、データインターフェイス61及びクロックデコ
ーダ63を含むシステムバスインターフェイス64とを
備えている。データインターフェイス61、クロックデ
コーダ63及びノードバス67は、システムバス25に
接続されたノードのための標準的な要素であるのが好ま
しい。ノードに特定の論理回路65は、システムバスイ
ンターフェイス64とは異なった集積回路を用いてお
り、好ましくは、ノードの特定の機能を実行するように
ユーザによって指定された回路に加えて、ノードバス6
7にインターフェイスする標準的な回路を含んでいる。
一般に、データインターフェイス61は、ノード60と
システムバス25との間の主たる論理的及び電気的なイ
ンターフェイスであり、クロックデコーダ63は中央で
発生されるクロック信号に基づいてノード60へタイミ
ング信号を供給し、ノードバス67はデータインターフ
ェイス61とノードに特定の論理回路65との間の高速
インターフェイスをなす。
第2図に示されたノード60及びシステムバスインター
フェイス64の好ましい実施例では、クロックデコーダ
63は、システムバス25を経て送られるべき信号を形
成するための制御回路を含んでおり、中央アービタ28
から受け取ったクロック信号を処理して、ノードに特定
な論理回路65及びデータインターフェイス61のため
のタイミング信号を得るようにする。クロックデコーダ
63によって得られたタイミング信号は中央で発生され
たクロック信号を用いているので、ノード60は、シス
テムバス25と同期して作動する。
第3図は、1つのバスサイクル、中央アービタ28(第
1図)からクロックデコーダ63によって受け取ったク
ロック信号、及びクロックデコーダ63によって発生さ
れる幾つかのタイミング信号を示すタイミング図であ
る。クロックデコーダ63によって受け取られるクロッ
ク信号は、第3図に示すように、Time H信号、T
ime L信号及びPhase信号を含む。Time
H及びTimeLは、基本的なクロック信号の逆数であ
り、そしてPhase信号は、基本的なクロック信号を
3で分割することによって得られる。クロックデコーダ
63によって発生されたタイミング信号は、C12、C
23、C34、C45、C56及びC61を含み、これ
らは全て第3図に示されている。データインターフェイ
ス61によって要求されバスサイクル当たり一度生じる
これらのタイミング信号は、データインターフェイス6
1に送られ、そしてデータインターフェイス61に送ら
れたタイミング信号と等価なものを含む1組のタイミン
グ信号がバッファされて、ノードに特定の論理回路65
に送られる。バッファ動作の目的は、ノードに特定の論
理回路65がタイミング信号を不適切にロードすること
によってシステムバスインターフェイス64の動作に悪
影響を及ぼさないようにすることである。クロックデコ
ーダ63は、クロック信号を使用して、各バスサイクル
ごとに6つのサブサイクルを形成し、そしてこれらのサ
ブサイクルを使用して、6つのタイミング信号CXYを
形成する。但し、X及びYは、1つのタイミング信号を
形成するように合成される2つの隣接するサブサイクル
を表わしている。
システムバス25の各ノードは、そのクロックデコーダ
63によって発生されたそれ自身の対応する1組のタイ
ミング信号を有している。通常、対応する信号は、シス
テム20全体を通じて各ノードごとに全く同じ時間に生
じるが、クロックデコーダ63と多数のノードの他の回
路との間の変動により対応する信号間にタイミング変動
を招く。これらのタイミング変動は、一般に「クロック
スキュー」として知られている。
第4図は、データインターフェイス61の好ましい実施
例を示している。データインターフェイス61は、ノー
ドバス67の各ラインとシステムバス25の各ラインと
の間に両方向性の高速インターフェイスを与えるための
一時的な記憶回路及びバス駆動回路の両方を含んでい
る。第4図に示すように、データインターフェイス61
は、ノードバス67からシステムバス25への通信路を
形成するために記憶要素70及び72とシステムバスド
ライバ74とを備えているのが好ましい。又、データイ
ンターフェイス61は、システムバス25からノードバ
ス67への通信路を形成するために記憶要素80及びノ
ードバスドライバ82も備えている。データインターフ
ェイス61の説明で用いたように、「記憶要素」という
用語は、一般に、透過ラッチやマスター/スレーブ記憶
要素のような双安定性の記憶装置を指すものであって、
特定の手段を指すものではない。当業者であれば、どの
形式の記憶要素が適当であるか明らかであろう。
第4図に示すように、記憶要素70は、その入力がノー
ドバス67からデータを受け取るように接続されそして
その出力が記憶要素72の入力に接続される。記憶要素
72の出力は、システムバスドライバ74の入力に接続
され、そしてその出力はシステムバス25に接続され
る。記憶要素70及び72は、クロックデコーダ63に
よって発生されたタイミング信号から導出されるノード
バス制御信号76及び78によって各々制御される。記
憶要素70及び72は、ノードバス67からシステムバ
ス25へデータをパイプライン動作するための2段の一
時的な記憶手段を形成する。種々の個数の記憶段を使用
することもできる。
システムバスドライバ74は、システムバスドライバイ
ネーブル信号79によって制御される。システムバスド
ライバイネーブル信号79の状態により、システムバス
ドライバ74の入力は、その出力に接続されて記憶要素
72の出力のデータをシステムバス25に転送するか、
又はその出力からデカップルされる。システムバスドラ
イブイネーブル信号79がシステムバスドライバ74の
入力と出力をデカップルするときには、システムバスド
ライバ74がシステムバス25に高インピーダンスを与
える。又、システムバスドライブイネーブル信号79
は、システムバス25から受け取ったクロック信号と、
ノードに特定の論理回路65から受け取った制御信号と
に基づいてクロックデコーダ63によって発生される。
記憶要素80は、その入力端子がシステムバス25に接
続されそしてその出力端子がノードバスドライバ82の
入力に接続される。ノードバスドライバ82の出力はノ
ードバス67に接続されて戻される。好ましくは、透過
ラッチである記憶要素80は、クロックデコーダ63に
よって発生されたタイミング信号から導出されるシステ
ムバス制御信号85によって制御される。ノードバスド
ライブ信号87は、システムバスドライブ信号79がシ
ステムバスドライバ74を制御するのと同様にノードバ
スドライバ82を制御する。従って、ノードバスドライ
バ信号87に応答して、ノードバスドライバ82はその
入力をその出力に接続するかその入力をその出力からデ
カップルし、ノードバス67に高インピーダンスを与え
る。
システムバス25を経ていかにデータが転送されるかを
説明するために、システムバスドライブイネーブル信号
79と制御信号85との間の関係を理解することが重要
である。ここに示す実施例では、この関係が第3図に示
されている。システムバスドライブイネーブル信号79
は、通常、バスサイクルの始めから終りまで導出され
る。新たなデータは、バスサイクルにおいてドライバ伝
播及びバス安定時間が経過した後のある時間にシステム
バス25から受け取られるようになる。好ましい実施例
においては、記憶要素80は透過ラッチである。制御信
号85は、クロックC45と論理的に透過である。バス
のタイミングは、制御信号85が否定される若干前にシ
ステムバス25のデータが受け取られるように確保す
る。記憶要素80は、制御信号85を否定する前の少な
くとも設定時間に安定していて且つ制御信号85を否定
した後の保持時間中安定したまゝであるバスデータを記
憶する。
ノードバス67は、ノードに特定の論理回路65とシス
テムバス25との間でデータインターフェイス61によ
り両方向性のデータ転送を行なうことのできる非常に高
速度のデータバスであるのが好ましい。第2図に示され
たノード60の好ましい実施例では、ノードバス67
は、システムバスインターフェイス64とノードに特定
の論理回路65との間の点/点接続を形成する相互接続
手段である。然し乍ら、本発明によれば、このような点
/点相互接続は必要とされない。
第5図は、システムバス25に接続された中央アービタ
28の好ましい実施例を示している。中央アービタ28
は、システムバス25のためのクロック信号を発生する
と共に、システムバス25上のノードに対するバスの所
有者関係を許可する。中央アービタ28は、仲裁回路9
0と、クロック回路95と、発振器97とを備えている
のが好ましい。発振器97は、基本的なクロック信号を
発生する。クロック95は、仲裁回路90のタイミング
信号と、システムバス25上でタイミングをとるための
基本的なTime H、Time L及びPhaseク
ロック信号とを発生する。仲裁回路90は、コマンダ及
びレスポンダ要求信号を受け取り、システムバス25に
アクセスしよとしているノード間の競合の仲裁を果た
し、そしてコマンダ及びレスポンダの要求に対する上記
待ち行列を維持する。又、仲裁回路90は、幾つかの制
御信号をクロック95へ供給する。
B.仲裁 本発明によれば、バスのノード60の各々は、他のノー
ドへメッセージを転送するために、そのバスへのアクセ
ス権を得ることができる。メッセージは、1つ又はそれ
以上のバスサイクルをとりうる。所定の時間でノードの
任意のもの又は全てがバス25にて転送を行ないたい場
合がありうる。本発明においては、仲裁のために使用さ
れるバスサイクルは、データの転送のために使用される
バスサイクルと並行して生じうる。
本発明におけるノードは、メッセージがそのノードから
バスへ転送されるべきときに、バス要求を発生するバス
要求手段を含む。第6図に示した実施例では、CPUノ
ード31及び入出力装置ノード51の両者がシステム2
0に含まれており、システム20は、また、複数のその
他のノード(図示せず)を含む。1つの実施例では、C
PUノード31は、そのノード特定ロジック65内にコ
マンド発生器110を含んでいる。そして、入出力装置
ノード51は、そのノード特定ロジック(図示せず)内
に応答発生器112を含んでいる。
ノード31又はノード51が転送を行なう用意ができて
いるときには、それらノードは、それらの各バス要求ラ
インにてアービタ28へバス要求を出力せねばならな
い。例えば、CPUノード31がこのシステム20にお
ける別のノードへデータを書き込む必要がある時には、
コマンド発生器110は少なくとも2つの相続くバスサ
イクルにつ亘ってバス25へのアクセスを要求するため
のバス要求(コマンダ)を発生する。別の実施例では、
入出力装置ノード51が前に割込み要求を発生しており
その他のノードによる割込み確認コマンドの転送に応答
してそのノードによる割込み確認コマンドの転送に応答
してそのノードへ割込みベクトルデータを転送せねばな
らにとき、応答発生器112はバス要求(レスポンダ)
を発生する。割込みベクトルメッセージの場合、入出力
ノード51は、典型的には、単一バスサイクルのみに亘
ってバス25へのアクセスを要求する。
好ましい実施例では、バス要求には、一対の専用ライン
を使用してシステム20の各ノードからアービタ28へ
送られる。CMD REQ102又は106の様なコマ
ンダ要求ラインは、ノードが新しいトランザクションを
開始しているときにアクセスを要求するのにそのノード
によって使用され、RES REQ104又は108の
様なレスポンダ要求ラインは、読取りコマンド又は割込
み確認コマンドがノードによって受信されて処理される
とき等において、データをコマンダへ戻すのにそのノー
ドによって使用される。好ましくは、レスポンダ要求
は、コマンダ要求より高い優先順位を有している。
前述したような実施例の場合第6図に示すように、CP
U31はその専用コマンダ要求ライン102にてバス要
求を発生し、入出力装置51は、その専用レスポンダ要
求ライン108にてバス要求を発生する。前述したよう
に、好ましい実施例では各バスサイクルは6つのサブサ
イクルに分割されている。本実施例では、アービタ28
は、第10図に示されるように、各バスサイクルのサブ
サイクル6及び1の中、各ノードからのバス要求をサン
プルする。第10図において、矢印の始点は、信号の概
略サンプル時間を示しており、アクティベートされた信
号の存在は、その矢印の始点の電圧レベルによって決定
される。
第6図に戻る。本発明によれば、メッセージを転送する
のに1つより多いバスサイクルを必要とする各ノードに
対して延長要求を発生し且つ続くバスサイクル中その延
長要求を維持する延長要求手段が設けられる。この実施
例では、CPU31がコマンド発生器110にて書込み
コマンドを作り出すならば、そのコマンドは、データの
転送を完了するために多重のバスサイクルを必要とす
る。コマンドデータは初期サイクル中に転送され、書込
みデータは、続くサイクル中に転送される。初期アクセ
スサイクルは、システムバス駆動可能化信号79が転送
のためにアサートされる第1のサイクルである。従っ
て、延長要求発生器111は、コマンド発生器110が
コマンダ要求ライン102をアサートしている同じ時に
ライン118に延長要求を出力し、データ転送が完了す
る最後のバスサイクルまでライン118にその延長要求
を維持する。
本発明によれば、各ノードは、そのノードが送信側とな
るときである初期アクセスサイクル中延長バスサイクル
信号をアクティベートし且つそのノードに対する延長要
求が存在するときに続くバスサイクル中にアクティベー
トされた延長バスサイクル信号を維持するために延長要
求手段に結合された延長サイクル手段を含んでいる。こ
の実施例では、延長バスサイクル信号(第10図の信号
E)は、アービタ28及びシステム20の各ノードに結
合された延長バスサイクルライン120に出力される。
好ましくは、CPU31は、初期アクセスバスサイクル
及びライン118に延長要求が存在するときにバスサイ
クル中ライン120(第6図)上の延長バスサイクル信
号(第10図の信号E)をアクティベートする延長バス
サイクル回路122をクロックデコーダ63に含んでい
る。
ノードは、もし延長バスサイクル信号が別のノードによ
って目下アクティベートされているか、又は条件付バス
許可(第10図信号B)が受信されていなかった場合に
は、延長バスサイクル信号をアクティベートすることが
できない。第6図に示されるように、CPU31におけ
る延長サイクル回路122は、延長要求発生器111に
よって発生される延長要求を受ける。その時、その回路
122は前述した2つの条件が存在しないならば、延長
バスサイクルライン120に延長バスサイクル信号をア
クティベートする。
本発明による各ノードは、アービタから条件付バス許可
を受け取り且つその他のノードから延長バスサイクル信
号を受ける受信手段を含む。それがアクティベートされ
た状態にあるとき、その延長バスサイクル信号は、目下
メッセージを送信しているノードが次のバスサイクル中
にそのメッセージを転送し続けることを指示する。各ノ
ードは、任意の1つのノードによってアクティベートさ
れた延長バスサイクル信号を受け取るため共通延長バス
サイクルライン120に結合される可能化回路124を
含む。更に、本実施例ではクロックデコーダ63に含ま
れる各ノードに対する可能化回路124は、そのノード
に対応するライン114及び116の様な専用ポイント
−ポイント条件付バス許可ラインによってアービタ28
に結合されている。アービタ28は、それらの専用ライ
ンの1つに沿って選択されたノードへ条件付バス許可を
送信する。例えば、条件付許可ライン114及び116
は、それぞれCPU31及び入出力装置51をアービタ
28に結合する。
所定のバスサイクル中、アービタ28は、多数のノード
60からのバス要求(第10図信号A)を受け、どの選
択ノード60がバスへのアクセスを条件付きで許可され
ているかを決定する。第10図に示した本実施例では、
アービタ28が、サブサイクル6(バスサイクル1にお
ける)及びサブサイクル1(バスサイクル2における)
中にバス要求(信号A)をサンプルした後、アービタ2
8は、選択されたノードへ条件付バス許可(信号B)を
送信する。条件付バス許可(信号B)は、第2のバスサ
イクルのサブサイクル6中に選択されたノードによって
サンプルされる。もし第2のバスサイクル中選択ノード
によってサンプルされるとき延長バスサイクルライン1
20(第6図)に延長バスサイクル信号がアクティベー
トされていないならば、そのノードは、送信側となり、
そのメッセージを第3のバスサイクルの始めでシステム
バス25へ転送する。この例では、第2のサイクル中に
選択されたノードは第3のサイクル中には送信側とな
り、従って、第3のバスサイクルは、その送信側に対し
て初期アクセスサイクルである。もし、延長バスサイク
ル信号がライン120にてアクティベートされていて第
2のバスサイクルのサブサイクル4及び5中選択ノード
の可能化回路124によってサンプルされるならば、選
択ノードは、第2のサイクルのサブサイクル6中に条件
付バス許可を受けても、次のバスサイクル中バス25へ
のアクセスをうることができない。
第6図を再び参照する。本発明によれば、各ノードは、
延長バスサイクル手段に結合され条件付バス許可に応答
して、前に送信側であった別のノードによって延長バス
サイクル信号がアクティベートされていないときに選択
ノードにシステムバス駆動可能化信号を発生し且つ選択
送信側ノードに対して延長バスサイクル信号がアクティ
ベートされている間、そのシステムバス駆動可能化信号
レベルを維持するバスアクセス手段を含む。この実施例
では、可能化回路124は、データインターフェイス回
路61に含まれるように第4図に示されているドライバ
74に対してシステムバス駆動可能化信号79をアクテ
ィベートする。ドライバ74がアクティベートされたシ
ステムバス駆動可能化信号79によって可能化されると
きに、メッセージがノードからシステムバス25へ転送
されうる。
延長バスサイクル信号をアクティベートする手段の好ま
しい例を第7図に示している。例示のため、タイミング
信号以外、特にことわらない限り、すべての信号はアク
ティベートさたとき低レベルであるとする。システムバ
ス駆動可能化信号79及び延長要求信号118は、共に
アンドゲート126へ結合される。アンドゲート126
の出力は、記憶素子128に結合される。記憶素子12
8は、好ましくは、Dタイプフリップフロップである
が、本明細書を通じてそうであるように、等価なロジッ
ク回路素子を代わりに使用することができる。従って、
記憶素子128は、ノードによって発生される延長要求
(第10図信号D)が存在する時及びそのノードが現在
のバスサイクルに対してバス25へのアクセスを得てい
たときにのみ、セットされうる。
第7図において、記憶素子128は、クロック信号C1
を使用して、各バスサイクルのサブサイクル1中にセッ
ト又はリセットされる。記憶素子128の出力は、ナン
ドゲート132を可能化する。クロック信号C1は、イ
ンバータ130の出力へ結合されるナンドゲート132
をサブサイクル2から6中に可能化するために、インバ
ータ130への入力としても使用される。オープンドレ
インラインドライバ134は、延長バスサイクルライン
120が低に駆動されるべきとき、ナンドゲート132
のアクティブ出力によってターンオンされる。
クロックデコーダ63に含まれた可能化回路124の好
ましい例を第8図に示している。ライン114の条件付
バス許可の受信に応答して、Dタイプフリップフロップ
の如き記憶素子136がセットされる。記憶素子136
は、各バスサイクルの第6のサブサイクルの始めでクロ
ック信号C61を使用してセット又はリセットされる。
もし、延長バスサイクルライン120の延長バスサイク
ル信号がアクティベートされるならば、記憶素子138
は、各バスサイクルの第4のサブサイクルの始めでクロ
ック信号C45を使用してセットされる。記憶素子13
8の出力は、アンドゲート140を可能化するのに使用
される。アンドゲート140は、各バスサイクルの第1
のサブサイクルの始めでクロック信号C12によって可
能化される。アンドゲート140の出力は、記憶素子1
42へデータをクロックするのに使用される。記憶素子
142のデータ入力は、記憶素子136を通して条件付
バス許可ライン114に結合される。記憶素子142の
出力は、延長バスサイクル回路122及びドライバ74
に結合されるシステムバス駆動可能化信号79である。
もし、記憶素子142へのデータ入力が、アンドゲート
140の出力のアクティベートされている間、アクティ
ベートされているならば、システムバス駆動可能化信号
79がアクティベートされる。
システムバス駆動可能化信号79により、それがアクテ
ィベートされる仕方のために、CPU31は、条件付バ
ス許可ライン114がアサートされ延長バスサイクル信
号120がアクティベートさないときに、初期バスアク
セスサイクル中バス25へのアクセスを得ることが許さ
れる。例えば、第6図、第8図及び第10図に示される
ように、もし、CPU31が第1のバスサイクル中にバ
ス要求(第10図信号A)を発生していたならば、CP
U31は、第1のバスサイクルのサブサイクル6の始め
でライン102からアービタ28へラッチされる。CP
U31が最も高い優先順位の要求を発していたならば、
アービタ28は、第2のバスサイクル中CPU31へ条
件付バス許可(信号B)を送信し、CPU31は、ライ
ン114の条件付バス許可を受けるため第2のバスサイ
クルのサブサイクル6の始めで記憶素子136をクロッ
クする。もし、第2のバスサイクルの第4及び第5のサ
ブサイクル中にサンプルされるときライン120に延長
バスサイクル信号がアクティベートされていないなら
ば、記憶素子142は、第3のバスサイクル中システム
バス駆動可能化信号79をアクティベートすることがで
きる。従って、CPU31は、第3のバスサイクルの初
めでバス25へのアクセスを得る。
しかしながら、第2のバスサイクル中、別のノード6
0、例えば、ノード51によって延長バスサイクル信号
(信号E)がアクティベートされていたならば、システ
ムバス駆動可能化信号レベル(信号C)は記憶素子14
2によってアクティベートされなかったであろう。も
し、ライン120の延長バスサイクル信号が第2のバス
サイクル中にアクティベートされたならば、アンドゲー
ト140は、記憶素子138によって不能化されたであ
ろう。従って、延長バスサイクル信号(信号E)のアク
ティベーションは、ライン114の条件付許可の記憶素
子142へ結合を抑制する。CPU31は、第2のバス
サイクル中ライン114に条件付許可が存在していて
も、第3のバスサイクル中バス25へのアクセスを得る
ことができない。
可能化回路124により、CPU31はアービタ28に
よってもはや選択されておらず条件付許可信号をライン
114に受けていないとしても、初期アクセスサイクル
に続く必要とされるバスサイクルの間バス駆動可能化信
号レベル(信号C)を維持するようにされる。第6図に
示されるように、CPU31が多重サイクル転送を行な
うために、1つより多いバスサイクル中バス25へのア
クセスを要求するとき、延長要求が延長要求発生器11
1によってライン118にアサートされる。第10図に
示すように、第3のバスサイクル中バスシステム駆動可
能化信号(信号C)がCPU31によってアサートされ
るならば、延長要求(信号D)の存在により、延長サイ
クル回路122が初期アクセス(第3の)バスサイクル
中、延長バスサイクルライン120を駆動するようにさ
せられる。それ故に、第8図に示されるように、延長バ
スサイクルライン120が第3のバスサイクルのサブサ
イクル4及び5中にサンプルされるとき、アンドゲート
140が不能化される。その結果として、記憶素子14
2が条件付許可信号114へ結合されるとしても、記憶
素子142の内容は、延長バスサイクル信号(信号E)
のアクティベーションのため更新されえない。従って、
CPU31は、第4のバスサイクルの始めで記憶素子1
42の内容を変えない。これにより、記憶素子142
は、続くバスサイクル中システムバス駆動可能化信号レ
ベル(信号C)を維持するようにさせられる。そして、
ノード31は、バスサイクル3及び4に多重サイクル書
込み転送を行なうことができる。ノード31は、第10
図に示すように、延長要求発生器111が第4のバスサ
イクル中に延長要求を発生するものを停止する後まで、
バス25の制御を放棄しない。
バス要求に応答してノードの選択された1つへ条件付バ
ス許可を送信するためアービタ手段が各ノードのバス要
求手段に結合される。このような機能を行なうアービタ
28の部分のブロック線図を第9図に示している。第6
図及び第9図に示すように、CPU31及び入出力装置
51の如きノードからのバス要求は、ライン102及び
106の如き別々のコマンダ要求ライン及びライン10
4及び108の如き別々のレスポンダ要求ラインにて送
られる。1つの好ましい実施例では、14までの別々の
ノード60がシステム20に含まれている。
第9図に示されるように、アービタ28は、14のコマ
ンダ要求信号及び14個のレスポンダ要求信号を受ける
ための入力バッファ及びラッチ144を含む。第10図
に示すように、バスサイクルのサブサイクル6で始まっ
て、アービタ28は、28のバス要求信号(第10図信
号A)をサンプルして、それらバス要求をラッチ144
に記憶する。記憶されたデータは、ラッチ144から、
各コマンダ又はレスポンダ要求ラインにそれぞれ対応す
る28の別々のラインを使用して、優先順位選択ロジッ
ク146へ出力される。優先順位選択ロジック146
は、優先順位エンコーダ148への56の出力ラインを
有しており、それらのうちの2つずつのラインが各要求
ラインに対応している。優先順位エンコーダ148か
ら、各ノード60にそれぞれ対応する14のラインのみ
がラッチ150に出力されている。ラッチ150は、ま
た、入力として延長バスサイクルライン120を受け
る。ラッチ150は、各ノード60にそれぞれ対応する
14の出力ラインを有し、これら出力ラインは、優先順
位ロジック146へ戻され、また出力バッファ152へ
送られる。出力バッファ152は、ノード60に結合さ
れたライン114及びライン116の様な14の条件付
バス許可ラインへ結合される。
アービタ手段は、複数のノードのうちの選択された1つ
を決定するラウンドロビンアルゴリズムを実行する手段
を含みうる。アービタ手段は、また、コマンダ要求手段
を発生しているノードの選択に優先してレスポンダ要求
を発生しているノードを選択ノードとして、決定するた
めの手段を含みうる。第9図に示したアービタ28で
は、所定のバスサイクル中、入力バッファ及びラッチ1
44からのラインは、前のバスサイクル中にバス要求が
存在していたライン102、104、106及び108
の様なコマンダ及びレスポンダ要求ラインに対応する信
号レベルを含む。
第9図に示した素子は、仲裁機能を果たす。優先順位選
択ロジック146及び優先順位エンコーダ148は、仲
裁キューとして作用し、選択ロジック146は、14の
入来コマンダ要求及び14の入来レスポンダ要求に対し
て、ラウンドロビンアルゴリズムを実行するため各可能
化された要求ラインについて2つの出力ラインのうちの
一方を選択する。
好ましい実施例ではレスポンダ要求のための28のロケ
ーションが第1のキューを形成し、コマンダ要求のため
の28のロケーションが第2のキューを形成する。第1
のキューに含まれたレスポンダバス要求は、コマンダバ
ス要求より高い優先順位を与えられる。14のコマンダ
要求信号と14のレスポンダバス要求信号のみがアービ
タ28へ入力されるのであるが、各要求が2つの優先順
位のうちの一方へ割り当てられうるように、14の要求
の各セットに対して2つのキューの各々に28のロケー
ションがある。各キューに対する14のロケーションの
高い優先順位アレイが先ず実行され、各キューの14の
ロケーションの低い優先順位アレイが最後に実行され
る。この実施例では、スタートアップ又は不作動の期間
から、すべてのバス要求は、優先順位選択ロジック14
6出力ラインの低い優先順位アレイでなく高い優先順位
アレイに割り当てられている。
アクティブの期間中、優先順位選択ロジック146は、
ラッチ150からロジック146へ戻される14のライ
ンに基づいて各キュー(レスポンダ又はコマンダ)内に
2つの優先順位のどちらにて、各入来要求を置くかを決
定する。アクティベートされた信号は、ラッチ150か
ら戻される14のラインのうちの1つにのみ存在し、こ
のラインは、前のバスサイクル中に条件付バス許可を受
けていたノード60に対応する。1つの好ましい実施例
では、より高いID又はノード番号を有するノードによ
り高い優先順位が与えられている。従って、条件付バス
許可を受けるためにID番号付ノード14が選択され、
次に、ID番号付ノード13,12等が選択される。
ラッチ150からのフィードバックにより、優先順位選
択ロジック146は条件付バス許可(第10図信号B)
が前に送信されていたノードのIDより大きいかそれに
等しいIDを有するノードからのすべてのバス要求を低
い優先順位アレイへ入れるようにさせられるので、ラウ
ンドロビンアルゴリズムが実施されうる。アクティブ要
求を有したすべてのノードにバス25の許可がなされた
後、高い優先順位アレイはすべてのエントリが空とな
り、すべての要求は、高い優先順位アレイに戻される。
このようなアルゴリズムにより、所定のキューにおける
すべてのノード、すなわちレスポンダ又はコマンダが、
同じキューにおける他のノードの2回目のアクセスの取
得の前に、バス25へのアクセスを得るようにさせられ
る。
優先順位エンコーダ148によって受信される56のラ
インの入力信号のレベルにより、次の条件付許可を受け
るためどのノード60が選択されているかが決定され
る。1つの例では、優先順位選択ロジック146は、I
D番号付ノード2からのレスポンダ要求を高い優先順位
アレイに入れ、ID番号付ノード14からのレスポンダ
要求を低い優先順位アレイに入れ、ID番号付ノード3
からのコマンダ要求を高い優先順位アレイに入れ、そし
て、ID番号付ノード13からのコマンダ要求を低い優
先順位アレイに入れる。このバスサイクル中、優先順位
エンコーダ148は、このバスサイクル中に条件付許可
が送信されるノードに対応する14の出力ラインの1つ
のみを選択する。この例では、ID番号付ノード2から
のレスポンダ要求には、最も高い優先順位を与えられ、
従って、ID番号付ノード2に対応するラッチ150へ
の入力ラインのみが可能化される。ID番号付ノード2
に対応するラッチ150がセットされ、選択されたID
番号付ノード2へ条件付バス許可(第10図信号B)を
伝送するため対応する出力バッファ152を駆動する。
ラッチ150から優先順位選択ロジック146への14
のラインのフィードバックは、ID番号付ノード2が条
件付許可を受けるための最後のノード60であったこと
を表すように更新される。従って、優先順位選択ロジッ
ク146は、次のバスサイクル中ID番号付ノード2か
らのバス要求を低い優先順位アレイへ入れる。このよう
にして、ID番号付ノード2又は14以外の任意のノー
ド60からのレスポンダ要求は、次のバスサイクル中、
最も高い優先順位を有する。2又は14以外のノードI
Dを有する1つより多いレスポンダが次のサイクルに要
求をなすならば、その時には、最も高いノードIDを有
するレスポンダが次のサイクル中最も高い優先順位を有
する。コマンダ要求は、レスポンダ要求が存在しないと
きにのみ、最も高い優先順位となる。
アービタ28は、又は、延長バスサイクル信号のアクテ
ィベートに応答して、延長バスサイクル信号がアクティ
ベートされている間、前のバスサイクル中に条件付バス
許可が送信されていたノードと、選択ノードが同じまま
となるようにする手段を含みうる。第9図に示すよう
に、延長バスサイクルライン120は、ラッチ150に
結合される。延長バスサイクル信号がバスサイクル中に
アクティベートされる時に、優先順位エンコーダ148
からの出力は、ラッチ150へロードされ得ない。それ
故に、ラッチ150の内容は、同じままで、条件付バス
許可(第10図信号B)は続くバスサイクルにて同じ選
択されたノード60へ伝送させられる。同様に、優先順
位選択ロジック146へのフィードバックは同じままで
ある。これにより、別のノードが多重サイクル転送を実
行していたためにバス25へのアクセスを得ることがで
きなかったより低い優先順位アレイへノードが割り当て
られないようにされる。
本発明の好ましい実施例では、延長バスサイクルライン
120は、複数のノード60の各々へのワイヤドオワ接
続を含む。従って、1つのノードが延長バスサイクル信
号をアクティベートするときはいつでも、その他のノー
ドの各々がその延長バスサイクル信号を受け、条件付許
可を受けていたとしても、バス28へのアクセスを得る
ことがないようにされる。延長バスサイクルライン12
0、オープンドレインラインであり、+5ボルト電源に
対して126オーム及びアースに対して500オームか
ら各々なる一対の抵抗性分割器でシステム20のバック
プレーンに終端されている。これにより、+4ボルトに
結合された約50Ωのテプナン等価終端がなされる。延
長バスサイクルライン120は、また、約20Ωの抵抗
でドライバ134(第7図)にて直列終端されていて、
これにより、ピーク出力電流が減少され、従って電力及
びアースラインのノイズが減少され、ドライバ134
(2Ωという低い出力抵抗を有する)とバックプレーン
(負荷に依存して代表的には20〜50Ωのインピーダ
ンス)との間のインピーダンス整合がなされる。
本発明の好ましい実施例では、延長バスサイクル信号
(第10図信号E)の使用についていくつかのルールが
ある。延長バスサイクル信号は、多重サイクル転送を行
なうためにのみ使用される。延長バスサイクル信号は、
多重トランザクションを開始されるのにコマンダには利
用できない。延長バスサイクル信号をアクティベートし
うる唯一のノード60は、バス25に目下アクセスして
いるノードである。その延長バスサイクルラインをアク
ティベートすることによって、目下バス25にて目下送
信側であるノードは、そのバス要求信号の優先順位に関
係なく、次のバスサイクルにおいてバス25にて送信側
であることを保証する。最後にどのノード60も4つよ
り多い続くバスサイクルに亘って延長バスサイクル信号
をアクティベートすることが許されないの好ましい。
本発明の結果として、付加的なバックプレーンピンを必
要とせずに、仲裁及びシステムバスサイクル時間を短く
することが出来る。本発明の仲裁方法において、中央ア
ービタ28は、特定のノードを選択し、条件付許可を発
する。その許可は、よりすばやく発せられる。何故なら
ば、それは、バス25へのアクセスが次のバスサイクル
中に実際に別のノードへ移されるかいなかの最終決定が
なされる前に、送信されるからである。各ノード60
は、中央アービタ28からの条件付許可によりそのノー
ドが送信側となるようにさせられるかどうかを決定する
ために延長バスサイクル信号をチェックするロジックを
含む。あるノードが送信側となると、すぐに、そのロジ
ックは、そのノードが多重サイクル転送を実行している
ときにバス25へのアクセスを維持するために延長バス
サイクル信号をアクティベートするようにさせる。こう
して、本発明によれば、現在の送信側が多重サイクル転
送を完了するまでは、その他のノードがバス25へのア
クセスを得ないようにすさせられる。
本発明の範囲又は精神から逸脱せずに、本発明の仲裁方
法に種々な変形態様がなされうることは当事者には明ら
かである。従って、本発明は、請求の範囲内に入る本発
明の変形態様をカバーせんとするものである。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−159750(JP,A)

Claims (22)

    【特許請求の範囲】
  1. 【請求項1】ノードが、そのノードに専用されるコマン
    ダ要求ライン、レスポンダ要求ライン、及び許可ライン
    に結合されており、且つ保留バスによって複数の他のノ
    ードの各々に結合されており、或るノードは、コマンド
    又は戻りデータを含むメッセージを、1以上のバスサイ
    クル中に保留バスに送信するための送信器となり、コマ
    ンダノードはコマンド転送を行うことによって保留バス
    上でトランザクションを開始し、レスポンダノードは前
    記コマンド転送に応答して戻りデータの転送を行うこと
    により保留バス上での前記トランザクションを完了し、
    或るノードは、前記コマンダノードがトランザクション
    を開始した後であり且つ前記レスポンダノードがこのト
    ランザクションを完了する前に、前記保留バスにアクセ
    スすることができ、 前記ノードが、 前記コマンダ要求ライン及び前記レスポンダ要求ライン
    に結合しているバス要求手段であって、コマンドが前記
    ノードから前記バス上に転送されるべき時に、コマンダ
    バス要求を発生し且つこのコマンダバス要求をコマンダ
    要求ライン上に送信し、戻りデータが前記ノードから前
    記バス上に送信されるべき時には、レスポンダバス要求
    を発生し且つこのレスポンダバス要求を前記レスポンダ
    要求ライン上に送信するバス要求手段、 メッセージを転送するために前記ノードが2以上のバス
    サイクルを要求する時、そのノードに対する延長要求を
    発生するための延長要求手段、 前記延長要求手段に接続されており、前記ノードに対し
    て前記延長要求が存在し、このノードが送信器になる時
    延長バスサイクル信号を起こす延長サイクル手段、及び 前記許可ラインに結合されているバスアクセス手段であ
    って、延長バスサイクル信号が前記他のノードの何れか
    によっても起こされていない時に前記許可ライン上に条
    件付バス許可を受け取ったのに応答して、前記ノードが
    初期アクセスサイクル中に送信器となることを可能とす
    るために保留バスの制御権を得、前記延長バスサイクル
    信号が前記ノードによって起こされた時は、前記初期ア
    クセスサイクルに続くバスサイクル中に前記ノードを送
    信器とし続けるために保留バスの制御権を維持するバス
    アクセス手段、からなるノード。
  2. 【請求項2】前記バスアクセス手段は、延長バスサイク
    ル信号が前記他のノードの何れによっても発生されない
    時には、前記許可ライン上で条件付バス許可を受け取っ
    たのに応答して、初期アクセスサイクル中に前記ノード
    が前記保留バスの制御権を得ることを可能とするため
    に、前記ノード内でシステムバス駆動可能化信号を発生
    し、且つ前記延長バスサイクル信号がノードによって発
    生された時の前記初期アクセスサイクルに続くバスサイ
    クル中に、前記ノードが前記保留バスの制御権を維持す
    ることを可能とするために前記システムバス駆動可能化
    信号を発生する手段を含む特許請求の範囲第1項記載の
    ノード。
  3. 【請求項3】コマンダノードが、そのノードに専用され
    るコマンダ要求ライン、レスポンダ要求ライン、及び許
    可ラインに結合されており、且つ保留バスによって複数
    の他のノードの各々に結合されており、或るノードは、
    コマンド又は戻りデータを含むメッセージを、1以上の
    バスサイクル中に前記保留バスに送信するための送信器
    となり、コマンダノードはコマンド転送を行うことによ
    って前記保留バス上でトランザクションを開始し、レス
    ポンダノードは前記コマンド転送に応答して戻りデータ
    の転送を行うことにより前記保留バス上での前記トラン
    ザクションを完了し、或るノードは、前記コマンダノー
    ドがトランザクションを開始した後であり且つ前記レス
    ポンダノードがこのトランザクションを完了する前に、
    前記保留バスにアクセスすることができ、 前記コマンダノードが、 前記コマンダ要求ラインに結合しているコマンダバス要
    求手段であって、コマンドが前記コマンダノードから前
    記バス上に転送されるべき時に、コマンダバス要求を発
    生し且つこのコマンダバス要求をコマンダ要求ライン上
    に送信するコマンダバス要求手段、 メッセージを転送するために前記コマンダノードが2以
    上のバスサイクルを要求する時、前記コマンダノードに
    対して延長要求を発生するための延長要求手段、 前記延長要求手段に接続されており、前記コマンダノー
    ドに対する前記延長要求が存在し、このコマンダノード
    が送信器になる時延長バスサイクル信号を起こす延長サ
    イクル手段、及び 前記許可ラインに結合されているバスアクセス手段であ
    って、延長バスサイクル信号が前記他のノードの何れか
    によっても起こされていない時に前記許可ライン上に条
    件付バス許可を受け取ったのに応答して、前記コマンダ
    ノードが開始アクセスサイクル中に送信器となることを
    可能とするために前記保留バスの制御権を得、前記延長
    バスサイクル信号が前記コマンダノードによって起こさ
    れた時は、前記初期アクセスサイクルに続くバスサイク
    ル中に前記コマンダノードを送信器とし続けるために前
    記保留バスの制御権を維持するバスアクセス手段、から
    なるコマンダノード。
  4. 【請求項4】前記バスアクセス手段は、延長バスサイク
    ル信号が前記他のノードの何れによっても発生されない
    時には、前記許可ライン上で条件付バス許可を受け取っ
    たのに応答して、初期アクセスサイクル中に前記コマン
    ダノードが前記保留バスの制御権を得ることを可能とす
    るために、前記コマンダノード内でシステムバス駆動可
    能化信号を発生し、且つ前記延長バスサイクル信号が前
    記コマンダノードによって発生された時の前記初期アク
    セスサイクルに続くバスサイクル中に、前記コマンダノ
    ードが前記保留バスの制御権を維持することを可能とす
    るために前記システムバス駆動可能化信号を発生する手
    段を含む特許請求の範囲第3項記載のコマンダノード。
  5. 【請求項5】レスポンダノードが、そのノードに専用さ
    れるコマンダ要求ライン、レスポンダ要求ライン、及び
    許可ラインに結合されており、且つ保留バスによって複
    数の他のノードの各々に結合されており、或るノード
    は、コマンド又は戻りデータを含むメッセージを、1以
    上のバスサイクル中に前記保留バスに送信するための送
    信器となり、コマンダノードはコマンド転送を行うこと
    によって前記保留バス上でトランザクションを開始し、
    レスポンダノードは前記コマンド転送に応答して戻りデ
    ータの転送を行うことにより前記保留バス上での前記ト
    ランザクションを完了し、或るノードは、前記コマンダ
    ノードがトランザクションを開始した後であり且つ前記
    レスポンダノードがこのトランザクションを完了する前
    に、前記保留バスにアクセスすることができ、 前記レスポンダノードが、 前記レスポンダ要求ラインに結合しているレスポンダバ
    ス要求手段であって、戻りデータが前記レスポンダノー
    ドから前記バス上に送信されるべき時に、レスポンダバ
    ス要求を発生し且つこのレスポンダバス要求を前記レス
    ポンダ要求ライン上に送信するレスポンダバス要求手
    段、 メッセージを転送するために前記レスポンダノードが2
    以上のバスサイクルを要求する時、そのレスポンダノー
    ドに対する延長要求を発生するための延長要求手段、 前記延長要求手段に接続されており、前記レスポンダノ
    ードに対して前記延長要求が存在し、このレスポンダノ
    ードが送信器になる時延長バスサイクル信号を起こす延
    長サイクル手段、及び 前記許可ラインに結合されているバスアクセス手段であ
    って、延長バスサイクル信号が前記他のノードの何れか
    によっても起こされていない時に前記許可ライン上に条
    件付バス許可を受け取ったのに応答して、前記レスポン
    ダノードが初期アクセスサイクル中に送信器となること
    を可能とするために保留バスの制御権を得、前記延長バ
    スサイクル信号が前記レスポンダノードによって起こさ
    れた時は、前記初期アクセスサイクルに続くバスサイク
    ル中に前記レスポンダノードを送信器とし続けるために
    前記保留バスの制御権を維持するバスアクセス手段、か
    らなるレスポンダノード。
  6. 【請求項6】前記バスアクセス手段は、延長バスサイク
    ル信号が前記他のノードの何れによっても発生されない
    時には、前記許可ライン上で条件付バス許可を受け取っ
    たのに応答して、初期アクセスサイクル中に前記レスポ
    ンダノードが前記保留バスの制御権を得ることを可能と
    するために、前記レスポンダノード内でシステムバス駆
    動可能化信号を発生し、且つ前記延長バスサイクル信号
    が前記レスポンダノードによって発生された時の前記初
    期アクセスサイクルに続くバスサイクル中に、前記レス
    ポンダノードが前記保留バスの制御権を維持することを
    可能とするためにシステムバス駆動可能化信号を発生す
    る手段を含む特許請求の範囲第5項記載のレスポンダノ
    ード。
  7. 【請求項7】ノードが、そのノードに専用されるコマン
    ダ要求ライン、レスポンダ要求ライン、及び許可ライン
    によって中央アービタに結合されており、且つ共通延長
    バスサイクルライン及び保留バスによって複数の他のノ
    ードの各々に結合されおり、或るノードは、コマンド又
    は戻りデータを含むメッセージを、1以上のバスサイク
    ル中に前記保留バスに送信するための送信器となり、コ
    マンダノードはコマンド転送を行うことによって前記保
    留バス上でトランザクションを開始し、レスポンダノー
    ドは前記コマンド転送に応答して戻りデータの転送を行
    うことにより前記保留バス上での前記トランザクション
    を完了し、或るノードは、前記コマンダノードがトラン
    ザクションを開始した後であり且つ前記レスポンダノー
    ドがこのトランザクションを完了する前に、前記保留バ
    スにアクセスすることができ、 前記ノードが、 前記コマンダ要求ライン及び前記レスポンダ要求ライン
    に結合しているバス要求手段であって、コマンドが前記
    ノードから前記バス上に転送されるべき時に、コマンダ
    バス要求を発生し且つ同期的にこのコマンダバス要求を
    前記コマンダ要求ライン上に送信し、戻りデータが前記
    ノードから前記バス上に送信されるべき時には、レスポ
    ンダバス要求を発生し且つ同期的にこのレスポンダバス
    要求を前記レスポンダ要求ライン上に送信するバス要求
    手段、 メッセージを転送するために前記ノードが2以上のバス
    サイクルを要求する時、そのノードに対する延長要求を
    発生するための延長要求手段、 前記延長要求手段及び前記延長バスサイクルラインに接
    続されており、前記ノードに対して前記延長要求が存在
    し、このノードが送信器になる時延長バスサイクル信号
    を前記延長バスサイクルライン上に起こす延長サイクル
    手段、及び 前記許可ライン及び前記延長バスサイクルラインに結合
    されているバスアクセス手段であって、延長バスサイク
    ル信号が前記他のノードの何れかによっても前記延長バ
    スサイクルライン上に起こされていない時に前記許可ラ
    イン上に条件付バス許可を受け取ったのに応答して、前
    記ノードが初期アクセスサイクル中に送信器となること
    を可能とするために保留バスの制御権を得、前記延長バ
    スサイクル信号が前記ノードによって起こされた時は、
    前記初期アクセスサイクルに続くバスサイクル中に前記
    ノードを送信器とし続けるために保留バスの制御権を維
    持するバスアクセス手段、からなるノード。
  8. 【請求項8】前記バスアクセス手段は、延長バスサイク
    ル信号が前記他のノードの何れによっても前記延長バス
    サイクルライン上に発生されない時には、前記許可ライ
    ン上で条件付バス許可を受け取ったのに応答して、初期
    アクセスサイクル中に前記ノードが前記保留バスの制御
    権を得ることを可能とするために、前記ノード内でシス
    テムバス駆動可能化信号を発生し、且つ前記延長バスサ
    イクル信号が前記ノードによって発生された時の前記初
    期アクセスサイクルに続くバスサイクル中に、前記ノー
    ドが前記保留バスの制御権を維持することを可能とする
    ためにシステムバス駆動可能化信号を発生する手段を含
    む特許請求の範囲第7項記載のノード。
  9. 【請求項9】コマンダノードが、そのノードに専用され
    るコマンダ要求ライン、レスポンダ要求ライン、及び許
    可ラインによって中央アービタに結合されており、且つ
    共通延長バスサイクルライン及び保留バスによって複数
    の他のノードの各々に結合されており、或るノードは、
    コマンド又は戻りデータを含むメッセージを、1以上の
    バスサイクル中に前記保留バスに送信するための送信器
    となり、コマンダノードはコマンド転送を行うことによ
    って前記保留バス上でトランザクションを開始し、レス
    ポンダノードは前記コマンド転送に応答して戻りデータ
    の転送を行うことにより前記保留バス上での前記トラン
    ザクションを完了し、或るノードは、前記コマンダノー
    ドがトランザクションを開始した後であり且つ前記レス
    ポンダノードがこのトランザクションを完了する前に、
    前記保留バスにアクセスすることができ、 前記コマンダノードが、 前記コマンダ要求ラインに結合しているコマンダバス要
    求手段であって、コマンドが前記コマンダノードからバ
    ス上に転送されるべき時に、コマンダバス要求を発生し
    且つ同期的にこのコマンダバス要求を前記コマンダ要求
    ライン上に送信するバス要求手段、 メッセージを転送するために前記コマンダノードが2以
    上のバスサイクルを要求する時、そのコマンダノードに
    対する延長要求を発生するための延長要求手段、 前記延長要求手段及び前記延長バスサイクルラインに接
    続されており、前記コマンダノードに対して前記延長要
    求が存在し、このコマンダノードが送信器になる時延長
    バスサイクル信号を前記延長バスサイクルライン上に起
    こす延長サイクル手段、及び 前記許可ライン及び前記延長バスサイクルラインに結合
    されているバスアクセス手段であって、延長バスサイク
    ル信号が前記他のノードの何れかによっても前記延長バ
    スサイクルライン上に起こされていない時に前記許可ラ
    イン上に条件付バス許可を受け取ったのに応答して、前
    記コマンダノードが初期アクセスサイクル中に送信器と
    なることを可能とするために保留バスの制御権を得、前
    記延長バスサイクル信号が前記コマンダノードによって
    起こされた時は、初期アクセスサイクルに続くバスサイ
    クル中に前記コマンダノードを送信器とし続けるために
    保留バスの制御権を維持するバスアクセス手段、からな
    るコマンダノード。
  10. 【請求項10】前記バスアクセス手段は、延長バスサイ
    クル信号が前記他のノードの何れによっても前記延長バ
    スサイクルライン上に発生されない時には、前記許可ラ
    イン上で条件付バス許可を受け取ったのに応答して、初
    期アクセスサイクル中に前記コマンダノードが前記保留
    バスの制御権を得ることを可能とするために、前記コマ
    ンダノード内でシステムバス駆動可能化信号を発生し、
    且つ前記延長バスサイクル信号が前記コマンダノードに
    よって発生された時の前記初期アクセスサイクルに続く
    バスサイクル中に、前記コマンダノードが前記保留バス
    の制御権を維持することを可能とするために前記システ
    ムバス駆動可能化信号を発生する手段を含む特許請求の
    範囲第9項記載のコマンダノード。
  11. 【請求項11】レスポンダノードが、ノード毎に専用さ
    れるコマンダ要求ライン、レスポンダ要求ライン、及び
    許可ラインによって中央アービタに結合されており、且
    つ共通延長バスサイクルライン及び保留バスによって複
    数の他のノードの各々に結合されており、或るノード
    は、コマンド又は戻りデータを含むメッセージを、1以
    上のバスサイクル中に前記保留バスに送信するための送
    信器となり、コマンダノードはコマンド転送を行うこと
    によって前記保留バス上でトランザクションを開始し、
    レスポンダノードは前記コマンド転送に応答して戻りデ
    ータの転送を行うことにより前記保留バス上での前記ト
    ランザクションを完了し、或るノードは、前記コマンダ
    ノードがトランザクションを開始した後であり且つ前記
    レスポンダノードがこのトランザクションを完了する前
    に、前記保留バスにアクセスすることができ、 前記レスポンダノードが、 前記レスポンダ要求ラインに結合しているレスポンダバ
    ス要求手段であって、戻りデータが前記レスポンダノー
    ドから前記バス上に送信されるべき時に、レスポンダバ
    ス要求を発生し且つ同期的にこのレスポンダ要求を前記
    レスポンダ要求ライン上に送信するバス要求手段、 メッセージを転送するために前記レスポンダノードが2
    以上のバスサイクルを要求する時、そのレスポンダノー
    ドに対する延長要求を発生するための延長要求手段、 前記延長要求手段及び前記延長バスサイクルに接続され
    ており、前記レスポンダノードに対して延長要求が存在
    し、このレスポンダノードが送信器になる時延長バスサ
    イクル信号を前記延長バスサイクルライン上に起こす延
    長サイクル手段、及び 前記許可ライン及び前記延長バスサイクルラインに結合
    されているバスアクセス手段であって、延長バスサイク
    ル信号が前記他のノードの何れかによっても前記延長バ
    スサイクルライン上に起こされていない時に前記許可ラ
    イン上に条件付バス許可を受け取ったのに応答して、前
    記レスポンダノードが初期アクセスサイクル中に送信器
    となることを可能とするために前記保留バスの制御権を
    得、前記延長バスサイクル信号が前記レスポンダノード
    によって起こされた時は、前記初期アクセスサイクルに
    続くバスサイクル中に前記レスポンダノードを送信器と
    し続けるために保留バスの制御権を維持するバスアクセ
    ス手段、からなるレスポンダノード。
  12. 【請求項12】前記バスアクセス手段は、延長バスサイ
    クル信号が前記他のノードの何れによっても前記延長バ
    スサイクルライン上に発生されない時には、前記許可ラ
    イン上で条件付バス許可を受け取ったのに応答して、初
    期アクセスサイクル中に前記レスポンダノードが前記保
    留バスの制御権を得ることを可能とするために、前記レ
    スポンダノード内でシステムバス駆動可能化信号を発生
    し、且つ前記延長バスサイクル信号が前記レスポンダノ
    ードによって発生された時の初期アクセスサイクルに続
    くバスサイクル中に、前記レスポンダノードが前記保留
    バスの制御権を維持することを可能とするためにシステ
    ムバス駆動可能化信号を発生する手段を含む特許請求の
    範囲第11項記載のレスポンダノード。
  13. 【請求項13】ノードが、そのノードに専用されるコマ
    ンダ要求ライン、レスポンダ要求ライン、及び許可ライ
    ンによって中央アービタに結合されており、前記中央ア
    ービタは、条件付バス許可をコマンダバス要求に発生し
    ているノードに与えるのに優先して条件付バス許可をレ
    スポンダバス要求を発生しているノードに与え、前記ノ
    ードは共通延長バスサイクルライン及び保留バスによっ
    て複数の他のノードの各々に結合されており、或るノー
    ドは、コマンド又は戻りデータを含むメッセージを、1
    以上のバスサイクル中に前記保留バスに送信するための
    送信器となり、コマンダノードはコマンド転送を行うこ
    とによって前記保留バス上でトランザクションを開始
    し、レスポンダノードは前記コマンド転送に応答して戻
    りデータの転送を行うことにより前記保留バス上での前
    記トランザクションを完了し、或るノードは、前記コマ
    ンダノードがトランザクションを開始した後であり且つ
    前記レスポンダノードがこのトランザクションを完了す
    る前に、前記保留バスにアクセスすることができ、 前記ノードが、 前記コマンダ要求ライン及び前記レスポンダ要求ライン
    に結合しているバス要求手段であって、コマンドが前記
    ノードからバス上に転送されるべき時に、コマンダバス
    要求を発生し且つ同期的にこのコマンダバス要求を前記
    コマンダ要求ライン上に送信し、戻りデータが前記ノー
    ドから前記バス上に送信されるべき時には、前記レスポ
    ンダバス要求を発生し且つ同期的にこのレスポンダバス
    要求を前記レスポンダ要求ライン上に送信するバス要求
    手段、 メッセージを転送するために前記ノードが2以上のバス
    サイクルを要求する時、前記ノードに対して延長要求を
    発生するための延長要求手段、 前記延長要求手段及び前記延長バスサイクルラインに接
    続されており、前記ノードに対して前記延長要求が存在
    し、このノードが送信器になる時延長バスサイクル信号
    を前記延長バスサイクルライン上に起こす延長サイクル
    手段、及び 前記許可ライン及び前記延長バスサイクルラインに結合
    されているバスアクセス手段であって、延長バスサイク
    ル信号が前記他のノードの何れかによっても前記延長バ
    スサイクルライン上に起こされていない時に前記許可ラ
    イン上に条件バス許可を受け取ったのに応答して、前記
    ノードが初期アクセスサイクル中に送信器となることを
    可能とするために前記保留バスの制御権を得、前記延長
    バスサイクル信号が前記ノードによって起こされた時
    は、初期アクセスサイクルに続くバスサイクル中に前記
    ノードを送信器とし続けるために保留バスの制御権を維
    持するバスアクセス手段、からなるノード。
  14. 【請求項14】前記バスアクセス手段は、延長バスサイ
    クル信号が前記他のノードの何れによっても前記延長バ
    スサイクルライン上に発生されない時には、前記許可ラ
    イン上で条件付バス許可を受け取ったのに応答して、初
    期アクセスサイクル中に前記ノードが前記保留バスの制
    御権を得ることを可能とするために、前記ノード内でシ
    ステムバス駆動可能化信号を発生し、且つ前記延長バス
    サイクル信号がノードによって発生された時の初期アク
    セスサイクルに続くバスサイクル中に、前記ノードが前
    記保留バスの制御権を維持することを可能とするために
    前記システムバス駆動可能化信号を発生する手段を含む
    特許請求の範囲第13項記載のノード。
  15. 【請求項15】コマンダノードが、そのノードに専用さ
    れるコマンダ要求ライン、レスポンダ要求ライン、及び
    許可ラインによって中央アービタに結合されおり、前記
    中央アービタは、条件付バス許可をコマンダバス要求を
    発生しているノードに与えるのに優先して、条件付バス
    許可をレスポンダバス要求を発生しているノードに与
    え、前記ノードは共通延長バスサイクルライン及び保留
    バスによって複数の他のノードの各々と結合しており、
    或るノードは、コマンド又は戻りデータを含むメッセー
    ジを、1以上のバスサイクル中に前記保留バスに送信す
    るための送信器となり、コマンダノードはコマンド転送
    を行うことによって保留バス上でトランザクションを開
    始し、レスポンダノードは前記コマンド転送に応答して
    戻りデータの転送を行うことにより前記保留バス上での
    前記トランザクションを完了し、或るノードは、前記コ
    マンダノードがトランザクションを開始した後であり且
    つ前記レスポンダノードがこのトランザクションを完了
    する前に、前記保留バスにアクセスすることができ、 前記コマンダノードが、 前記コマンダ要求ラインに結合しているコマンダバス要
    求手段であって、コマンドが前記コマンダノードから前
    記バス上に転送されるべき時に、前記コマンダバス要求
    を発生し且つ同期的にこのコマンダバス要求を前記コマ
    ンダ要求ライン上に送信するコマンダバス要求手段、 メッセージを転送するために前記コマンダノードが2以
    上のバスサイクルを要求する時、このコマンダノードに
    対する延長要求を発生するための延長要求手段、 前記延長要求手段及び前記延長バスサイクルラインにに
    接続されており、前記コマンダノードに対して前記延長
    要求が存在し、前記コマンダノードが送信器になる時延
    長バスサイクル信号を前記延長バスサイクルライン上に
    起こす延長サイクル手段、及び 前記許可ライン及び前記延長バスラインに結合されてい
    るバスアクセス手段であって、延長バスサイクル信号が
    前記他のノードの何れかによっても前記延長バスサイク
    ルライン上に起こされていない時に前記許可ライン上に
    条件付バス許可を受け取ったのに応答して、前記コマン
    ダノードが初期アクセスサイクル中に送信器となること
    を可能とするために前記保留バスの制御権を得、前記延
    長バスサイクル信号が前記コマンダノードによって起こ
    された時は、初期アクセスサイクルに続くバスサイクル
    中に前記コマンダノードを送信器とし続けるために前記
    保留バスの制御権を維持するバスアクセス手段、 からなるコマンダノード。
  16. 【請求項16】前記バスアクセス手段は、延長バスサイ
    クル信号が前記他のノードの何れによっても前記延長バ
    スサイクルバス上に発生されない時には、前記許可ライ
    ン上で条件付バス許可を受け取ったのに応答して、初期
    アクセスサイクル中に前記コマンダノードが前記保留バ
    スの制御権を得ることを可能とするために、前記コマン
    ダノード内でシステムバス駆動可能化信号を発生し、且
    つ前記延長バスサイクル信号が前記コマンダノードによ
    って発生された時の初期アクセスサイクルに続くバスサ
    イクル中に、前記コマンダノードが前記保留バスの制御
    権を維持することを可能とするためにシステムバス駆動
    可能化信号を発生する手段を含む特許請求の範囲第15
    項記載のコマンダノード。
  17. 【請求項17】レスポンダノードが、そのノードに専用
    されるコマンダ要求ライン、レスポンダ要求ライン、及
    び許可ラインによって中央アービタに結合されており、
    前記中央アービタは、条件バス許可をコマンダバス要求
    を発生しているノードを与えるのに優先して、条件付バ
    ス許可をレスポンダバス要求を発生しているノードに与
    え、前記ノードは共通バスサイクルライン及び保留バス
    によって複数の他のノードの各々と結合しており、或る
    ノードは、コマンド又は戻りデータを含むメッセージ
    を、1以上のバスサイクル中に前記保留バスに送信する
    ための送信器となり、コマンダノードはコマンド転送を
    行うことによって前記保留バス上でトランザクションを
    開始し、レスポンダノードは前記コマンド転送に応答し
    て戻りデータの転送を行うことにより前記保留バス上で
    の前記トランザクションを完了し、或るノードは、前記
    コマンダノードがトランザクションを開始した後であり
    且つ前記レスポンダノードがこのトランザクションを完
    了する前に、前記保留バスにアクセスすることができ、 前記レスポンダノードが、 前記レスポンダ要求ラインに結合しているレスポンダバ
    ス要求手段であって、戻りデータが前記レスポンダノー
    ドからバス上に送信されるべき時に、レスポンダバス要
    求を発生し且つ同期的にこのレスポンダバス要求を前記
    レスポンダ要求ライン上に送信するレスポンダバス要求
    手段、 メッセージを転送するために前記レスポンダノードが2
    以上のバスサイクルを要求する時、そのレスポンダノー
    ドに対する延長要求を発生するための延長要求手段、 前記延長要求手段及び前記延長バスサイクルラインに接
    続されており、前記レスポンダノードに対して前記延長
    要求が存在し、前記レスポンダノードが送信器になる時
    延長バスサイクル信号を前記延長バスサイクルライン上
    に起こす延長サイクル手段、及び 前記許可ライン及び前記延長バスサイクルラインに結合
    されているバスアクセス手段であって、延長バスサイク
    ル信号が前記他のノードの何れかによっても前記延長バ
    スサイクルライン上に起こされていない時に前記許可ラ
    イン上に条件付バス許可を受け取ったのに応答して、前
    記レスポンダノードが初期アクセスサイクル中に送信器
    となることを可能とするために前記保留バスの制御権を
    得、前記延長バスサイクル信号が前記レスポンダノード
    によって起こされた時は、初期アクセスサイクルに続く
    バスサイクル中に前記レスポンダノードを送信器とし続
    けるために前記保留バスの制御権を維持するバスアクセ
    ス手段、からなるレスポンダノード。
  18. 【請求項18】前記バスアクセス手段は、延長バスサイ
    クル信号が前記他のノードの何れによっても前記延長バ
    スサイクルライン上に発生されない時には、前記許可ラ
    イン上で条件付バス許可を受け取ったのに応答して、初
    期アクセスサイクル中に前記レスポンダノードが前記保
    留バスの制御権を得ることを可能とするために、前記レ
    スポンダノード内でシステムバス駆動可能化信号を発生
    し、且つ前記延長バスサイクル信号が前記レスポンダノ
    ードによって発生された時の初期アクセスサイクルに続
    くバスサイクル中に、前記レスポンダノードが保留バス
    の制御権を維持することを可能とするためにシステムバ
    ス駆動可能化信号を発生する手段を含む特許請求の範囲
    第17項記載のレスポンダノード。
  19. 【請求項19】ノードが保留バスへのアクセス権を得る
    方法であり、前記ノードはそのノードに専属的に対応す
    るコマンダ要求ライン、レスポンダ要求ライン及び許可
    ラインとに結合されており、前記ノードは保留バスによ
    って複数の他のノードの各々に結合されており、或るノ
    ードはコマンド又は戻りデータを含むメッセージを、1
    以上のバスサイクル中に前記保留バス上に転送するため
    に送信器となり、コマンダノードは、コマンド転送を行
    うことにより前記保留バス上でトランザクションを開始
    し、レスポンダノードは、前記コマンド転送に応答して
    戻りデータ転送を行って、前記保留バス上での前記トラ
    ンザクションを完了し、或るノードは、コマンドノード
    がトランザクションを開始した後で前記レスポンダノー
    ドがそのトランザクションを完了する以前に、保留バス
    にアクセスすることができる前記方法が、 コマンドが前記ノードから前記バスへ転送されるべき時
    にコマンダバス要求を発生し且つこのコマンダバス要求
    を前記コマンダ要求ラインへ転送し、 戻りデータが前記ノードから前記バスへ戻される時、前
    記レスポンダバス要求を発生し且つこのレスポンダバス
    要求を前記レスポンダ要求ライン上へ転送し、 前記ノードがメッセージを転送するために2以上のバス
    サイクルを要求する時そのノードに対する延長要求を発
    生し、 前記ノードに対して前記延長要求が存在する際に前記ノ
    ードが送信器となる時延長バスサイクル信号を起こし、 延長バスサイクル信号が前記他のノードの何れかによっ
    ても起こされていない時の、条件付バス許可の前記許可
    ライン上での受信に応答して、初期アクセスサイクル中
    に保留バスの制御権を得、 そして、前記延長バスサイクル信号が前記ノードによっ
    て起こされる時初期アクセスサイクルに続くバスサイク
    ル中に前記保留バスの制御権を維持する工程からなるノ
    ードが保留バスへのアクセス権を得る方法。
  20. 【請求項20】コマンダノードが保留バスへのアクセス
    権を得る方法であり、前記コマンダノードはそのノード
    に専属的に対応するコマンダ要求ライン、レスポンダ要
    求ライン及び許可ラインによってアービタに結合されて
    おり、前記コマンダノードは前記保留バスによって複数
    の他のノードの各々に結合されており、或るノードはコ
    マンド又は戻りデータを含むメッセージを、1以上のバ
    スサイクル中に前記保留バス上に転送するために送信器
    となり、コマンダノードは、コマンド転送を行うことに
    より前記保留バス上でトランザクションを開始し、レス
    ポンダノードは、前記コマンド転送に応答して戻りデー
    タ転送を行って、前記保留バス上での前記トランザクシ
    ョンを完了し、或るノードは、前記コマンダノードがト
    ランザクションを開始した後で前記レスポンダノードが
    そのトランザクションを完了する以前に、前記保留バス
    にアクセスすることができる前記方法が、 コマンドが前記コマンダノードから前記バスへ転送され
    るべき時にコマンダバス要求を発生し且つこのコマンダ
    バス要求を前記コマンダ要求ラインへ転送し、 前記コマンダノードがメッセージを転送するために2以
    上のバスサイクルを要求する時そのコマンダノードに対
    する延長要求を発生し、 前記コマンダノードに対して前記延長要求が存在する際
    にこのコマンダノードが送信器となる時延長バスサイク
    ル信号を起こし、 延長バスサイクル信号が前記他のノードの何れかによっ
    ても起こされていない時の、条件付バス許可の前記許可
    ライン上での受信に応答して、初期アクセスサイクル中
    に保留バスの制御権を得、 そして、前記延長バスサイクル信号が前記コマンダノー
    ドによって起こされる時前記初期アクセスサイクルに続
    くバスサイクル中に前記保留バスの制御権を維持する工
    程からなるコマンダノードが保留バスへのアクセス権を
    得る方法。
  21. 【請求項21】レスポンダノードが保留バスへのアクセ
    ス権を得る方法であり、前記レスポンダノードはそのノ
    ードに専属的に対応するコマンダ要求ライン、レスポン
    ダ要求ライン及び許可ラインによってアービタに結合さ
    れており、前記レスポンダノードは前記保留バスによっ
    て複数の他のノードの各々に結合されており、或るノー
    ドはコマンド又は戻りデータを含むメッセージを、1以
    上のバスサイクル中に前記保留バス上に転送するために
    送信器となり、コマンダノードは、コマンド転送を行う
    ことにより前記保留バス上でトランザクションを開始
    し、レスポンダノードは、前記コマンド転送に応答して
    戻りデータ転送を行って、前記保留バス上での前記トラ
    ンザクションを完了し、或るノードは、前記コマンダノ
    ードがトランザクションを開始した後で前記レスポンダ
    ノードがそのトランザクションを完了する以前に、前記
    保留バスにアクセスすることができる前記方法が、 戻りデータが前記レスポンダノードからバスへ戻される
    時、レスポンダバス要求を発生し且つこのレスポンダバ
    ス要求をレスポンダ要求ライン上へ転送し、 前記レスポンダノードがメッセージを転送するために2
    以上のバスサイクルを要求する時そのレスポンダノード
    に対して延長要求を発生し、 前記レスポンダノードに対して前記延長要求が存在する
    際にこのレスポンダノードが送信器となる時延長バスサ
    イクル信号を起こし、 延長バスサイクル信号が前記他のノードの何れかによっ
    ても起こされていない時の、条件付バス許可の前記許可
    ライン上での受信に応答して、初期アクセスサイクル中
    に保留バスの制御権を得、 そして、前記延長バスサイクル信号が前記レスポンダノ
    ードによって起こされる時初期アクセスサイクルに続く
    バスサイクル中に前記保留バスの制御権を維持する工程
    からなるレスポンダノードが保留バスへのアクセス権を
    得る方法。
  22. 【請求項22】ノードが保留バスへのアクセス権を得る
    方法であり、前記ノードはそのノードに専属的に対応す
    るコマンダ要求ライン、レスポンダ要求ライン及び許可
    ラインとによって中央アービタに結合されており、前記
    中央アービタは条件付バス許可をコマンダバス要求を発
    生するノードに与えるのに優先して、条件付バス許可を
    レスポンダバス要求を発生するノードに与え、前記ノー
    ドは共通延長バスサイクルライン及び保留バスによって
    複数の他のノードの各々に結合されており、或るノード
    はコマンド又は戻りデータを含むメッセージを、1以上
    のバスサイクル中に前記保留バス上に転送するために送
    信器となり、コマンダノードは、コマンド転送を行うこ
    とにより前記保留バス上でトランザクションを開始し、
    レスポンダノードは、前記コマンド転送に応答して戻り
    データ転送を行って、前記保留バス上での前記トランザ
    クションを完了し、或るノードは、前記コマンドノード
    がトランザクションを開始した後で前記レスポンダノー
    ドがそのトランザクションを完了する以前に、前記保留
    バスにアクセスすることができる前記方法が、 コマンドが前記ノードから前記バスへ転送されるべき時
    にコマンダバス要求を発生し且つ同期的にこのコマンダ
    バス要求を前記コマンダ要求ラインへ転送し、 戻りデータがノードから前記バスへ戻される時、レスポ
    ンダバス要求を発生し且つ同期的にこのレスポンダバス
    要求をレスポンダ要求ライン上へ転送し、 前記ノードがメッセージを転送するために2以上のバス
    サイクルを要求する時そのノードに対する延長要求を発
    生し、 前記ノードに対して前記延長要求が存在する際にこのノ
    ードが送信器となる時延長バスサイクル信号を延長バス
    サイクルライン上に起こし、 延長バスサイクル信号が前記他のノードの何れによって
    も前記延長バスサイクルライン上に起こされていない時
    の、条件付バス許可の前記許可ライン上での受信に応答
    して、初期アクセスサイクル中に前記保留バスの制御権
    を得、 そして、前記延長バスサイクル信号がノードによって起
    こされる時初期アクセスサイクルに続くバスサイクル中
    に前記保留バスの制御権を維持する工程からなるノード
    が保留バスへのアクセス権を得る方法。
JP63504142A 1987-05-01 1988-04-22 ノードがバスへのアクセス権を得るようにする装置及び方法 Expired - Fee Related JPH0623969B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/044,490 US4947368A (en) 1987-05-01 1987-05-01 Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfers
US44,490 1987-05-01
PCT/US1988/001358 WO1988008579A1 (en) 1987-05-01 1988-04-22 Apparatus and method for a node to obtain access to a bus

Publications (2)

Publication Number Publication Date
JPH01502627A JPH01502627A (ja) 1989-09-07
JPH0623969B2 true JPH0623969B2 (ja) 1994-03-30

Family

ID=21932666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63504142A Expired - Fee Related JPH0623969B2 (ja) 1987-05-01 1988-04-22 ノードがバスへのアクセス権を得るようにする装置及び方法

Country Status (8)

Country Link
US (1) US4947368A (ja)
EP (1) EP0346398B1 (ja)
JP (1) JPH0623969B2 (ja)
KR (1) KR910007645B1 (ja)
AU (1) AU605873B2 (ja)
CA (1) CA1303228C (ja)
DE (1) DE3850387T2 (ja)
WO (1) WO1988008579A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0329606A3 (de) * 1988-02-12 1991-04-03 Ciba-Geigy Ag Neue Antibiotika aus Myxococcus
US5218702A (en) * 1988-07-06 1993-06-08 Motorola, Inc. System for selecting request for a resource before decoding of requested resource address and validating selection thereafter
US5239638A (en) * 1988-12-30 1993-08-24 Intel Corporation Two strobed memory access
US5127089A (en) * 1989-07-03 1992-06-30 Motorola, Inc. Synchronous bus lock mechanism permitting bus arbiter to change bus master during a plurality of successive locked operand transfer sequences after completion of current sequence
US5185865A (en) * 1989-08-04 1993-02-09 Apple Computer, Inc. System for simulating block transfer with slave module incapable of block transfer by locking bus for multiple individual transfers
US5559962A (en) * 1989-10-09 1996-09-24 Yamaha Corporation Data transmission system selecting both source and destination using addressing mechanism
US5293493A (en) * 1989-10-27 1994-03-08 International Business Machines Corporation Preemption control for central processor with cache
US5197130A (en) * 1989-12-29 1993-03-23 Supercomputer Systems Limited Partnership Cluster architecture for a highly parallel scalar/vector multiprocessor system
US5265257A (en) * 1990-06-22 1993-11-23 Digital Equipment Corporation Fast arbiter having easy scaling for large numbers of requesters, large numbers of resource types with multiple instances of each type, and selectable queuing disciplines
JPH0810445B2 (ja) * 1990-09-21 1996-01-31 インターナショナル・ビジネス・マシーンズ・コーポレイション 動的バス調停方法及び装置
US6247144B1 (en) * 1991-01-31 2001-06-12 Compaq Computer Corporation Method and apparatus for comparing real time operation of object code compatible processors
US5454082A (en) * 1991-09-18 1995-09-26 Ncr Corporation System for preventing an unselected controller from transferring data via a first bus while concurrently permitting it to transfer data via a second bus
CA2080608A1 (en) * 1992-01-02 1993-07-03 Nader Amini Bus control logic for computer system having dual bus architecture
GB2273376B (en) * 1992-12-11 1997-03-12 Sony Corp Data processing
JP3608804B2 (ja) * 1993-05-14 2005-01-12 株式会社ソニー・コンピュータエンタテインメント バス制御装置
US5388245A (en) * 1993-06-01 1995-02-07 Intel Corporation Memory arbitration method and apparatus for multiple-cycle memory coprocessors employing a data cache unit and stack RAM
US5590289A (en) * 1993-11-12 1996-12-31 Intel Corporation Method and apparatus for initializing a computer system having central and distributed address decode memory bus resources
JPH07244635A (ja) * 1994-01-14 1995-09-19 Fujitsu Ltd バス使用権調停回路及び方法
US5689660A (en) * 1995-02-28 1997-11-18 Hewlett-Packard Co. Enhanced peripheral component interconnect bus protocol
US5671369A (en) * 1995-12-22 1997-09-23 Unisys Corporation Bus grant overlap circuit
US5907688A (en) * 1996-06-28 1999-05-25 Intel Corporation Smart arbitration for non-symmetric data streams
US5928346A (en) * 1996-09-11 1999-07-27 Hewlett-Packard Company Method for enhanced peripheral component interconnect bus split data transfer
DE102004024849B4 (de) * 2003-05-23 2008-11-27 Samsung Electronics Co., Ltd. Arbitrierungseinheit, zugehöriges Bussystem und Arbitrierungsverfahren
KR100626362B1 (ko) 2003-05-23 2006-09-20 삼성전자주식회사 고속 대역폭의 시스템 버스를 중재하기 위한 중재기, 중재기를 포함하는 버스 시스템 및 버스 중재 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56159750A (en) * 1980-05-14 1981-12-09 Toshiba Corp Bus control system

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3665412A (en) * 1970-07-20 1972-05-23 Informalique Comp Int Numerical data multi-processor system
US4030075A (en) * 1975-06-30 1977-06-14 Honeywell Information Systems, Inc. Data processing system having distributed priority network
US4161786A (en) * 1978-02-27 1979-07-17 The Mitre Corporation Digital bus communications system
US4229791A (en) * 1978-10-25 1980-10-21 Digital Equipment Corporation Distributed arbitration circuitry for data processing system
US4232366A (en) * 1978-10-25 1980-11-04 Digital Equipment Corporation Bus for a data processing system with overlapped sequences
US4375639A (en) * 1981-01-12 1983-03-01 Harris Corporation Synchronous bus arbiter
US4471481A (en) * 1981-02-11 1984-09-11 The Boeing Company Autonomous terminal data communications system
US4456956A (en) * 1981-08-24 1984-06-26 Data General Corp. Method and apparatus for controlling access of a network transmission bus between a plurality of spaced apart computer stations
US4423384A (en) * 1981-12-21 1983-12-27 Motorola, Inc. Asynchronous multi-port arbiter
JPS58119247A (ja) * 1982-01-08 1983-07-15 Hitachi Ltd デ−タ通信方式
US4473880A (en) * 1982-01-26 1984-09-25 Intel Corporation Arbitration means for controlling access to a bus shared by a number of modules
US4560985B1 (en) * 1982-05-07 1994-04-12 Digital Equipment Corp Dual-count, round-robin ditributed arbitration technique for serial buses
US4476467A (en) * 1982-06-08 1984-10-09 Cromemco Inc. Random entry intercomputer network with collision prevention
US4514843A (en) * 1982-12-02 1985-04-30 At&T Bell Laboratories Packet switched communication system comprising collision avoidance means
JPS59111561A (ja) * 1982-12-17 1984-06-27 Hitachi Ltd 複合プロセツサ・システムのアクセス制御方式
US4644496A (en) * 1983-01-11 1987-02-17 Iowa State University Research Foundation, Inc. Apparatus, methods, and systems for computer information transfer
US4660169A (en) * 1983-07-05 1987-04-21 International Business Machines Corporation Access control to a shared resource in an asynchronous system
US4626843A (en) * 1983-09-27 1986-12-02 Trw Inc. Multi-master communication bus system with parallel bus request arbitration
US4628311A (en) * 1983-10-19 1986-12-09 International Business Machines Corporation Carrier sense multiple access with collision avoidance utilizing rotating time staggered access windows
US4622630A (en) * 1983-10-28 1986-11-11 Data General Corporation Data processing system having unique bus control protocol
US4646232A (en) * 1984-01-03 1987-02-24 Texas Instruments Incorporated Microprocessor with integrated CPU, RAM, timer, bus arbiter data for communication system
US4652873A (en) * 1984-01-18 1987-03-24 The Babcock & Wilcox Company Access control for a plurality of modules to a common bus
US4638311A (en) * 1984-11-13 1987-01-20 Itt Corporation Apparatus for providing masterless collision detection
US4644348A (en) * 1984-11-13 1987-02-17 Itt Corporation Apparatus for providing masterless collision detection
US4703420A (en) * 1985-02-28 1987-10-27 International Business Machines Corporation System for arbitrating use of I/O bus by co-processor and higher priority I/O units in which co-processor automatically request bus access in anticipation of need
US4730268A (en) * 1985-04-30 1988-03-08 Texas Instruments Incorporated Distributed bus arbitration for a multiprocessor system
US4908749A (en) * 1985-11-15 1990-03-13 Data General Corporation System for controlling access to computer bus having address phase and data phase by prolonging the generation of request signal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56159750A (en) * 1980-05-14 1981-12-09 Toshiba Corp Bus control system

Also Published As

Publication number Publication date
US4947368A (en) 1990-08-07
KR890702140A (ko) 1989-12-23
EP0346398A1 (en) 1989-12-20
DE3850387T2 (de) 1995-03-09
AU1721788A (en) 1988-12-02
WO1988008579A1 (en) 1988-11-03
JPH01502627A (ja) 1989-09-07
DE3850387D1 (de) 1994-07-28
KR910007645B1 (ko) 1991-09-28
EP0346398B1 (en) 1994-06-22
AU605873B2 (en) 1991-01-24
CA1303228C (en) 1992-06-09

Similar Documents

Publication Publication Date Title
EP0370018B1 (en) Apparatus and method for determining access to a bus
JPH0623969B2 (ja) ノードがバスへのアクセス権を得るようにする装置及び方法
US5111424A (en) Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfer
JPH0642236B2 (ja) コマンダノードからのインターロック読み取りコマンドメッセージをレスポンダノードで実行する装置
EP0358703B1 (en) Method and apparatus for managing multiple lock indicators in a multiprocessor computer system
US4953072A (en) Node for servicing interrupt request messages on a pended bus
US5428794A (en) Interrupting node for providing interrupt requests to a pended bus
JPH0625985B2 (ja) 多重プロセッサコンピュータシステムにおけるプロセッサによるシステムリソースに対する適切なアクセスを保証するための方法及び装置
EP0358725B1 (en) Apparatus and method for servicing interrupts utilizing a pended bus
EP0358690B1 (en) Method and apparatus for initiating transactions on a multiprocessor computer system employing multiple lock indications
US5034883A (en) Lockhead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfers
JPH0677248B2 (ja) ピン数の少ない高性能バスインターフェイス
JP2504552B2 (ja) マルチプロセッサコンピュ―タシステムにおいてシステムリソ―スへの充分なアクセスを確保するコマンダノ―ド方法及び装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees